JPH097730A

JPH097730A - チップ型静電気保護素子およびその製造法

Info

Publication number: JPH097730A
Application number: JP8095542A
Authority: JP
Inventors: Koichi Tsuyama; 宏一津山; Atsushi Suzunaga; 厚鈴永; Koji Nishimura; 厚司西村
Original assignee: Hitachi Chemical Co Ltd
Current assignee: Showa Denko Materials Co Ltd
Priority date: 1995-04-18
Filing date: 1996-04-17
Publication date: 1997-01-10

Abstract

(57)【要約】（修正有）【課題】静電気耐性の低いＩＣやＬＳＩに対しても充分
に保護効果が得られる静電気保護素子で、小型化、低コ
スト化に優れた製造法を提供する。【解決手段】静電気保護素子配線部の配線の厚さが３〜
１０μｍの範囲であり、かつ、電気的に絶縁された放電
ギャップを有し、素子内に形成された気密構造の空隙の
内部に収容された構造である静電気保護素子と、その少
なくとも片面の金属箔の厚さが３〜１０μｍである絶縁
基板の片面に保護素子用配線を形成し、別途、空隙形成
用の穴の開いた絶縁材料を作製し、静電気保護素子配線
部の形成物と、特定箇所に空隙形成用の穴の開いた絶縁
材料と、片面にのみ金属箔の張られた絶縁材料とを、最
外層が金属箔となり、放電ギャップ部分と位置合せして
積層接着し、この積層接着物に端面接続用の穴をあけ、
端面接続用の穴内を導体化し、端面接続用端子部分をエ
ッチングで形成し、端面接続用の穴部分の切断によっ
て、この部分が端面接続用端子となるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、放電ギャップを有
する有機樹脂製チップ型静電気保護素子及びその製造法
に関する。

【０００２】

【従来の技術】静電気保護素子は、電子機器の静電気保
護に使用されるものである。本発明でいう静電気保護素
子は、静電気から保護するＩＣやＬＳＩ素子と並列につ
なぎ、通常の状態（静電気パルスのないとき）では、絶
縁状態であり回路に影響を及ぼさないが、静電気パルス
が印加されたときにだけ、保護素子（ＥＳＤ素子）が導
通状態となり、ＩＣやＬＳＩなどの素子を静電気破壊か
ら保護するものである（図６のＳ１がｏｎの状態）。

【０００３】静電気からＩＣやＬＳＩなどを保護する素
子には、バリスタ、ツェナダイオード、放電ギャップ素
子などがあり、用途によって使い分けられている。バリ
スタやツェナダイオードの場合、もれ電流が大きいこ
と、またツェナダイオードの場合、極性をもつため、単
一では正電荷もしくは負電荷のいずれかにしか用いるこ
とができず、正負の両方に適用するためには、２個のツ
ェナダイオードを対向させる必要があり、コスト高にな
ることなどの問題があった。これらに対し、放電型素子
は、もれ電流が小さく、原理的にも簡単であり、故障も
しにくいという長所がある。また、放電電圧は、放電ギ
ャップの調整や、さらに、放電ギャップを封止構造とす
る場合、ガスの圧力、ガスの種類を変えることなどによ
って決められる。

【０００４】実際に市販されている素子として、円柱状
のセラミックス表面に導体被膜を形成し、レーザ等によ
ってその被膜に放電ギャップを設け、これをガラス封管
したものがある（例えば、「ダイヤサージプロテク
タ」、商品名、三菱マテリアル製）。また、配線板上
に、直接、放電ギャップを配線形成する方法としては、
特開平２−２２３１８２号公報、特開平３−８９５８８
号公報、特開平３−２６１０８６号公報、特開平４−２
２０８６号公報、特開平５−６７８５１号公報等に示さ
れているものがある。

【０００５】

【発明が解決しようとする課題】市販されているガラス
封管型の放電ギャップ型素子は、特性に極めて優れるも
のの、その形態が複雑なことから、小型の表面実装用素
子サイズ、例えば、１〜２mm幅、２〜４mm長、１〜２mm
厚というサイズにすることは困難であり、また、構成材
料の種類も多く、コストを下げることも困難であると予
想される。

【０００６】一方、特開平２−２２３１８２号公報、特
開平３−８９５８８号公報、特開平３−２６１０８６号
公報、特開平４−２２０８６号公報、特開平５−６７８
５１号公報等に示されているものは、基本的に基板上に
放電ギャップを形成する方法であるが、通常の方法で
は、形成できる放電ギャップのギャップ間距離は、１５
０ミクロン以上であり、また、その形成精度も、プラス
マイナス２０〜３０μｍ程度である。実際に特開平２−
２２３１８２号公報では数mm、特開平３−８９５８８号
公報では４mm、特開平３−２６１０８６号公報では０．
５mm、特開平５−６７８５１号公報では０．１５mmが、
放電ギャップの距離として例示されている。これらの値
のギャップでは、放電電圧が高く、保護効果に限界があ
り、静電気に敏感なＩＣやＬＳＩの保護には適さない。
なお、前記の公報に示されるものは、本発明の中心をな
すところのＩＣ等を用いた電子機器よりも高電圧用途で
ある機器を対象としたものと考えられる。以上から、い
ままでは、配線板製造技術を応用したもので実用的に本
発明の用途を目的とするものは、なかったものと考えら
れる。

【０００７】次に、実際の放電電圧との関係を以下に述
べる。図５に、平行電極間の放電電圧とギャップの関係
を示す（静電気学会編，静電気ハンドブック，ｐ２２
１，オーム社，昭６３．６．２０刊の式から作図）。
前記のギャップの場合、最も小さい０．１５mmでも、図
５から、平行電極間の放電電圧は、１．５キロボルト程
度に達することがわかる。突起型電極の場合、１〜２割
程度、放電電圧が低下するものの、ＩＣやＬＳＩ等の保
護には充分とはいえない。また、ギャップの形成精度が
低いことからも、前記のものは本発明の目的には適さな
い。

【０００８】また、前記の公報には、いずれも、使用環
境からの放電ギャップ部分の保護等が示されていない
が、この保護がなければ、環境中の湿度やガスのため、
導体表面の汚染等により放電電圧の変化が起こることが
予想される。保護のために、直接、通常のレジスト類を
被覆してしまうと、放電ギャップ部分に、レジスト類が
充填されてしまい、放電電圧の大幅な上昇が起こる。ま
た、仮に、レジスト類の充填状態で静電気保護が得られ
るような極めて微小なギャップが形成できたとしても
（レジスト類が充填された場合、ギャップ間隙を１〜２
μｍ以下にしないと、保護効果の得られる放電電圧とな
らず、実際的ではないが）、この様な状態で放電が起こ
ると、放電ギャップに充填されたレジスト類に微小な劣
化が起こり、絶縁抵抗の低下、場合によっては導通が起
こるという問題がある。

【０００９】本発明は、放電ギャップ型の静電気保護素
子において、静電気耐性の低いＩＣやＬＳＩに対しても
充分に保護効果が得られる静電気保護素子を提供するこ
と、しかも、小型化、低コスト化に優れた製造法を提供
することを目的とするものである。

【００１０】

【課題を解決するための手段】本発明のチップ型静電気
保護素子は、有機樹脂製絶縁基板と、この絶縁基板の両
端に設けられた１対の端面接続用端子と、前記端子間に
配線形成され、かつ、絶縁基板の内部に収容された静電
気保護素子配線部とからなるチップ型静電気保護素子に
おいて、静電気保護素子配線部の配線の厚さが３〜１０
μｍの範囲であり、かつ、静電気保護素子配線部が、電
気的に絶縁された放電ギャップを有し、これらが、この
素子内に形成された気密構造の空隙の内部に収容された
構造であることを特徴とする。

【００１１】本発明の目的から、放電ギャップのギャッ
プ間距離が極めて重要であり、その範囲は、通常の電子
素子の保護には、１５〜６０μｍが適している。放電ギ
ャップのギャップ間距離を、１５μｍ未満にすると、ギ
ャップ間距離精度の管理が難しく、また、製造も困難で
ある。一般的なＩＣやＬＳＩの保護には、放電ギャップ
の大きさは、１５〜６０μｍ程度で充分であるが、静電
気に、より敏感なＩＣやＬＳＩの保護のためには、１５
〜３０μｍとすることによって保護が可能となる。な
お、特に大きなパルス電圧部分だけを除去すればいいよ
うな用途では、放電ギャップのギャップ間距離を、１５
０μｍ程度まで大きくすることもできる。これ以上の放
電ギャップのギャップ間距離では、放電電圧が高くなり
すぎ、本発明の目的とするところの電子素子や電子機器
の保護には適さないことになる。また、そのギャップの
形状は、図４（ａ）〜（ｇ）に示すように、様々な形状
のものを用いることができる。

【００１２】本発明者らは、このような極めて小さい放
電ギャップを、精度よく、安価に形成するためには、厚
さが１０μｍ以下の金属箔をエッチングする方法が有効
なことを見いだした。

【００１３】また、このようなチップ型静電気保護素子
は、（ａ）両面に金属箔が張合わされた絶縁基板におい
て、その少なくとも片面の金属箔の厚さが３〜１０μｍ
であり、この金属箔をエッチングすることによって放電
ギャップを有する複数の静電気保護素子配線部を絶縁基
板の片面に形成する工程、（ｂ）別途、特定箇所に空隙
形成用の穴の開いた絶縁材料を作製する工程、（ｃ）静
電気保護素子配線部の形成物と、特定箇所に空隙形成用
の穴の開いた絶縁材料と、片面にのみ金属箔の張られた
絶縁材料とを、最外層が金属箔となり、かつ、空隙形成
用の穴の部分を静電気保護素子配線部の放電ギャップ部
分と位置合せして積層接着する工程、（ｄ）この積層接
着物に端面接続用の穴をあける工程、（ｅ）端面接続用
の穴内を導体化する工程、（ｆ）端面接続用端子部分を
エッチングで形成する工程、（ｇ）端面接続用の穴部分
の切断によって、この部分が端面接続用端子となるよう
に、個々のチップ型静電気保護素子に切り分ける工程、
からなる一連の工程によって作製することができる［例
えば、図１］。

【００１４】

【発明の実施の形態】静電気保護素子を形成するための
上記の金属箔の種類は、導電性、耐腐食性、配線形成の
しやすさなどから選択され、銅、ニッケル、金、銀、ア
ルミニウムやこれらの合金等が適しているが、限定する
ものではない。静電気保護素子配線部分の導体の最低限
の厚さは、瞬間的に流れる静電気を逃がすのに充分な厚
さがあればよく、この厚さは極めて薄くてもよいので、
実際には、製造のしやすさおよびコストから、厚さは決
められる。実際上の問題として、静電気保護素子配線部
の厚さは、３μｍ以下では、厚さ精度の管理が難しく、
また、ピンホールの発生も避けがたい。１０μｍを越え
ると、放電ギャップ間隙の形成精度が低下し、均一な特
性を得ることが困難になる。

【００１５】配線を形成するための絶縁基板に使用する
金属箔としては、極薄銅箔やアルミニウムキャリア付き
の極薄銅箔、特開平４−２１７８１５号公報に示されて
いる銅（キャリア）／ニッケル合金（ストッパ）／銅
（極薄銅）の複合箔を用いる方法などがある。

【００１６】構造については、種々の態様があるが、少
なくとも、放電ギャップ部分と接する基材の材料には、
フッ素系樹脂やポリイミド系樹脂が、放電によって劣化
しにくいことから、特に望ましい。

【００１７】フッ素系樹脂には、ポリテトラフルオロエ
チレンや、テトラフルオロエチレン／ヘキサフルオロプ
ロピレン共重合体、テトラフルオロエチレン／エチレン
共重合体、テトラフルオロエチレン／パーフルオロアル
コキシエチレン共重合体のような共重合体、フッ素系樹
脂を他の有機樹脂で変性した変性樹脂等が使用可能であ
る。価格からは、ポリテトラフルオロエチレンが安く好
適である。また、成形温度が低いことから、テトラフル
オロエチレン／パーフルオロアルコキシエチレン共重合
体や、さらに低いテトラフルオロエチレン／エチレン共
重合体が適している。

【００１８】ポリイミド系樹脂の場合、銅箔にポリイミ
ド系樹脂を接着剤なしで直接接着したものが望ましい。
また、特性的にはやや劣ることになるが、変性等を行っ
たポリイミドも使用可能である。

【００１９】本発明のチップ型静電気保護素子の構成材
料の一部もしくは全部に強化材入りの樹脂基材を用いる
か否か等については、種々の態様があり、機械強度や目
的、コストなどによって選択される。なお、強化材を用
いる場合の強化材としては、例えば、ガラス布、ガラス
紙等がある。

【００２０】また、このチップ型静電気保護素子の製造
をする時、予め、絶縁基板に張合わされた厚さ３〜１０
μｍの金属箔に、端面接続用端子部分の厚さが、１０〜
５０μｍの厚さとなるように、めっきを行った後に、上
記の一連の工程によって作製することもでき、この様に
することによって、端子接続部分が補強され、チップ型
静電気保護素子の温度変化に対する信頼性を向上するこ
とができる。即ち、素子の設置される場所の環境温度変
化等による温度変化による熱ストレスは、静電気保護素
子配線部が端面接続用の穴部分と接続するところに集中
しやすい。そこで、静電気保護素子配線部のこの部分の
厚さを厚くすることが、接続信頼性を向上するのに効果
がある。その厚さは、厚いほど効果があるが、あまり厚
いと、製造上の負担（作業時間の増加、材料の増加、樹
脂材料による埋め込み性低下にともなう積層接着条件の
変更など）が増加する。また、ある程度以上の厚さにな
ると、それ以上厚くしても、その効果が小さくなる。こ
れらのことから、その厚さは、１０〜５０μｍが適して
いる。なお、この様な構造とする方法としては、上記の
めっきによる方法の他、例えば、図３に示すように、エ
ッチングで残す方法等、種々の方法がある。

【００２１】空隙形成用の穴の開いた絶縁材料と他の材
料との接着には、空隙形成用に穴を開ける絶縁材料その
ものにその後の工程で接着が可能な樹脂材料を用いる方
法、接着性のない絶縁材料表面に軟化点の低い材料を被
覆する方法によって行うこともできるし、また、穴の開
いた絶縁材料と他の絶縁板材料との間に、穴の開いた絶
縁材料の樹脂よりも軟化点が低く、かつ、その厚さが５
〜３０μｍ、より望ましくは、５〜１５μｍである樹脂
フィルムを介挿し、このフィルムによって接着してもよ
い。なお、この両方を併用し、即ち、穴の開いた絶縁材
料の表面には、軟化点の低い材料を形成しておき、その
上に、後者の樹脂フィルムを介挿して積層接着する方法
を用いてもよい。この場合、上記の望ましい範囲に相当
する厚さは、穴の開いた絶縁材料の表面に形成した軟化
点の低い材料と樹脂フィルムとをあわせた厚さとなる。
なお、樹脂フィルムを介挿して積層接着する場合には、
静電気保護素子配線部上を、そのフィルムが被覆するこ
とになり、静電気保護素子の保護被膜層の役割を果たす
ことになる。これらの場合、熱軟化した樹脂フィルム
が、放電ギャップを充填しないように、樹脂フィルムの
種類、積層接着条件、放電ギャップの大きさや形状等を
適切に選ぶ必要がある。

【００２２】積層接着において、例えば、接着以外の絶
縁材料には、ポリテトラフルオロエチレンを用い、接着
には、ポリテトラフルオロエチレンに比べて軟化点の低
いテトラフルオロエチレンとエチレンの共重合体を用い
る組合わせ等がある。この様な組合わせにすることによ
り、積層接着する時に、静電気保護素子配線部の形成物
に用いられている樹脂材料の軟化点よりも低い材料を用
いているので、積層接着温度を低くでき、静電気保護素
子配線部の形成物の熱歪みを小さくすることができる。

【００２３】本発明は、絶縁基板内に静電気保護素子配
線部が収容された構造とすることによって、従来の封管
型の素子に比べて構造が簡単であり、その結果、本発明
の目的とする素子を低コストで製造可能とするものであ
る。素子の置かれる環境からの保護については、基材中
に空隙部分を形成し、放電部分が外部から隔離された構
造とすることによって達成している。また、特に、放電
ギャップ部分に接する基材にフッ素系樹脂やポリイミド
系樹脂を用いることにより、放電による劣化を起こしに
くくでき、特性の安定性を向上できる。さらに、例え、
異常電圧がかかったときにも、放電ギャップ部分の樹脂
が劣化しにくく、連続電流の通電という事態が抑制され
る。この結果、放電ギャップ部分に一般的な樹脂を用い
た時に比べて、安全性が高いという利点もある。

【００２４】空隙部分には、基板の断面などから透過し
てきた環境物質、例えば、水蒸気、亜硫酸ガスなどが微
量ながら入り込み、静電気保護素子配線部を腐食するこ
とがある。このようなことが起こると、経時的に放電電
圧が変化し、特性のばらつきの原因となるので、高精度
を要求される場合には適さない。

【００２５】高精度を要求される用途や、悪環境で使用
される用途の場合には、前記の樹脂フィルムを介挿する
方法が有効である。空隙部断面に露出する、基板を横方
向へ貫く強化材がなくなるので、環境物質の強化材界面
からの拡散量が減少することなどが、この改善理由とし
てあげられる。

【００２６】静電気保護素子配線部の保護のために、そ
の表面に保護層を接着させることは、放電ギャップ部分
を充填してしまうおそれがあるが、この部分には圧力が
かかっていないことから、高温時の粘度の高い樹脂フィ
ルムを用いること、接着条件を適当に選ぶこと等によっ
て、完全には充填されないように被覆することが可能で
ある。この時の保護層の厚さが３０μｍ以下、より望ま
しくは１５μｍ以下である。フィルムの厚さの下限は、
フィルム製造の可能限界、および、その取扱性、ピンホ
ールなどの有無等から決まり、その値は５μｍ程度であ
る。この保護層を設けるか否か、また、保護層の厚さを
どの程度にするかは、設計するチップ型静電気保護素子
の、規格、特性、使用環境を総合的に勘案し決定する必
要がある。なお、このような薄い保護層だけでは、機械
的強度が弱く、他のものとの接触によって、充分な機能
を果たせないが、本発明の場合、静電気保護素子配線部
が、絶縁基板に設けられた空隙部に収容されているの
で、機械的な強度はほとんど要求されない。したがっ
て、環境物質による腐食を防げれば充分であり、このよ
うに薄い保護膜でその目的を達成できる。

【００２７】

【実施例】

実施例１厚さが５μｍの極薄銅箔131を、一方の面に、他方の面
には通常の１８μｍの銅箔130を張りあわせた絶縁基板
を作製した。この絶縁基板の基材120には、自家製のガ
ラス布強化ポリテトラフルオロエチレン樹脂プリプレグ
を用い、極薄銅箔131と通常銅箔130を重ねあわせて、プ
レス条件を、温度３８０℃、時間９０分間、圧力２０ｋ
ｇ／cm²として作製した。電着レジストであるゾンネＥ
ＤＵＶ（関西ペイント株式会社製，商品名）を、基板に
付着させ、露光、現像等一連の作業を行って、レジスト
パターンを形成した。極薄銅箔131のエッチングによっ
て、静電気保護素子配線部150のパターンの形成を行っ
た（図１（ａ）に示す。）。パターン形状は、放電ギャ
ップを有する複数の静電気保護素子配線部150が端面接
続用パッド140を挾んで縦方向には直列となるように配
列し、横方向には１列の連続した配列を並行に整列した
形状とした（図１（ｂ）にその平面図を示す。）。この
時の放電ギャップのギャップ間距離は、２０，５０，１
００，１５０，２００μｍになるようにした。別途、基
材121として、厚さ１２５μｍのポリイミドフィルムで
あるアピカル（鐘淵化学工業株式会社製、商品名）の両
面に、軟化点の低い基材122であるテトラフルオロエチ
レンとエチレンの共重合体のアフレックスフィルム（旭
ガラス株式会社製、商品名）の６μｍの厚さのものと銅
箔130を重ねあわせ、プレス条件を、温度２８０℃、時
間３０分間、圧力２０ｋｇ／cm²で、熱圧着した（図１
（ｃ）に示す。）。このものに、空隙形成用の穴160
（穴径１．２mm）を、ドリルで開けた後（図１（ｄ）に
示す。）、エッチングで両面の銅箔130を除去し、空隙
形成用の穴160開きの絶縁材料（図１（ｅ）に示す。）
を得た。先に作成した静電気保護素子配線部150の形成
物（図１（ａ）に示す。）と、空隙形成用の穴160開き
の絶縁材料（図１（ｅ）に示す。）と、片面に銅箔130
付のポリテトラフルオロエチレン樹脂製基材123を積層
し、加熱加圧して接着した（図１（ｆ）に示す。）。端
面接続端子用の穴170をあけ（図１（ｇ）に示す。）、
１５μｍの厚さのめっき180を行ない（図１（ｈ）に示
す。）、端面接続用端子190をエッチングによって形成
した（図１（ｉ）に示す。）

【００２８】実施例２実施例１と同一の材料、同一の工程で、絶縁基材の片面
に、静電気保護素子配線部150のパターンを形成し、静
電気保護素子配線部150の形成物を作成した（図２
（ａ）に断面を、図２（ｂ）に平面を示す。）。別途、
基材121として、厚さ１２５μｍのポリイミドフィルム
であるアピカル（鐘淵化学工業株式会社製、商品名）
に、空隙形成用の穴160（穴径；1.4mm）を、ドリルで明
けて、空隙形成用の穴160開きの絶縁材料を得た（図２
（ｃ）に示す。）。先に作成した静電気保護素子配線部
150の形成物と、空隙形成用の穴160開きの絶縁材料と、
この穴開きの絶縁材料の両面に、軟化点の低い基材122
であるテトラフルオロエチレンとエチレンの共重合体の
アフレックスフィルム（旭ガラス株式会社製、商品名）
の６μｍの厚さのものと、片面に銅箔130付のポリテト
ラフルオロエチレン樹脂製基材123とを重ね合せ、プレ
ス条件を、温度２８０℃、時間３０分間、圧力２０ｋｇ
／ｃｍ²で、熱圧着した（図２（ｄ）に示す。）。この
ものに、端面接続端子用の穴170をあけ（図２（ｅ）に
示す、）、１５μｍの厚さのめっき180を行ない（図２
（ｆ）に示す。）、端面接続用端子190をエッチングに
よって形成した（図２（ｇ）に示す。）。

【００２９】実施例３図３（ａ）に示すように、１５μｍの厚さの第１の銅層
211と、５μｍの厚さの第２の銅層213と、その２つの銅
層の中間層212として厚さが０．２μｍのニッケル−リ
ン合金層を有する金属箔を準備した。この金属箔を、図
３（ｂ）に示すように、絶縁基材220の一方の面に、第
２の銅層213が接触するように貼りあわせ、絶縁基材220
の他方の面には、１８μｍの銅箔230を貼りあわせた。
次に、この絶縁基板の３層の金属箔の第１の銅層211
を、端面接続用パッド240となる箇所を除いて、エッチ
ング除去し（図３（ｃ）に示す。）、さらに中間層212
を除去し、第２の銅層213を露出させ、第２の銅層213の
不要な箇所をエッチング除去し、複数の静電気保護素子
配線部250を形成した（図３（ｄ）に断面を、図３
（ｅ）に平面を示す。）。このようにして、端面接続用
パッド240となる箇所のみ銅の厚さが厚くなるようにし
た以外は、実施例２と同様にして作製した（図３（ｆ）
〜（ｊ）に示す。）

【００３０】比較例実施例１において、空隙形成用の穴160の穴あけだけを
行なわずに、他の工程、材料ともに同様にして作成し
た。

【００３１】上記実施例と比較例とで作成したチップ型
静電気保護素子基板を、切断線191に沿って、静電気保
護素子となるように、個々に切断し、放電電圧の測定
と、ＩＣの保護効果の確認を行なった。結果を表１に示
す。

【００３２】

【表１】

【００３３】放電電圧は、直流電圧を測定した。ＩＣの
保護効果については、図６の回路を用い、三基電子工業
株式会社製のＥＳＤ８０１２で、１０ｋＶの静電気パル
ス（波形；ＩＥＣ８０１−２、ＩＣ；デキサスインスツ
ルメンツ社製；ＳＮ７５１８９ＡＮ）を１０パルス（パ
ルス間隔１秒）を与えて、その後にＩＣの動作確認を行
なった。その結果、実施例１〜３のものは、ギャップ間
距離が２０μｍと５０μｍのものの場合、いずれも、試
験後でも動作したが、比較例のものは、ギャップ間距離
が２０μｍであっても正常な動作はしなかった。

【００３４】

【発明の効果】以上に説明したように、本発明の静電気
保護素子は、放電ギャップの精度を高くでき、放電電圧
を正確にコントロールでき、本発明の製造法によって、
そのような静電気保護素子を簡便に製造することができ
る。

【図面の簡単な説明】

【図１】（ａ）〜（ｊ）は、それぞれ本発明の一実施例
を説明するための各工程を示す図であり、（ａ）及び
（ｃ）〜（ｉ）は断面図、（ｂ）は（ａ）の配線を示す
平面図、（ｊ）は各素子の切断線を示す平面図である。

【図２】（ａ）〜（ｇ）は、それぞれ本発明の他の実施
例を説明するための各工程を示す図であり、（ａ）及び
（ｃ）〜（ｇ）は断面図、（ｂ）は工程（ａ）の配線を
示す平面図である。

【図３】（ａ）〜（ｉ）は、それぞれ本発明のさらに他
の実施例を説明するための各工程を示す図であり、
（ａ）〜（ｄ）及び（ｆ）〜（ｊ）は断面図、（ｅ）は
工程（ｄ）の配線を示す平面図である。

【図４】（ａ）〜（ｇ）は、それぞれ本発明の実施例に
おける放電ギャップの配線パターン形状を示す平面図
（部分図）である。

【図５】平行電極のギャップ間距離と火花電圧の関係を
示す図である。

【図６】ＩＣに静電気パルスを印加した時の静電気保護
効果の測定方法を説明する図である。

【符号の説明】

１２０．基材１３０．銅箔１３１．極薄銅箔１４０．端面接続用パッド１５０．静電気
保護素子配線部１２１．基材１２２．軟化点
の低い基材１２３．基材１６０．空隙形
成用の穴１６１．空隙１７０．端面接
続端子用の穴１８０．めっき１９０．端面接
続用端子１９１．切断線１２４．軟化点
の低い基材２１０．複合金属箔２１１．第１の
銅層２１２．中間層２１３．第２の
銅層２２０．絶縁基材２３０．銅箔２４０．端面接続用パッド２５０．静電気
保護素子配線部

Claims

【特許請求の範囲】

【請求項１】有機樹脂製絶縁基板と、この絶縁基板の両
端に設けられた１対の端面接続用端子と、前記端子間に
配線形成された静電気保護素子配線部とからなるチップ
型静電気保護素子において、静電気保護素子配線部の配
線の厚さが３〜１０μｍであり、かつ、静電気保護素子
配線部が、電気的に絶縁された放電ギャップを有し、こ
れらが、この素子内に形成された気密構造の空隙の内部
に収容された構造であることを特徴とするチップ型静電
気保護素子。
【請求項２】放電ギャップのギャップ間距離が、１５〜
１５０μｍの範囲であることを特徴とする請求項１に記
載のチップ型静電気保護素子。
【請求項３】放電ギャップのギャップ間距離が、１５〜
６０μｍの範囲であることを特徴とする請求項１に記載
のチップ型静電気保護素子。
【請求項４】放電ギャップのギャップ間距離が、１５〜
３０μｍの範囲であることを特徴とする請求項１に記載
のチップ型静電気保護素子。
【請求項５】静電気保護素子配線部の端面接続部分の配
線の厚さが、放電ギャップ形成部分の厚さよりも厚く、
その厚さが１０〜５０μｍの範囲であることを特徴とす
る請求項１〜５のうちいずれかに記載のチップ型静電気
保護素子。
【請求項６】有機樹脂製絶縁基板の少なくとも静電気保
護素子配線部の放電ギャップ部分と接する基材が、フッ
素系樹脂またはポリイミド系樹脂から選択されたもので
あることを特徴とする請求項１〜４のうちいずれかに記
載のチップ型静電気保護素子。
【請求項７】チップ型静電気保護素子において、空隙部
に位置する静電気保護素子配線部が、５〜３０μｍの範
囲の厚さの保護被膜層で被覆されていることを特徴とす
る請求項１〜６のうちいずれかに記載のチップ型静電気
保護素子。
【請求項８】保護被膜層が、フッ素系樹脂材料であるこ
とを特徴とする請求項１〜７のうちいずれかに記載のチ
ップ型静電気保護素子。
【請求項９】（ａ）両面に金属箔が張合わされた絶縁基
板において、その少なくとも片面の金属箔の厚さが３〜
１０μｍであり、この金属箔をエッチングすることによ
って放電ギャップを有する複数の静電気保護素子配線部
を絶縁基板の片面に形成する工程、（ｂ）別途、特定箇
所に空隙形成用の穴の開いた絶縁材料を作製する工程、
（ｃ）静電気保護素子配線部の形成物と、特定箇所に空
隙形成用の穴の開いた絶縁材料と、片面にのみ金属箔の
張られた絶縁材料とを、最外層が金属箔となり、かつ、
空隙形成用の穴の部分を静電気保護素子配線部の放電ギ
ャップ部分と位置合せして積層接着する工程、（ｄ）こ
の積層接着物に端面接続用の穴をあける工程、（ｅ）端
面接続用の穴内を導体化する工程、（ｆ）端面接続用端
子部分をエッチングで形成する工程、（ｇ）端面接続用
の穴部分の切断によって、この部分が端面接続用端子と
なるように、個々のチップ型静電気保護素子に切り分け
る工程、からなることを特徴とするチップ型静電気保護
素子の製造法。
【請求項１０】工程（ａ）よりも前に、絶縁基板に張合
わされた厚さ３〜１０μｍの金属箔に、端面接続用端子
部分の厚さが、１０〜５０μｍの厚さとなるように、予
め、めっきを行う工程を含むことを特徴とする請求項９
に記載のチップ型静電気保護素子の製造法。
【請求項１１】少なくとも片面の金属箔の厚さが３〜１
０μｍである両面金属箔張り絶縁基板が、（ａ）１０〜
５０μｍの範囲の厚さの第１の銅層と、３〜１０μｍの
範囲の厚さの第２の銅層と、その２つの銅層の中間層と
して厚さが１μｍ以下のニッケルあるいはその合金層を
有する金属箔の第２の銅層が絶縁基板に接触するよう
に、張りあわせた絶縁基板を作製する工程、（ｂ）第１
の銅層を除去する工程、（ｃ）さらに、中間層を除去
し、第２の銅層を露出させる工程、によって形成された
両面金属張り絶縁基板であることを特徴とする請求項１
０に記載のチップ型静電気保護素子の製造法。
【請求項１２】工程（ｂ）において、第１の銅層の除去
を、端面接続用端子予定部分を除く部分にだけ行うこと
を特徴とする請求項１１に記載のチップ型静電気保護素
子の製造法。
【請求項１３】絶縁基板の少なくとも静電気保護素子配
線部の放電ギャップ部分と接する基材が、フッ素系樹脂
またはポリイミド系樹脂から選択されたものであること
を特徴とする請求項９〜１２のうちいずれかに記載のチ
ップ型静電気保護素子の製造法。
【請求項１４】空隙形成用の穴の開いた絶縁材料が、そ
の表面の５〜３０μｍの厚さだけ軟化点の低い樹脂材料
が設けられた構造となっていることを特徴とする請求項
１３に記載のチップ型静電気保護素子の製造法。
【請求項１５】最終の積層接着工程が、特定箇所に空隙
形成用の穴の開いた絶縁材料の両面に、穴の開いた絶縁
材料の樹脂よりも軟化点が低く、かつ、その厚さが５〜
３０μｍである樹脂フィルムを介挿することによって行
われることを特徴とする請求項９〜１４のうちいずれか
に記載のチップ型静電気保護素子の製造法。
【請求項１６】軟化点の低い樹脂材料が、エチレン／テ
トラフルオロエチレン共重合体であり、他の基材の樹脂
がポリテトラフルオロエチレン樹脂とポリイミド樹脂か
ら選択された樹脂であることを特徴とする請求項１５に
記載のチップ型静電気保護素子の製造法。