JPH097791A

JPH097791A - チップ型静電気保護素子およびその製造法

Info

Publication number: JPH097791A
Application number: JP8095541A
Authority: JP
Inventors: Koichi Tsuyama; 宏一津山; Atsushi Suzunaga; 厚鈴永; Koji Nishimura; 厚司西村
Original assignee: Hitachi Chemical Co Ltd
Current assignee: Showa Denko Materials Co Ltd
Priority date: 1995-04-18
Filing date: 1996-04-17
Publication date: 1997-01-10

Abstract

(57)【要約】（修正有）【課題】静電気耐性の低いＩＣやＬＳＩに対しても充分
に保護効果が得られる静電気保護素子と小型化、低コス
ト化を行うことのできる製造法を提供する。【解決手段】静電気保護素子配線部１５０が、互いに隔
絶された二層の配線層と、この配線層を隔てる放電ギャ
ップ層とからなり、これらが、この素子内に形成された
気密構造の空隙の内壁に露出した構造である静電気保護
素子と、両面に導体層の形成された基材に空隙用の穴１
６０を開け、放電ギャップ部分を形成し、エッチングレ
ジスト１７０を設け、両面の導体層のエッチングを行な
い、エッチングレジスト１７０を除去して、２層の配線
からなる静電気保護素子配線部１５０を形成し、この静
電気保護素子配線部の形成物の両面に、絶縁材料と金属
箔とを積層接着し、この積層接着物に端面接続用の穴を
あけ、穴内を導体化し、端面接続用端子部分をエッチン
グで形成し、端面接続用の穴部分１８０の切断によっ
て、この部分が端面接続用端子となるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、放電ギャップを有
する有機樹脂製チップ型静電気保護素子及びその製造法
に関する。

【０００２】

【従来の技術】静電気保護素子は、電子機器の静電気保
護に使用されるものである。本発明でいう静電気保護素
子は、静電気から保護するＩＣやＬＳＩ素子と並列につ
なぎ、通常の状態（静電気パルスのないとき）では、絶
縁状態であり回路に影響を及ぼさないが、静電気パルス
が印加されたときにだけ、保護素子（ＥＳＤ素子）が導
通状態となり、ＩＣやＬＳＩなどの素子を静電気破壊か
ら保護するものである（図５のＳ１がｏｎの状態）。

【０００３】静電気からＩＣやＬＳＩなどを保護する素
子には、バリスタ、ツェナダイオード、放電ギャップ素
子などがあり、用途によって使い分けられている。バリ
スタやツェナダイオードの場合、もれ電流が大きいこ
と、またツェナダイオードの場合、極性をもつため、単
一では正電荷もしくは負電荷のいずれかにしか用いるこ
とができず、正負の両方に適用するためには、２個のツ
ェナダイオードを対向させる必要があり、コスト高にな
ることなどの問題があった。

【０００４】これらに対し、放電型素子は、もれ電流が
小さく、原理的にも簡単であり、故障もしにくいという
長所がある。また、放電電圧は、放電ギャップの調整
や、さらに、放電ギャップを封止構造とする場合、ガス
の圧力、ガスの種類を変えることなどによって決められ
る。実際に市販されている素子として、円柱状のセラミ
ックス表面に導体被膜を形成し、レーザ等によってその
被膜に放電ギャップを設け、これをガラス封管したもの
がある（例えば、「ダイヤサージプロテクタ」、商品
名、三菱マテリアル製）。また、配線板上に、直接、放
電ギャップを配線形成する方法としては、特開平２−２
２３１８２号公報、特開平３−８９５８８号公報、特開
平３−２６１０８６号公報、特開平４−２２０８６号公
報、特開平５−６７８５１号公報等に示されているもの
がある。

【０００５】

【発明が解決しようとする課題】市販されているガラス
封管型の放電ギャップ型素子は、特性に極めて優れるも
のの、その形態が複雑なことから、小型の表面実装用素
子サイズ、例えば、１〜２mm幅、２〜４mm長、１〜２mm
厚というサイズにすることは困難であり、また、構成材
料の種類も多く、コストを下げることも困難であると予
想される。

【０００６】一方、特開平２−２２３１８２号公報、特
開平３−８９５８８号公報、特開平３−２６１０８６号
公報、特開平４−２２０８６号公報、特開平５−６７８
５１号公報等に示されているものは、基本的に基板上に
放電ギャップを形成する方法であるが、通常の方法で
は、形成できる放電ギャップの距離は、１５０ミクロン
以上であり、また、その形成精度も、プラスマイナス２
０から３０ミクロン程度である。実際に特開平２−２２
３１８２号公報では数ミリメートル、特開平３−８９５
８８号公報では４ミリメートル、特開平３−２６１０８
６号公報では０．５ミリメートル、特開平５−６７８５
１号公報では０．１５ミリメートルが、放電ギャップの
距離として例示されている。これらの値のギャップで
は、放電電圧が高く、保護効果に限界があり、静電気に
敏感なＩＣやＬＳＩの保護には適さない。なお、前記の
公報に示されるものは、本発明の中心をなすところのＩ
Ｃ等を用いた電子機器よりも高電圧用途である機器を対
象としたものと考えられる。以上から、いままでは、配
線板製造技術を応用したもので実用的に本発明の用途を
目的とするものは、なかったものと考えられる。

【０００７】次に、実際の放電電圧との関係を以下に述
べる。図４に、平行電極間の放電電圧とギャップの関係
を示す（静電気学会編，静電気ハンドブック，ｐ２２
１，オーム社，昭６３．６．２０刊の式から作図）。前
記のギャップの場合、最も小さい０．１５ミリメートル
でも、図４から、平行電極間の放電電圧は、１．５キロ
ボルト程度に達することがわかる。突起型電極の場合、
１〜２割程度、放電電圧が低下するものの、ＩＣやＬＳ
Ｉ等の保護には充分とはいえない。また、ギャップの形
成精度が低いことからも、前記のものは本発明の目的に
は適さない。

【０００８】また、前記の公報には、いずれも、使用環
境からの放電ギャップ部分の保護等が示されていない
が、この保護がなければ、環境中の湿度やガスのため、
導体表面の汚染等により放電電圧の変化が起こることが
予想される。保護のために、直接、通常のレジスト類を
被覆してしまうと、放電ギャップ部分に、レジスト類が
充填されてしまい、放電電圧の大幅な上昇が起こる。ま
た、仮に、レジスト類の充填状態で静電気保護が得られ
るような極めて微小なギャップが形成できたとしても
（レジスト類が充填された場合、ギャップ間隙を１から
２ミクロン以下にしないと、保護効果の得られる放電電
圧とならず、実際的ではないが）、この様な状態で放電
が起こると、放電ギャップに充填されたレジスト類に微
小な劣化が起こり、絶縁抵抗の低下、場合によっては導
通が起こるという問題がある。

【０００９】本発明は、放電ギャップ型の静電気保護素
子において、静電気耐性の低いＩＣやＬＳＩに対しても
充分に保護効果が得られる静電気保護素子を提供するこ
と、しかも、従来のガラス封管型などの素子に比べて、
形態的に単純化をはかり、小型化、低コスト化を行うこ
とのできる製造法を提供することを目的とするものであ
る。

【００１０】

【課題を解決するための手段】本発明のチップ型静電気
保護素子は、有機樹脂製絶縁基板と、この絶縁基板の両
端に設けられた１対の端面接続用端子と、前記端面接続
用端子間に配線形成された静電気保護素子配線部、とか
らなるチップ型静電気保護素子において、静電気保護素
子配線部が、互いに隔絶された二層の配線層と、この配
線層を隔てる放電ギャップ層とからなり、これらが、こ
の素子内に形成された気密構造の空隙の内壁に露出した
構造であることを特徴とする。

【００１１】本発明の目的から、配線層を隔てる放電ギ
ャップ層の厚さが極めて重要であり、その範囲は、通常
の電子素子の保護には、５〜６０μｍが適している。放
電ギャップ層の厚さを、５μｍ未満にすると、厚さ精度
の管理が難しく、また、製造も困難である。一般的なＩ
ＣやＬＳＩの保護には、放電ギャップの大きさは、５〜
６０μｍ程度で充分であるが、静電気に、より敏感なＩ
ＣやＬＳＩの保護のためには、５〜３０μｍとすること
によって保護が可能となる。なお、特に大きなパルス電
圧部分だけを除去すればいいような用途では、放電ギャ
ップ層の厚さを、１５０μｍ程度まで大きくすることも
できる。これ以上の厚さでは、放電電圧が高くなりす
ぎ、本発明の目的とするところの電子素子や電子機器の
保護には適さないことになる。

【００１２】また、このようなチップ型静電気保護素子
は、図１（ａ）に示すように、両面に銅箔130等の導体
層の形成された基材120を放電ギャップ層用基材とし、
この基材120に空隙形成用の穴160を開け、放電ギャップ
部分を形成する工程と、図１（ｂ）に示すように、エッ
チングレジスト170を設け、図１（ｃ）に示すように、
両面の導体層のエッチングを行ない、エッチングレジス
ト170を除去して、２層の配線からなる静電気保護素子
配線部150及び端面接続用パッド140（図１（ｅ）に一方
の面の配線パターンを示し、図１（ｆ）にその反対面の
配線パターンを示す。）を形成する工程と、図１（ｇ）
に示すように、この静電気保護素子配線部150の形成物
の両面に、絶縁性の基材121と銅箔130等の金属箔とを積
層接着する工程と、図１（ｈ）に示すように、この積層
接着物に端面接続用の穴180をあける工程と、図１
（ｉ）に示すように、端面接続用の穴180内をめっき190
等により導体化する工程と、図１（ｊ）に示すように、
端面接続用端子181をエッチングで形成する工程と、図
１（ｋ）に示すように、切断線182に沿って、端面接続
用の穴180の切断によって、この部分が端面接続用端子1
81となるように、個々のチップ型静電気保護素子に切り
分ける工程とからなる一連の工程によって作製すること
ができる。なお、ここで、図１（ａ）の穴開けと図１
（ｂ）〜図１（ｄ）の配線形成工程は、順序の入れ替え
が可能である。また、図１では、ドライフィルムを用い
たエッチングの方法を例示しているが、エッチング方法
を制限するものではない。

【００１３】

【発明の実施の形態】静電気保護素子を形成するための
導体層は、導電性、耐腐食性、配線形成のしやすさなど
から選択され、その形態としては、金属箔やめっき（気
相、液相）、および、これらの組合せなどがある。上記
の特性やその後の加工性等の点から、銅、ニッケル、
金、銀、アルミニウム等が適しているが、限定するもの
ではない。

【００１４】静電気保護素子配線部分の導体の厚さは、
瞬間的に流れる静電気を逃がすのに充分な厚さがあれば
よく、主に、製造のしやすさおよびコストから、厚さは
決められる。気相めっきであれば、１μｍ前後、液相め
っきや金属箔を用いる場合であれば、５〜７０μｍ程度
のものが適しているが、制限するものではない。

【００１５】構造については、種々の態様があり、例え
ば、静電気耐性の低い素子の保護のためには、放電ギャ
ップ層に薄い樹脂フィルムを用いて、放電電圧を小さく
する方法がある。また、配線層を隔てる放電ギャップ層
の厚さがある程度以上では、その層の形成に強化材入り
の樹脂材料と樹脂フィルム材料のいずれの方法を用いて
もよい。構成材料のうち、少なくとも、放電ギャップを
構成する材料は、フッ素系樹脂やポリイミド系樹脂が、
放電によって、劣化しにくいことから、特に望ましい。

【００１６】フッ素系樹脂には、ポリテトラフルオロエ
チレンや、テトラフルオロエチレン／ヘキサフルオロプ
ロピレン共重合体、テトラフルオロエチレン／エチレン
共重合体、テトラフルオロエチレン／パーフルオロアル
コキシエチレン共重合体のような共重合体、フッ素系樹
脂を他の有機樹脂で変性した変性樹脂等が使用可能であ
る。価格からは、ポリテトラフルオロエチレンが安く好
適である。また、成形温度が低いことから、テトラフル
オロエチレン／パーフルオロアルコキシエチレン共重合
体や、さらに低いテトラフルオロエチレン／エチレン共
重合体が適している。

【００１７】ポリイミド系樹脂の場合、特性的にはやや
劣ることになるが、変性等を行って接着性を付与したも
のを単独で使用してもよく、また、接着層を設けて、そ
の接着層には劣化のしにくい樹脂材料、例えば、フッ素
系やポリイミド系の樹脂等を用いてもよい。これらの組
合せ等は、種々の態様があり、制限はしない。後者の場
合、接着剤との接着力向上には、ポリイミド系樹脂表面
のプラズマ処理、コロナ処理や短波長紫外線照射が有効
である。しかし、これらの処理は目的に応じて行われる
ものであり、上記処理以外の処理も含めて、方法、実施
の有無などは制限しない。

【００１８】本発明のチップ型静電気保護素子の構成材
料の一部もしくは全部に強化材入りの樹脂基材を用いる
か否か等についても、種々の態様があり、機械強度や目
的、コストなどによって選択される。なお、強化材を用
いる場合の強化材としては、例えば、ガラス布、ガラス
紙等がある。

【００１９】本発明のチップ型静電気保護素子の製造に
おいて、空隙用の穴内に、その後に積層する絶縁材料が
流入することを防ぐためには、上記の導体層を、穴開け
する前にエッチングして、静電気保護素子配線部を形成
後、その両面に、空隙厚さ増大用絶縁材料を積層接着
し、この後、空隙用の穴を開けることが有効である。即
ち、空隙用の穴の開口部から放電ギャップ用の配線層ま
での距離が大きくなり、その後の積層接着工程におい
て、例え、若干量の絶縁材料が穴内に流入しても、放電
ギャップ用配線層の内壁露出部への被覆や付着が防止さ
れる。この目的で設ける空隙厚さ増大用絶縁材料の厚さ
には、特に、制限はないが、５０μｍ以上、５００μｍ
以下が製造のしやすさ、コスト、製品の大きさ等の点か
ら適当である。なお、上記導体層は、金属箔の積層接着
による方法や、直接、基材に気相めっきや液相めっきを
行う方法によって形成される。

【００２０】また、放電ギャップを形成する一対の配線
層を別々の絶縁基板上に形成し、空隙形成用の穴の開い
た絶縁材料で両者を接着することによっても、本目的の
チップ型静電気保護素子の製造が可能である。この場
合、層間用の絶縁材料が同じ厚さであれば、他の作製方
法に比べて、ほぼ両面の配線の厚さ分だけ放電ギャップ
の距離となる配線層間の距離が小さくなる。

【００２１】放電ギャップ部分の配線の形状の例を図３
(a),(b)及び(c)に示す。この図は、それぞれの図の上段
と下段とが対になった放電ギャップを形成する配線層で
あり、少なくとも、空隙内で放電し得る構造が得られれ
ばよく、配線形状は、他にも種々のものが考えられる。

【００２２】空隙形成用の穴の開いた絶縁材料には、ポ
リテトラフルオロエチレン等の熱軟化性樹脂のフィルム
やプリプレグを用いることもできるし、また、相対的に
軟化温度の高い樹脂材料や熱硬化性の絶縁材料表面に、
軟化点の低い材料を被覆した材料によって行うこともで
きる。後者の場合、被覆される絶縁材料には、ポリテト
ラフルオロエチレン、もしくは、ポリイミド系樹脂を用
い、接着層には、これらに比べて軟化点の低い樹脂材
料、例えば、テトラフルオロエチレン／エチレン共重合
体等の使用が可能である。この様な組合わせにより、積
層接着温度を低くすることができ、静電気保護素子配線
部の形成物の熱歪みを小さくすることができる。

【００２３】本発明は、絶縁基板内に静電気保護素子配
線部が収容された構造とすることによって、従来の封管
型の素子に比べて構造が簡単であり、その結果、本発明
の目的とする素子を低コストで製造可能とするものであ
る。素子の置かれる環境からの保護については、基材中
に空隙部分を形成し、放電部分が外部から隔離された構
造とすることによって達成している。また、特に、放電
ギャップ層部分の基材にフッ素系樹脂もしくはポリイミ
ド系樹脂を用いることにより、異常電圧がかかったとき
にも、放電ギャップ部分の樹脂を劣化しにくくでき、連
続的な電流の通電という事態を抑制できる。この結果、
放電ギャップ部分に一般的な樹脂を用いた時に比べて、
安全性が高いという利点もある。

【００２４】

【実施例】実施例１厚さが１８μｍの銅箔130を、基材1
21であるテトラフルオロエチレン／エチレン共重合体の
アフレックスフィルム（旭ガラス株式会社製、商品名）
の６，１２，２５，５０，１００，１５０，２００μｍ
の厚さのものと重ねあわせ、プレス条件を、温度２８０
℃、時間３０分間、圧力２０ｋｇ／cm²で、熱圧着し
た。このときの銅箔の樹脂フィルムとの接着面には、光
沢面を用いた（図２（ａ）に示す。）。このものにエッ
チングレジスト170を形成して(図2(b)に示す。)、エッ
チングレジスト170から露出した銅箔130をエッチング除
去し(図2(c)に示す。)、エッチングレジスト170を除去
し(図2(d)に示す。)、静電気保護素子配線部150を形成
した。パターン形状は、図1(e)及び(f)と同様に、複数
の静電気保護素子配線部150が端面接続用パッド140を挾
んで縦方向には直列となるように配列し、横方向には１
列の連続した配列を並行に整列した形状とした。その両
面に、高分子量エポキシ重合体123付き銅箔ＭＣＦ３０
００Ｅ（日立化成工業株式会社製、商品名）を重ねあわ
せ、プレス条件を、温度１７０℃、時間９０分間、圧力
２０ｋｇ／cm²で、熱圧着し、その後表面の銅箔を全て
エッチング除去した（図２（ｅ）に示す。）。なお、こ
こでは、高分子量エポキシ重合体123付きの銅箔ＭＣＦ
３０００Ｅ（日立化成鉱業株式会社製、商品名）を用い
たが、必ずしも、銅箔付きの絶縁材料を用いる必要はな
く、また、銅箔付き材料を用いた場合にも、ここで示し
た穴開けと銅箔除去の順序は変更可能である。次に、空
隙形成用の穴160（穴径１．２mm）を、ドリルで開け
（図２（ｆ）に示す。）、この両面に、接着時の加熱時
に低流動性である高分子量エポキシ重合体123付き銅箔
ＭＣＦ３０００Ｅ（日立化成工業株式会社製、商品名）
を重ねあわせ、前記と同じ条件で熱圧着した（図２
（ｇ）に示す。）。図２（ｈ）に示すように、端面接続
用の穴180をあけ、１５μｍの厚さのめっき190を行い
（図２（ｉ）に示す。）、端面接続用端子181をエッチ
ングによって形成した（図２（ｊ）に示す。）。

【００２５】比較例１実施例１において、空隙形成用の穴160の穴開けだけを
行わずに、他の工程、材料ともに全く同じにして、作製
した。

【００２６】実施例１、比較例１で作製したチップ型静
電気保護素子基板を、切断線182に沿って、静電気保護
素子単位となるように切断した個々の素子を用いて放電
電圧の測定とＩＣの保護効果の確認を行った。放電電圧
については、直流電圧で測定を行った。結果を表１に示
す。

【００２７】

【表１】

【００２８】ＩＣの保護効果については、図５の回路を
用い、三基電子工業製、ＥＳＤ８０１２で１０ｋＶの静
電気パルス（波形：ＩＥＣ８０１−２規定，ＩＣ：テキ
サスインスツルメンツ社製ＳＮ７５１８９ＡＮ）を１０
パルス（パルス間隔：１秒）与えて、その後にＩＣの動
作確認を行った。放電電圧の測定については、表１に示
した。また、ＩＣの保護効果についての試験では、実施
例１のフィルム厚さ６，１２，２５，５０ミクロン使用
のものの場合、いずれも、試験後もＩＣは正常に動作し
たが、比較例１のものの場合、フィルム厚さ６ミクロン
使用のものをはじめ、すべてのもので、ＩＣ動作に異常
をきたした。

【００２９】

【発明の効果】以上に説明したように、本発明のチップ
型静電気保護素子は、その製造方法も比較的簡単であ
り、かつ、放電ギャップの精度を高くでき、放電電圧を
正確にコントロールできること、低コストで製造できる
こと、素子の小型化にも容易に対応できることなどの点
において、従来の放電型素子に比べて優れている。

【図面の簡単な説明】

【図１】（ａ）〜（ｋ）は、それぞれ本発明の一実施例
を説明するための各工程を示す図であり、（ａ）〜
（ｄ）及び（ｇ）〜（ｊ）は断面図、（ｅ），（ｆ）は
工程（ｄ）の基板の表面と裏面の配線を示す平面図、
（ｋ）は切断のようすを示す上面図である。

【図２】（ａ）〜（ｊ）は、それぞれ本発明の一実施例
を説明するための各工程を示す断面図である。

【図３】（ａ）〜（ｃ）は、それぞれ本発明の放電ギャ
ップの配線の形状の例を示す平面図（部分図）であり、
上段と下段とが対の放電ギャップのパターンである。

【図４】従来例を説明するための、平行電極のギャップ
間距離と火花電圧の関係を示す線図である。

【図５】本発明の一実施例の効果を説明するための測定
方法を示すブロック図である。

【符号の説明】

１２０．基材１３０．銅箔１４０．端面接続用パッド１５０．静電気保
護素子配線部１２１．基材１２３．高分子エ
ポキシ重合体１６０．空隙形成用の穴１７０．エッチン
グ用レジスト１８０．端面接続用の穴１８１．端面接続
用端子１８２．切断線１９０．めっき

Claims

【特許請求の範囲】

【請求項１】有機樹脂製絶縁基板と、この絶縁基板の両
端に設けられた１対の端面接続用端子と、前記端面接続
用端子間に配線形成された静電気保護素子配線部、とか
らなるチップ型静電気保護素子において、静電気保護素
子配線部が、互いに隔絶された二層の配線層と、この配
線層を隔てる放電ギャップ層とからなり、これらが、こ
の素子内に形成された気密構造の空隙の内壁に露出した
構造であることを特徴とするチップ型静電気保護素子。
【請求項２】配線層を隔てる放電ギャップ層の厚さが５
〜１５０μｍの範囲であることを特徴とする請求項１に
記載のチップ型静電気保護素子。
【請求項３】配線層を隔てる放電ギャップ層の厚さが５
〜６０μｍの範囲であることを特徴とする請求項１に記
載のチップ型静電気保護素子。
【請求項４】配線層を隔てる放電ギャップ層の厚さが５
〜３０μｍの範囲であることを特徴とする請求項１に記
載のチップ型静電気保護素子。
【請求項５】有機樹脂製絶縁基板の、少なくとも放電ギ
ャップ層部分を形成する材料が、フッ素系樹脂とポリイ
ミド系樹脂から選択された樹脂であることを特徴とする
請求項１〜４のうちいずれかに記載のチップ型静電気保
護素子。
【請求項６】（ａ）両面に導体層の形成された基材を放
電ギャップ層用基材とし、この基材に空隙用の穴を開
け、放電ギャップ部分を形成する工程、（ｂ）両面の導
体層のエッチングにより、２層の配線からなる静電気保
護素子配線部を形成する工程、（ｃ）この静電気保護素
子配線部形成物の両面に、絶縁材料と金属箔とを積層接
着する工程、（ｄ）この積層接着物に端面接続用の穴を
あける工程、（ｅ）端面接続用の穴内を導体化する工
程、（ｆ）端面接続用端子部分をエッチングで形成する
工程、（ｇ）端面接続用の穴部分の切断によって、この
部分が端面接続用端子となるように、個々のチップ型静
電気保護素子に切り分ける工程、からなることを特徴と
するチップ型静電気保護素子の製造法。
【請求項７】（ａ）両面に導体層の形成された基材を放
電ギャップ層用基材とし、この両面の導体層をエッチン
グすることにより、２層の配線からなる静電気保護素子
配線部を形成する工程、（ｂ）この静電気保護素子配線
部形成物の両面に、空隙厚さ増大用絶縁材料を積層接着
する工程、（ｃ）この積層接着物に空隙用の穴を開け、
放電ギャップ部分を形成する工程、（ｄ）この放電ギャ
ップ形成物の両面に、さらに、絶縁材料と金属箔とを積
層接着する工程、（ｅ）この積層接着物に端面接続用の
穴をあける工程、（ｆ）端面接続用の穴内を導体化する
工程、（ｇ）端面接続用端子部分をエッチングで形成す
る工程、（ｈ）端面接続用の穴部分の切断によって、こ
の部分が端面接続用端子となるように、個々のチップ型
静電気保護素子に切り分ける工程、からなることを特徴
とするチップ型静電気保護素子の製造法。
【請求項８】（ａ）二枚の、少なくとも片面に導体層が
形成された絶縁基板のそれぞれの導体層をエッチングし
て静電気保護素子配線部を形成することにより、一対の
静電気保護素子配線部形成物を作製する工程、（ｂ）一
対の静電気保護素子配線部形成物の静電気保護素子配線
部を互いに対面させ、その間に絶縁接着層用基材を介挿
させて、積層接着し、放電ギャップ層用基材を作製する
工程、（ｃ）放電ギャップ層用基材に空隙用の穴を開
け、放電ギャップ部分を形成する工程、（ｄ）このもの
の両面に、さらに、絶縁材料と金属箔とを積層接着し、
積層接着物を作製する工程、（ｅ）この積層接着物に端
面接続用の穴をあける工程、（ｆ）端面接続用の穴内を
導体化する工程、（ｇ）端面接続用端子部分をエッチン
グで形成する工程、（ｈ）端面接続用の穴部分の切断に
よって、この部分が端面接続用端子となるように、個々
のチップ型静電気保護素子に切り分ける工程、からなる
ことを特徴とするチップ型静電気保護素子の製造法。
【請求項９】導体層が、絶縁基板に積層接着された金属
箔であることを特徴とする請求項６〜８のうちいずれか
に記載のチップ型静電気保護素子の製造法。
【請求項１０】導体層が、絶縁基板に気相もしくは液相
めっきによって形成された金属層であることを特徴とす
る請求項６〜８のうちいずれかに記載のチップ型静電気
保護素子の製造法。
【請求項１１】少なくとも放電ギャップ層を形成する材
料が、フッ素系樹脂とポリイミド系樹脂から選択された
樹脂であることを特徴とする請求項６〜１０のうちいず
れかに記載のチップ型静電気保護素子の製造法。
【請求項１２】配線層を隔てる放電ギャップ層の厚さ
が、５〜１５０μｍの範囲であることを特徴とする請求
項６〜１１のうちいずれかに記載のチップ型静電気保護
素子の製造法。
【請求項１３】配線層を隔てる放電ギャップ層の厚さ
が、５〜６０μｍの範囲であることを特徴とする請求項
６〜１１のうちいずれかに記載のチップ型静電気保護素
子の製造法。
【請求項１４】配線層を隔てる放電ギャップ層の厚さ
が、５〜３０μｍの範囲であることを特徴とする請求項
６〜１１のうちいずれかに記載のチップ型静電気保護素
子の製造法。
【請求項１５】フッ素系樹脂が、ポリテトラフルオロエ
チレン樹脂、エチレン／テトラフルオロエチレン共重合
体、テトラフルオロエチレン／ヘキサフルオロプロピレ
ン共重合体、テトラフルオロエチレン／パーフルオロア
ルコキシエチレン共重合体、フッ素系樹脂を他の有機樹
脂で変性した変性樹脂から選択されたものであることを
特徴とする請求項１１〜１４のうちいずれかに記載のチ
ップ型静電気保護素子の製造法。
【請求項１６】空隙用の穴あけ後に行う絶縁材料の積層
接着において、このときに用いる絶縁材料が、空隙用の
穴内への流れ込みの少ない低フロー絶縁材料であること
を特徴とする請求項６〜１５のうちいずれかに記載のチ
ップ型静電気保護素子の製造法。
【請求項１７】低フロー絶縁材料が、熱軟化性樹脂材料
であることを特徴とする請求項１６に記載のチップ型静
電気保護素子の製造法。
【請求項１８】熱軟化性樹脂材料が、フッ素系樹脂であ
ることを特徴とする請求項１７に記載のチップ型静電気
保護素子の製造法。
【請求項１９】低フロー絶縁材料が、高分子量エポキシ
重合体であることを特徴とする請求項１６に記載のチッ
プ型静電気保護素子の製造法。