JP2020080384A - チップコンデンサおよびチップコンデンサの製造方法 - Google Patents
チップコンデンサおよびチップコンデンサの製造方法 Download PDFInfo
- Publication number
- JP2020080384A JP2020080384A JP2018213218A JP2018213218A JP2020080384A JP 2020080384 A JP2020080384 A JP 2020080384A JP 2018213218 A JP2018213218 A JP 2018213218A JP 2018213218 A JP2018213218 A JP 2018213218A JP 2020080384 A JP2020080384 A JP 2020080384A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- contact hole
- substrate
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
Abstract
【課題】製造効率を向上でき、コストを低減することができるチップコンデンサおよびその製造方法を提供する。【解決手段】基板２上に形成され、第１下部電極１７、第１誘電体層１８、および第１上部電極１９を含む第１コンデンサ単位２０と、第１コンデンサ単位２０上に形成された第２絶縁層２６と、第２絶縁層２６上に形成され、第１コンタクト孔３３を介して第１下部電極１７に接続されており、かつ、第３コンタクト孔３５を介して第１パッド部１３に接続された第１配線部３７と、第２コンタクト孔３４を介して第１上部電極１９に接続されており、かつ、第４コンタクト孔３６を介して第２パッド部１４に接続された第２配線部３８とを含む第２導電層と、第１配線部３７に接続された第１外部電極７と、第２配線部３８に接続された第２外部電極８とを含む、チップコンデンサ１を提供する。【選択図】図３
Description
本発明は、チップコンデンサおよびその製造方法に関する。
特許文献１には、誘電体セラミック層と、当該誘電体セラミック層を挟んで静電容量を形成する複数の内部電極と、各内部電極に接続された外部電極とを備えた積層セラミックコンデンサが開示されている。
本発明の目的は、製造効率を向上でき、コストを低減することができるチップコンデンサおよびその製造方法を提供することである。
本発明の一実施形態に係るチップコンデンサは、基板と、前記基板上に形成され、互いに分離された第１パッド部および第２パッド部を含む第１導電層と、前記第１導電層を覆うように形成された第１絶縁層と、前記第１パッド部と前記第２パッド部との間のコンデンサ領域において前記第１絶縁層上に形成され、第１下部電極、前記第１下部電極を覆うように形成された第１誘電体層、および前記第１誘電体層上に形成された第１上部電極を含む第１コンデンサ単位と、前記第１上部電極を覆うように前記第１コンデンサ単位上に形成された第２絶縁層と、前記第２絶縁層上に形成され、前記第２絶縁層および前記第１誘電体層を貫通して前記第１下部電極に接続されており、かつ、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第１パッド部に接続された第１配線部と、前記第２絶縁層を貫通して前記第１上部電極に接続されており、かつ、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第２パッド部に接続された第２配線部とを含む第２導電層と、前記第１パッド部上に配置され、前記第１配線部に電気的に接続された第１外部電極と、前記第２パッド部上に配置され、前記第２配線部に電気的に接続された第２外部電極とを含む。
前記チップコンデンサは、本発明の一実施形態に係るチップコンデンサの製造方法によって製造することができる。
前記チップコンデンサの製造方法は、基板上に、互いに分離された第１パッド部および第２パッド部を有する第１導電層を形成する工程と、前記第１導電層を覆うように第１絶縁層を形成する工程と、前記第１パッド部と前記第２パッド部との間のコンデンサ領域において前記第１絶縁層上に、第１下部電極、前記第１下部電極を覆う第１誘電体層、および前記第１誘電体層上の第１上部電極を含む第１コンデンサ単位を形成する工程と、前記第１上部電極を覆うように前記第１コンデンサ単位上に第２絶縁層を形成する工程と、前記第２絶縁層および前記第１誘電体層を貫通して前記第１下部電極を露出させる第１コンタクト孔、前記第２絶縁層を貫通して前記第１上部電極を露出させる第２コンタクト孔、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第１パッド部を露出させる第３コンタクト孔、ならびに、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第２パッド部を露出させる第４コンタクト孔を同時に形成する工程と、前記第２絶縁層上に、前記第１コンタクト孔を介して前記第１下部電極に接続されると共に、前記第３コンタクト孔を介して前記第１パッド部に接続される第１配線部と、前記第２コンタクト孔を介して前記第１上部電極に接続されると共に、前記第４コンタクト孔を介して前記第２パッド部に接続される第２配線部とを含む第２導電層を形成する工程と、前記第１パッド部上に、前記第１配線部に電気的に接続されるように第１外部電極を形成する工程と、前記第２パッド部上に、前記第２配線部に電気的に接続されるように第２外部電極を形成する工程とを含む。
前記チップコンデンサの製造方法は、基板上に、互いに分離された第１パッド部および第２パッド部を有する第１導電層を形成する工程と、前記第１導電層を覆うように第１絶縁層を形成する工程と、前記第１パッド部と前記第２パッド部との間のコンデンサ領域において前記第１絶縁層上に、第１下部電極、前記第１下部電極を覆う第１誘電体層、および前記第１誘電体層上の第１上部電極を含む第１コンデンサ単位を形成する工程と、前記第１上部電極を覆うように前記第１コンデンサ単位上に第２絶縁層を形成する工程と、前記第２絶縁層および前記第１誘電体層を貫通して前記第１下部電極を露出させる第１コンタクト孔、前記第２絶縁層を貫通して前記第１上部電極を露出させる第２コンタクト孔、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第１パッド部を露出させる第３コンタクト孔、ならびに、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第２パッド部を露出させる第４コンタクト孔を同時に形成する工程と、前記第２絶縁層上に、前記第１コンタクト孔を介して前記第１下部電極に接続されると共に、前記第３コンタクト孔を介して前記第１パッド部に接続される第１配線部と、前記第２コンタクト孔を介して前記第１上部電極に接続されると共に、前記第４コンタクト孔を介して前記第２パッド部に接続される第２配線部とを含む第２導電層を形成する工程と、前記第１パッド部上に、前記第１配線部に電気的に接続されるように第１外部電極を形成する工程と、前記第２パッド部上に、前記第２配線部に電気的に接続されるように第２外部電極を形成する工程とを含む。
この方法によれば、第１〜第４コンタクト孔が同時に形成されるので、基板上の導電層および絶縁層の層数が増えても、工程数の増加を抑制することができる。つまり、従来は、層数が１つ増えるごとに、当該層に対するフォトリソグラフィ→エッチング→フォトレジストの剥離と工程が３つ増えていたが、本発明の方法によれば、そのような増加を抑制することができる。
本発明の一実施形態に係るチップコンデンサでは、前記第１下部電極は、前記第１上部電極に対向する第１コンデンサ領域と、前記第１コンデンサ領域から前記基板の表面に平行な第１方向に引き出された第１接続領域とを含み、前記第１配線部は、前記第１接続領域に接続されていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第１上部電極は、前記第２導電層に対向する第２コンデンサ領域と、前記第２コンデンサ領域から前記第１方向の反対側の第２方向に引き出された第２接続領域とを含み、前記第２配線部は、前記第２接続領域に接続されていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第１上部電極は、前記第２導電層に対向する第２コンデンサ領域と、前記第２コンデンサ領域から前記第１方向の反対側の第２方向に引き出された第２接続領域とを含み、前記第２配線部は、前記第２接続領域に接続されていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第１下部電極の前記第１コンデンサ領域は、前記第１上部電極の前記第２コンデンサ領域よりも広い面積を有していてもよい。
本発明の一実施形態に係るチップコンデンサは、前記第２導電層の一部からなる第２下部電極、前記第２下部電極を覆うように形成された第２誘電体層、および前記第２誘電体層上に形成された第２上部電極を含む第２コンデンサ単位と、前記第２上部電極を覆うように前記第２コンデンサ単位上に形成された第３絶縁層と、前記第３絶縁層上に形成され、前記第３絶縁層および前記第２誘電体層を貫通して前記第２下部電極に接続されており、かつ、前記第３絶縁層および前記第２誘電体層を貫通して前記第１配線部に接続された第３配線部と、前記第３絶縁層を貫通して前記第２上部電極に接続されており、かつ、前記第３絶縁層および前記第２誘電体層を貫通して前記第２配線部に接続された第４配線部とを含む第３導電層とを含んでいてもよい。
本発明の一実施形態に係るチップコンデンサは、前記第２導電層の一部からなる第２下部電極、前記第２下部電極を覆うように形成された第２誘電体層、および前記第２誘電体層上に形成された第２上部電極を含む第２コンデンサ単位と、前記第２上部電極を覆うように前記第２コンデンサ単位上に形成された第３絶縁層と、前記第３絶縁層上に形成され、前記第３絶縁層および前記第２誘電体層を貫通して前記第２下部電極に接続されており、かつ、前記第３絶縁層および前記第２誘電体層を貫通して前記第１配線部に接続された第３配線部と、前記第３絶縁層を貫通して前記第２上部電極に接続されており、かつ、前記第３絶縁層および前記第２誘電体層を貫通して前記第２配線部に接続された第４配線部とを含む第３導電層とを含んでいてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第１コンデンサ単位の前記第１配線部と、前記第２コンデンサ単位の前記第３配線部とは、前記基板の表面に垂直な第３方向視において、互いに重複しないように配置されていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第１コンデンサ単位の前記第２配線部と、前記第２コンデンサ単位の前記第４配線部とは、前記基板の表面に垂直な第３方向視において、互いに重複しないように配置されていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第１コンデンサ単位の前記第２配線部と、前記第２コンデンサ単位の前記第４配線部とは、前記基板の表面に垂直な第３方向視において、互いに重複しないように配置されていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第１外部電極および前記第２外部電極の少なくとも一方は、前記基板の表面側に向かって窪んだ複数の凹部が形成された上面を有していてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記複数の凹部は、行列状に配列されていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記複数の凹部は、行列状に配列されていてもよい。
本発明の一実施形態に係るチップコンデンサは、前記第２導電層を覆うように前記基板の表面上に形成され、かつ前記基板の側面を一体的に覆う表面絶縁膜をさらに含んでいてもよい。
本発明の一実施形態に係るチップコンデンサは、前記基板の表面上の表面絶縁膜を覆うように形成された表面保護膜をさらに含み、前記第１外部電極および前記第２外部電極は、それぞれ、前記表面保護膜の表面から突出した第１突出部および第２突出部を含んでいてもよい。
本発明の一実施形態に係るチップコンデンサは、前記基板の表面上の表面絶縁膜を覆うように形成された表面保護膜をさらに含み、前記第１外部電極および前記第２外部電極は、それぞれ、前記表面保護膜の表面から突出した第１突出部および第２突出部を含んでいてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第１突出部および前記第２突出部は、前記基板の表面に垂直な第３方向視において、前記第１絶縁層、前記第１誘電体層および前記第２絶縁層の積層構造を覆うように、それぞれ、前記第１パッド部および前記第２パッド部上の領域から前記基板の内方領域に延びるように形成されていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記表面絶縁膜は、ＳｉＯ２膜またはＳｉＮ膜からなり、前記表面保護膜は、ポリイミド膜からなっていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記表面絶縁膜は、ＳｉＯ２膜またはＳｉＮ膜からなり、前記表面保護膜は、ポリイミド膜からなっていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第１外部電極および前記第２外部電極は、めっき成長によって形成されためっき層を含んでいてもよい。
本発明の一実施形態に係るチップコンデンサの製造方法では、前記第１コンタクト孔、前記第２コンタクト孔、前記第３コンタクト孔および前記第４コンタクト孔は、ドライエッチングによって形成されてもよい。
本発明の一実施形態に係るチップコンデンサの製造方法では、前記第１コンタクト孔、前記第２コンタクト孔、前記第３コンタクト孔および前記第４コンタクト孔は、ドライエッチングによって形成されてもよい。
以下では、本発明の複数の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るチップコンデンサ１の模式的な斜視図である。図２は、本発明の一実施形態に係るチップコンデンサ１の模式的な平面図である。図３は、図２のIII−III線に沿う断面図である。図４は、図２のIV−IV線に沿う断面図である。図５は、図２のV−V線に沿う断面図である。なお、図３〜図５において、互いに対応する構成要素が開示されている場合でも、図の視認性向上の観点から、符号を省略することがある。
図１は、本発明の一実施形態に係るチップコンデンサ１の模式的な斜視図である。図２は、本発明の一実施形態に係るチップコンデンサ１の模式的な平面図である。図３は、図２のIII−III線に沿う断面図である。図４は、図２のIV−IV線に沿う断面図である。図５は、図２のV−V線に沿う断面図である。なお、図３〜図５において、互いに対応する構成要素が開示されている場合でも、図の視認性向上の観点から、符号を省略することがある。
チップコンデンサ１は、チップ本体を構成する略直方体形状の基板２を含む。基板２は、シリコン基板であってもよい。
基板２の長手方向に沿う長辺の長さＬ１は、たとえば０．４ｍｍ〜２ｍｍである。短手方向に沿う短辺の長さＬ２は、たとえば０．２ｍｍ〜２ｍｍである。基板２の厚さＴは、たとえば０．１ｍｍ〜０．５ｍｍである。基板２のサイズをかかるサイズとすることにより、チップコンデンサ１をいわゆるチップ部品として構成することができるから、多種の用途に適用できる。
基板２の長手方向に沿う長辺の長さＬ１は、たとえば０．４ｍｍ〜２ｍｍである。短手方向に沿う短辺の長さＬ２は、たとえば０．２ｍｍ〜２ｍｍである。基板２の厚さＴは、たとえば０．１ｍｍ〜０．５ｍｍである。基板２のサイズをかかるサイズとすることにより、チップコンデンサ１をいわゆるチップ部品として構成することができるから、多種の用途に適用できる。
基板２は、第１面３と、その反対側に位置する第２面４と、第１面３および第２面４を接続する第３面５とを有している。基板２の第１面３および第２面４は、それらの法線方向から見た平面視（以下、単に「平面視」という。）において長方形状に形成されている。
基板２の第１面３、第２面４および第３面５は、それぞれ、基板２の表面、裏面および側面と称されてもよい。また、第３面５は、この実施形態では、基板２が平面視長方形状に形成されている関係上、基板２の長手方向に対向する１対の面と、基板２の短手方向に対向する１対の面との合計４つの面に区画されている。一方で、第３面５は、たとえば、基板２が平面視円形、平面視楕円形、または平面視長方形であっても各角部が面取りされている場合（図２に示すように、ラウンド形状のコーナー部６を有する場合）には、図１とは異なり、明確に複数の面に区画されていなくてもよい。
基板２の第１面３、第２面４および第３面５は、それぞれ、基板２の表面、裏面および側面と称されてもよい。また、第３面５は、この実施形態では、基板２が平面視長方形状に形成されている関係上、基板２の長手方向に対向する１対の面と、基板２の短手方向に対向する１対の面との合計４つの面に区画されている。一方で、第３面５は、たとえば、基板２が平面視円形、平面視楕円形、または平面視長方形であっても各角部が面取りされている場合（図２に示すように、ラウンド形状のコーナー部６を有する場合）には、図１とは異なり、明確に複数の面に区画されていなくてもよい。
基板２の第１面３上には第１外部電極７と、第２外部電極８とが配置されている。第１外部電極７は、基板２の長手方向の一方側端部に配置されている。第２外部電極８は、基板２の長手方向の他方側端部に配置されている。第１外部電極７および第２外部電極８は、いずれも、基板２の短辺に沿う一対の長辺を有する平面視長方形状に形成されている。
図１および図３〜図５に示すように、基板２の第１面３には、当該基板２の第１面３全域を被覆するように絶縁層９が配置されている。絶縁層９は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。絶縁層９の厚さは、たとえば、２００００Å〜４００００Åであってもよい。
図１および図３〜図５に示すように、基板２の第１面３には、当該基板２の第１面３全域を被覆するように絶縁層９が配置されている。絶縁層９は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。絶縁層９の厚さは、たとえば、２００００Å〜４００００Åであってもよい。
絶縁層９上には、第１導電層１０が配置されている。第１導電層１０は、たとえば、ＣｕやＡｌを含む導電材料、たとえばＣｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。第１導電層１０の厚さは、たとえば、３０００Å〜４００００Åであってもよい。
第１導電層１０は、互いに分離された第１部分１１および第２部分１２を含む。
第１導電層１０は、互いに分離された第１部分１１および第２部分１２を含む。
第１導電層１０の第１部分１１は、基板２の長手方向の一方側端部に配置された第１パッド部１３を含む。この実施形態では、第１導電層１０の第１部分１１は、第１パッド部１３から構成されているが、第１パッド部１３から一体的に延びる導電部分を含んでいてもよい。たとえば、第１パッド部１３から基板２の長手方向の他方側へ延びる導電部分を含んでいてもよい。
第１導電層１０の第２部分１２は、基板２の長手方向の他方側端部に配置された第２パッド部１４と、第２パッド部１４から基板２の長手方向の一方側へ延びるコンデンサ領域１５とを一体的に含む。
基板２の第１面３上には、第１導電層１０を覆うように第１絶縁層１６が配置されている。第１絶縁層１６は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第１絶縁層１６の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
基板２の第１面３上には、第１導電層１０を覆うように第１絶縁層１６が配置されている。第１絶縁層１６は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第１絶縁層１６の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
第１導電層１０のコンデンサ領域１５において第１絶縁層１６上には、第１下部電極１７、第１下部電極１７を覆うように形成された第１誘電体層１８、および第１誘電体層１８上に形成された第１上部電極１９を含む第１コンデンサ単位２０が配置されている。第１コンデンサ単位２０は、第１誘電体層１８を上下から挟む第１下部電極１７および第１上部電極１９によって構成されている。
第１下部電極１７および第１上部電極１９は、たとえば、ＣｕやＡｌを含む導電材料、たとえばＣｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。第１下部電極１７および第１上部電極１９の厚さは、たとえば、３０００Å〜４００００Åであってもよい。第１誘電体層１８は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第１誘電体層１８の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
図３に示すように、第１下部電極１７は、基板２の第１面３に垂直な第３方向において第１上部電極１９に対向する第１コンデンサ領域２１と、第１コンデンサ領域２１から基板２の第１面３に平行な第１方向（基板２の長手方向の一方側に向く方向）に引き出され、基板２の第１面３に垂直な第３方向において第１上部電極１９と対向しない第１接続領域２２とを一体的に含む。
第１誘電体層１８は、第１下部電極１７と第１上部電極１９とで挟まれた第３コンデンサ領域２３と、第３コンデンサ領域２３から基板２の第１面３に平行な第１方向（基板２の長手方向の一方側に向く方向）および基板２の第１面３に平行な第２方向（基板２の長手方向の他方側に向く方向）の両方に引き出され、第１パッド部１３および第２パッド部１４に向かって延びる第１延出部２４および第２延出部２５とを一体的に含む。
チップコンデンサ１では、第１上部電極１９を覆うように第１コンデンサ単位２０上に第２絶縁層２６が配置されている。第２絶縁層２６は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第２絶縁層２６の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
第２絶縁層２６上には、さらに、第２下部電極２７、第２下部電極２７を覆うように形成された第２誘電体層２８、および第２誘電体層２８上に形成された第２上部電極２９を含む第２コンデンサ単位３０が配置されている。第２コンデンサ単位３０は、第２誘電体層２８を上下から挟む第２下部電極２７および第２上部電極２９によって構成されている。
第２絶縁層２６上には、さらに、第２下部電極２７、第２下部電極２７を覆うように形成された第２誘電体層２８、および第２誘電体層２８上に形成された第２上部電極２９を含む第２コンデンサ単位３０が配置されている。第２コンデンサ単位３０は、第２誘電体層２８を上下から挟む第２下部電極２７および第２上部電極２９によって構成されている。
第２下部電極２７および第２上部電極２９は、たとえば、ＣｕやＡｌを含む導電材料、たとえばＣｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。第２下部電極２７および第２上部電極２９の厚さは、たとえば、３０００Å〜４００００Åであってもよい。
第２誘電体層２８は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第２誘電体層２８の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
第２誘電体層２８は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第２誘電体層２８の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
ここで、前述の第１上部電極１９は、第２下部電極２７に対向する第２コンデンサ領域３１と、第２コンデンサ領域３１から前記第１方向の反対側の第２方向（基板２の長手方向の他方側に向く方向）に引き出され、基板２の第１面３に垂直な第３方向において第２下部電極２７と対向しない第２接続領域３２とを一体的に含む。これにより、第１下部電極１７の第１コンデンサ領域２１は、第２接続領域３２の引き出し量に応じて、第１上部電極１９の第２コンデンサ領域３１よりも広い面積を有している。
図３に示すように、第１接続領域２２上において、第２絶縁層２６および第１誘電体層１８を貫通して第１下部電極１７を露出させる第１コンタクト孔３３が形成されている。また、第２接続領域３２上において、第２絶縁層２６を貫通して第１上部電極１９を露出させる第２コンタクト孔３４が形成されている。
また、図３に示すように、第１パッド部１３上において、第２絶縁層２６、第１誘電体層１８および第１絶縁層１６を貫通して第１パッド部１３を露出させる第３コンタクト孔３５が形成されている。また、第２パッド部１４上において、第２絶縁層２６、第１誘電体層１８および第１絶縁層１６を貫通して第２パッド部１４を露出させる第４コンタクト孔３６が形成されている。
また、図３に示すように、第１パッド部１３上において、第２絶縁層２６、第１誘電体層１８および第１絶縁層１６を貫通して第１パッド部１３を露出させる第３コンタクト孔３５が形成されている。また、第２パッド部１４上において、第２絶縁層２６、第１誘電体層１８および第１絶縁層１６を貫通して第２パッド部１４を露出させる第４コンタクト孔３６が形成されている。
そして、第１コンタクト孔３３から第３コンタクト孔３５に延びるように、第２絶縁層２６上には、第１配線部３７が配置されている。また、第２コンタクト孔３４から第４コンタクト孔３６に延びるように、第２絶縁層２６上には、第２配線部３８が配置されている。
これらの配線部３７，３８は、図２に示すように、基板２の短手方向の一方側の領域において、コンデンサ領域１５から互いに反対向きに延びている。また、配線部３７，３８は、共通の第２絶縁層２６上に配置された第２下部電極２７を含めて、第２絶縁層２６上の第２導電層と称してもよい。
これらの配線部３７，３８は、図２に示すように、基板２の短手方向の一方側の領域において、コンデンサ領域１５から互いに反対向きに延びている。また、配線部３７，３８は、共通の第２絶縁層２６上に配置された第２下部電極２７を含めて、第２絶縁層２６上の第２導電層と称してもよい。
したがって、配線部３７，３８は、第２下部電極２７と同様に、たとえば、ＣｕやＡｌを含む導電材料、たとえばＣｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、配線部３７，３８の厚さは、たとえば、３０００Å〜４００００Åであってもよい。なお、この実施形態では、第１配線部３７および第２配線部３８は、第２下部電極２７と分離して形成されている。
また、第１配線部３７は、第１コンタクト孔３３を介して第１下部電極１７に接続されており、かつ、第３コンタクト孔３５を介して第１パッド部１３に接続されている。また、第２配線部３８は、第２コンタクト孔３４を介して第１上部電極１９に接続されており、かつ、第４コンタクト孔３６を介して第２パッド部１４に接続されている。
図４に示すように、第２下部電極２７は、基板２の第１面３に垂直な第３方向において第２上部電極２９に対向する第４コンデンサ領域３９と、第４コンデンサ領域３９から基板２の第１面３に平行な第１方向（基板２の長手方向の一方側に向く方向）に引き出され、基板２の第１面３に垂直な第３方向において第２上部電極２９と対向しない第４接続領域４０とを一体的に含む。
図４に示すように、第２下部電極２７は、基板２の第１面３に垂直な第３方向において第２上部電極２９に対向する第４コンデンサ領域３９と、第４コンデンサ領域３９から基板２の第１面３に平行な第１方向（基板２の長手方向の一方側に向く方向）に引き出され、基板２の第１面３に垂直な第３方向において第２上部電極２９と対向しない第４接続領域４０とを一体的に含む。
第２誘電体層２８は、第２下部電極２７と第２上部電極２９とで挟まれた第５コンデンサ領域４１と、第５コンデンサ領域４１から基板２の第１面３に平行な第１方向（基板２の長手方向の一方側に向く方向）および基板２の第１面３に平行な第２方向（基板２の長手方向の他方側に向く方向）の両方に引き出され、第１パッド部１３および第２パッド部１４に向かって延びる第３延出部４２および第４延出部４３とを一体的に含む。
チップコンデンサ１では、第２上部電極２９を覆うように第２コンデンサ単位３０上に第３絶縁層４４が配置されている。第３絶縁層４４は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第３絶縁層４４の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
第３絶縁層４４上には、さらに、第３下部電極４５、第３下部電極４５を覆うように形成された第３誘電体層４６、および第３誘電体層４６上に形成された第３上部電極４７を含む第３コンデンサ単位４８が配置されている。第３コンデンサ単位４８は、第３誘電体層４６を上下から挟む第３下部電極４５および第３上部電極４７によって構成されている。
第３絶縁層４４上には、さらに、第３下部電極４５、第３下部電極４５を覆うように形成された第３誘電体層４６、および第３誘電体層４６上に形成された第３上部電極４７を含む第３コンデンサ単位４８が配置されている。第３コンデンサ単位４８は、第３誘電体層４６を上下から挟む第３下部電極４５および第３上部電極４７によって構成されている。
第３下部電極４５および第３上部電極４７は、たとえば、ＣｕやＡｌを含む導電材料、たとえばＣｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。第３下部電極４５および第３上部電極４７の厚さは、たとえば、３０００Å〜４００００Åであってもよい。
第３誘電体層４６は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第３誘電体層４６の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
第３誘電体層４６は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第３誘電体層４６の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
ここで、前述の第２上部電極２９は、第３下部電極４５に対向する第６コンデンサ領域４９と、第６コンデンサ領域４９から前記第１方向の反対側の第２方向（基板２の長手方向の他方側に向く方向）に引き出され、基板２の第１面３に垂直な第３方向において第３下部電極４５と対向しない第６接続領域５０とを一体的に含む。これにより、第２下部電極２７の第４コンデンサ領域３９は、第６接続領域５０の引き出し量に応じて、第２上部電極２９の第６コンデンサ領域４９よりも広い面積を有している。
図４に示すように、第４接続領域４０上において、第３絶縁層４４および第２誘電体層２８を貫通して第２下部電極２７を露出させる第５コンタクト孔５１が形成されている。また、第６接続領域５０上において、第３絶縁層４４を貫通して第２上部電極２９を露出させる第６コンタクト孔５２が形成されている。
また、図４に示すように、第１パッド部１３上において、第３絶縁層４４および第２誘電体層２８を貫通して第３コンタクト孔３５に連通する第７コンタクト孔５３が形成されている。また、第２パッド部１４上において、第３絶縁層４４および第２誘電体層２８を貫通して第４コンタクト孔３６に連通する第８コンタクト孔５４が形成されている。
また、図４に示すように、第１パッド部１３上において、第３絶縁層４４および第２誘電体層２８を貫通して第３コンタクト孔３５に連通する第７コンタクト孔５３が形成されている。また、第２パッド部１４上において、第３絶縁層４４および第２誘電体層２８を貫通して第４コンタクト孔３６に連通する第８コンタクト孔５４が形成されている。
そして、第５コンタクト孔５１から第７コンタクト孔５３に延びるように、第３絶縁層４４上には、第３配線部５５が配置されている。また、第６コンタクト孔５２から第８コンタクト孔５４に延びるように、第３絶縁層４４上には、第４配線部５６が配置されている。
これらの配線部５５，５６は、図２に示すように、基板２の短手方向の中央領域において、コンデンサ領域１５から互いに反対向きに延びている。また、配線部５５，５６は、共通の第３絶縁層４４上に配置された第３下部電極４５を含めて、第３絶縁層４４上の第３導電層と称してもよい。
これらの配線部５５，５６は、図２に示すように、基板２の短手方向の中央領域において、コンデンサ領域１５から互いに反対向きに延びている。また、配線部５５，５６は、共通の第３絶縁層４４上に配置された第３下部電極４５を含めて、第３絶縁層４４上の第３導電層と称してもよい。
したがって、配線部５５，５６は、第２下部電極２７と同様に、たとえば、ＣｕやＡｌを含む導電材料、たとえばＣｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、配線部５５，５６の厚さは、たとえば、３０００Å〜４００００Åであってもよい。なお、この実施形態では、第３配線部５５および第４配線部５６は、第３下部電極４５と分離して形成されている。
また、第３配線部５５は、第５コンタクト孔５１を介して第２下部電極２７に接続されており、かつ、第７コンタクト孔５３を介して第１配線部３７に接続されている。これにより、第３配線部５５は、第１配線部３７を介して第１パッド部１３に電気的に接続されている。
また、第４配線部５６は、第６コンタクト孔５２を介して第２上部電極２９に接続されており、かつ、第８コンタクト孔５４を介して第２配線部３８に接続されている。これにより、第４配線部５６は、第２配線部３８を介して第２パッド部１４に電気的に接続されている。
また、第４配線部５６は、第６コンタクト孔５２を介して第２上部電極２９に接続されており、かつ、第８コンタクト孔５４を介して第２配線部３８に接続されている。これにより、第４配線部５６は、第２配線部３８を介して第２パッド部１４に電気的に接続されている。
また、図２に示すように、第３配線部５５および第４配線部５６は、それぞれ、基板２の第１面３に垂直な第３方向視において、第１配線部３７および第２配線部３８と互いに重複しないように配置されている。これにより、基板２上の絶縁層および導電層の積層構造の積層方向において、第１配線部３７および第２配線部３８と第３配線部５５および第４配線部５６とが重なることがないので、当該積層構造の厚さの増加を抑制することができる。なお、第１配線部３７、第２配線部３８、第３配線部５５および第４配線部５６は、それぞれ、第１パッド部１３および第２パッド部１４上の領域においては、図３〜図５に示すように、基板２の短手方向の一方側端部から他方側端部に向かう幅方向全体に形成されている。
図５に示すように、第３下部電極４５は、基板２の第１面３に垂直な第３方向において第３上部電極４７に対向する第７コンデンサ領域５７と、第７コンデンサ領域５７から基板２の第１面３に平行な第１方向（基板２の長手方向の一方側に向く方向）に引き出され、基板２の第１面３に垂直な第３方向において第３上部電極４７と対向しない第７接続領域５８とを一体的に含む。
第３誘電体層４６は、第３下部電極４５と第３上部電極４７とで挟まれた第８コンデンサ領域５９と、第８コンデンサ領域５９から基板２の第１面３に平行な第１方向（基板２の長手方向の一方側に向く方向）および基板２の第１面３に平行な第２方向（基板２の長手方向の他方側に向く方向）の両方に引き出され、第１パッド部１３および第２パッド部１４に向かって延びる第５延出部６０および第６延出部６１とを一体的に含む。
チップコンデンサ１では、第３上部電極４７を覆うように第３コンデンサ単位４８上に第４絶縁層６２が配置されている。第４絶縁層６２は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。第４絶縁層６２の厚さは、たとえば、５０００Å〜２００００Åであってもよい。
第４絶縁層６２上には、さらに、最上層導電層６３が配置されている。最上層導電層６３は、たとえば、ＣｕやＡｌを含む導電材料、たとえばＣｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。最上層導電層６３の厚さは、たとえば、３０００Å〜４００００Åであってもよい。
第４絶縁層６２上には、さらに、最上層導電層６３が配置されている。最上層導電層６３は、たとえば、ＣｕやＡｌを含む導電材料、たとえばＣｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。最上層導電層６３の厚さは、たとえば、３０００Å〜４００００Åであってもよい。
ここで、前述の第３上部電極４７は、最上層導電層６３に対向する第９コンデンサ領域６４と、第９コンデンサ領域６４から前記第１方向の反対側の第２方向（基板２の長手方向の他方側に向く方向）に引き出され、基板２の第１面３に垂直な第３方向において最上層導電層６３と対向しない第９接続領域６５とを一体的に含む。これにより、第３下部電極４５の第７コンデンサ領域５７は、第９接続領域６５の引き出し量に応じて、第３上部電極４７の第９コンデンサ領域６４よりも広い面積を有している。
図５に示すように、第７接続領域５８上において、第４絶縁層６２および第３誘電体層４６を貫通して第３下部電極４５を露出させる第９コンタクト孔６６が形成されている。また、第９接続領域６５上において、第４絶縁層６２を貫通して第３上部電極４７を露出させる第１０コンタクト孔６７が形成されている。
また、図５に示すように、第１パッド部１３上において、第４絶縁層６２および第３誘電体層４６を貫通して第３コンタクト孔３５および第７コンタクト孔５３に連通する第１１コンタクト孔６８が形成されている。また、第２パッド部１４上において、第４絶縁層６２および第３誘電体層４６を貫通して第４コンタクト孔３６および第８コンタクト孔５４に連通する第１２コンタクト孔６９が形成されている。
また、図５に示すように、第１パッド部１３上において、第４絶縁層６２および第３誘電体層４６を貫通して第３コンタクト孔３５および第７コンタクト孔５３に連通する第１１コンタクト孔６８が形成されている。また、第２パッド部１４上において、第４絶縁層６２および第３誘電体層４６を貫通して第４コンタクト孔３６および第８コンタクト孔５４に連通する第１２コンタクト孔６９が形成されている。
そして、第９コンタクト孔６６から第１１コンタクト孔６８に延びるように、第４絶縁層６２上には、第５配線部７０が配置されている。また、第１０コンタクト孔６７から第１２コンタクト孔６９に延びるように、第４絶縁層６２上には、第６配線部７１が配置されている。
これらの配線部７０，７１は、図２に示すように、基板２の短手方向の他方側の領域において、コンデンサ領域１５から互いに反対向きに延びている。また、配線部７０，７１は、共通の第４絶縁層６２上に配置された最上層導電層６３の一部として構成されていてもよい。
これらの配線部７０，７１は、図２に示すように、基板２の短手方向の他方側の領域において、コンデンサ領域１５から互いに反対向きに延びている。また、配線部７０，７１は、共通の第４絶縁層６２上に配置された最上層導電層６３の一部として構成されていてもよい。
したがって、配線部７０，７１は、最上層導電層６３と同様に、たとえば、ＣｕやＡｌを含む導電材料、たとえばＣｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、配線部７０，７１の厚さは、たとえば、３０００Å〜４００００Åであってもよい。また、この実施形態では、第５配線部７０が、最上層導電層６３と一体的に接続されている。
また、第５配線部７０は、第９コンタクト孔６６を介して第３下部電極４５に接続されており、かつ、第１１コンタクト孔６８を介して第３配線部５５に接続されている。これにより、第５配線部７０は、第１配線部３７および第３配線部５５を介して第１パッド部１３に電気的に接続されている。
また、第６配線部７１は、第１０コンタクト孔６７を介して第３上部電極４７に接続されており、かつ、第１２コンタクト孔６９を介して第４配線部５６に接続されている。これにより、第６配線部７１は、第２配線部３８および第４配線部５６を介して第２パッド部１４に電気的に接続されている。
また、第６配線部７１は、第１０コンタクト孔６７を介して第３上部電極４７に接続されており、かつ、第１２コンタクト孔６９を介して第４配線部５６に接続されている。これにより、第６配線部７１は、第２配線部３８および第４配線部５６を介して第２パッド部１４に電気的に接続されている。
また、図２に示すように、第５配線部７０および第６配線部７１は、それぞれ、基板２の第１面３に垂直な第３方向視において、第１配線部３７および第２配線部３８、ならびに第３配線部５５および第４配線部５６と互いに重複しないように配置されている。これにより、基板２上の絶縁層および導電層の積層構造において、第１配線部３７および第２配線部３８と、第３配線部５５および第４配線部５６と、第５配線部７０および第６配線部７１とが重なることがないので、当該積層構造の厚さの増加を抑制することができる。なお、第５配線部７０および第６配線部７１は、それぞれ、第１パッド部１３および第２パッド部１４上の領域においては、図３〜図５に示すように、基板２の短手方向の一方側端部から他方側端部に向かう幅方向全体に形成されている。
基板２上には、第１コンデンサ単位２０、第２コンデンサ単位３０および第３コンデンサ単位４８を覆うように、表面絶縁膜７２が配置されている。表面絶縁膜７２は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。表面絶縁膜７２の厚さは、たとえば、１００００Å〜１５０００Åであってもよい。
また、表面絶縁膜７２は、基板２の第１面３上の領域を覆う第１部分７３と、基板２の第３面５を覆う第２部分７４とを一体的に含む。これにより、基板２は、第２面４が露出する面である一方、その他の面全体が表面絶縁膜７２によって覆われている。
また、表面絶縁膜７２は、基板２の第１面３上の領域を覆う第１部分７３と、基板２の第３面５を覆う第２部分７４とを一体的に含む。これにより、基板２は、第２面４が露出する面である一方、その他の面全体が表面絶縁膜７２によって覆われている。
表面絶縁膜７２の第１部分７３上には、表面保護膜７５が配置されている。表面保護膜７５は、たとえば、ポリイミド膜等の樹脂膜であってもよい。表面保護膜７５の厚さは、たとえば、２００００Å〜１０００００Åであってもよい。
また、表面保護膜７５は、第１外部電極７と第２外部電極８との間において、基板２の長手方向の中央部が上方（基板２の第１面３から離れる方向）に膨らむように形成されている。
また、表面保護膜７５は、第１外部電極７と第２外部電極８との間において、基板２の長手方向の中央部が上方（基板２の第１面３から離れる方向）に膨らむように形成されている。
表面絶縁膜７２および表面保護膜７５には、第１パッド部１３と対向する位置に第１パッド開口７６が形成されている。これにより、第５配線部７０が第１パッド開口７６に露出している。
また、表面絶縁膜７２および表面保護膜７５には、第２パッド部１４と対向する位置に第２パッド開口７７が形成されている。これにより、第６配線部７１が第２パッド開口７７に露出している。
また、表面絶縁膜７２および表面保護膜７５には、第２パッド部１４と対向する位置に第２パッド開口７７が形成されている。これにより、第６配線部７１が第２パッド開口７７に露出している。
第１パッド開口７６内には、第１外部電極７が配置されている。第１外部電極７は、第１パッド開口７６内において第１パッド部１３に電気的に接続されている。これにより、第１外部電極７は、第５配線部７０、第３配線部５５および第１配線部３７のそれぞれを介して、第３下部電極４５、第２下部電極２７および第１下部電極１７に一括して電気的に接続されている。
第２パッド開口７７内には、第２外部電極８が配置されている。第２外部電極８は、第２パッド開口７７内において第２パッド部１４に電気的に接続されている。これにより、第２外部電極８は、第６配線部７１、第４配線部５６および第２配線部３８のそれぞれを介して、第３上部電極４７、第２上部電極２９および第１上部電極１９に一括して電気的に接続されている。
第１外部電極７および第２外部電極８は、それぞれ、表面保護膜７５の表面から突出した第１突出部７８および第２突出部７９を有している。
第１突出部７８は、基板２の第１面３に垂直な第３方向視において、第１絶縁層１６、第１誘電体層１８、第２絶縁層２６、第１配線部３７、第２誘電体層２８、第３絶縁層４４、第３配線部５５、第４絶縁層６２および第５配線部７０の積層構造を覆うように、第１パッド部１３上の領域から基板２の内方領域（基板２の長手方向の他方側）に延びるように形成されている。
第１突出部７８は、基板２の第１面３に垂直な第３方向視において、第１絶縁層１６、第１誘電体層１８、第２絶縁層２６、第１配線部３７、第２誘電体層２８、第３絶縁層４４、第３配線部５５、第４絶縁層６２および第５配線部７０の積層構造を覆うように、第１パッド部１３上の領域から基板２の内方領域（基板２の長手方向の他方側）に延びるように形成されている。
また、第１外部電極７の上面には、基板２の第１面３側に向かって窪んだ複数の凹部８０が形成されている。複数の凹部８０は、たとえば図１および図２に示すように、基板２の長手方向および短手方向に沿って行列状に配列されていてもよい。このような複数の凹部８０は、たとえば、第１パッド部１３上の最上層導電層（この実施形態では、第５配線部７０）に凹凸加工をし、当該加工面から、めっきによって第１外部電極７を成長させることによって形成することができる。
第２突出部７９は、基板２の第１面３に垂直な第３方向視において、第１絶縁層１６、第１誘電体層１８、第２絶縁層２６、第２配線部３８、第２誘電体層２８、第３絶縁層４４、第４配線部５６、第４絶縁層６２および第６配線部７１の積層構造を覆うように、第２パッド部１４上の領域から基板２の内方領域（基板２の長手方向の一方側）に延びるように形成されている。
また、第２外部電極８の上面には、基板２の第１面３側に向かって窪んだ複数の凹部８１が形成されている。複数の凹部８１は、たとえば図１および図２に示すように、基板２の長手方向および短手方向に沿って行列状に配列されていてもよい。このような複数の凹部８１は、たとえば、第２パッド部１４上の最上層導電層（この実施形態では、第６配線部７１）に凹凸加工をし、当該加工面から、めっきによって第２外部電極８を成長させることによって形成することができる。
また、第１外部電極７および第２外部電極８は、たとえば、基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。また、これらの積層膜は、めっき成長によって形成されためっき層であってもよい。
図６Ａ〜図６Ｐは、チップコンデンサ１の製造工程を工程順に説明するための図である。図６Ａ〜図６Ｐでは、図の視認性向上の観点から、前述の図１〜図５で説明した構成要素のうち、製造工程の説明に必要な構成要素の符号だけを示し、その他の符号については省略する。また、図６Ａ〜図６Ｐは、図２の特定位置での断面を示すものではない。
図６Ａ〜図６Ｐは、チップコンデンサ１の製造工程を工程順に説明するための図である。図６Ａ〜図６Ｐでは、図の視認性向上の観点から、前述の図１〜図５で説明した構成要素のうち、製造工程の説明に必要な構成要素の符号だけを示し、その他の符号については省略する。また、図６Ａ〜図６Ｐは、図２の特定位置での断面を示すものではない。
チップコンデンサ１を製造するには、まず、図６Ａに示すように、基板２の元となるウエハ８２が準備される。そして、ウエハ８２の第１面３が、たとえば熱酸化されることによって、絶縁層９が形成される。
次に、図６Ｂに示すように、たとえばスパッタリングによって、絶縁層９上に、第１導電層１０の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、絶縁層９上に第１導電層１０が形成される。
次に、図６Ｂに示すように、たとえばスパッタリングによって、絶縁層９上に、第１導電層１０の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、絶縁層９上に第１導電層１０が形成される。
次に、図６Ｃに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、第１絶縁層１６の材料が、第１導電層１０を覆うようにウエハ８２の第１面３の全域にわたって形成される。
次に、たとえばスパッタリングによって、第１絶縁層１６上に、第１下部電極１７の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第１絶縁層１６上に第１下部電極１７が形成される。
次に、たとえばスパッタリングによって、第１絶縁層１６上に、第１下部電極１７の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第１絶縁層１６上に第１下部電極１７が形成される。
次に、たとえばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、第１誘電体層１８の材料が、第１下部電極１７を覆うようにウエハ８２の第１面３の全域にわたって形成される。
次に、たとえばスパッタリングによって、第１誘電体層１８上に、第１上部電極１９の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第１誘電体層１８上に第１上部電極１９が形成される。
次に、たとえばスパッタリングによって、第１誘電体層１８上に、第１上部電極１９の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第１誘電体層１８上に第１上部電極１９が形成される。
次に、たとえばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、第２絶縁層２６の材料が、第１上部電極１９を覆うようにウエハ８２の第１面３の全域にわたって形成される。
次に、図６Ｄに示すように、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって第２絶縁層２６、第１誘電体層１８および第１絶縁層１６が選択的に除去されてパターニングされる。これにより、第１コンタクト孔３３、第２コンタクト孔３４、第３コンタクト孔３５および第４コンタクト孔３６が同時に形成される。
次に、図６Ｄに示すように、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって第２絶縁層２６、第１誘電体層１８および第１絶縁層１６が選択的に除去されてパターニングされる。これにより、第１コンタクト孔３３、第２コンタクト孔３４、第３コンタクト孔３５および第４コンタクト孔３６が同時に形成される。
次に、図６Ｅに示すように、たとえばスパッタリングによって、第２絶縁層２６上に、第２導電層（第２下部電極２７、第１配線部３７および第２配線部３８）の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第２絶縁層２６上に、第２下部電極２７、第１配線部３７および第２配線部３８が同時に形成される。これにより、第１配線部３７は、第１コンタクト孔３３を介して第１下部電極１７に接続され、かつ、第３コンタクト孔３５を介して第１パッド部１３に接続される。また、第２配線部３８は、第２コンタクト孔３４を介して第１上部電極１９に接続され、かつ、第４コンタクト孔３６を介して第２パッド部１４に接続される。
次に、図６Ｆに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、第２誘電体層２８の材料が、第２下部電極２７を覆うようにウエハ８２の第１面３の全域にわたって形成される。
次に、たとえばスパッタリングによって、第２誘電体層２８上に、第２上部電極２９の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第２誘電体層２８上に第２上部電極２９が形成される。
次に、たとえばスパッタリングによって、第２誘電体層２８上に、第２上部電極２９の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第２誘電体層２８上に第２上部電極２９が形成される。
次に、たとえばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、第３絶縁層４４の材料が、第２上部電極２９を覆うようにウエハ８２の第１面３の全域にわたって形成される。
次に、図６Ｇに示すように、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって第３絶縁層４４および第２誘電体層２８が選択的に除去されてパターニングされる。これにより、第５コンタクト孔５１、第６コンタクト孔５２、第７コンタクト孔５３および第８コンタクト孔５４が同時に形成される。
次に、図６Ｇに示すように、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって第３絶縁層４４および第２誘電体層２８が選択的に除去されてパターニングされる。これにより、第５コンタクト孔５１、第６コンタクト孔５２、第７コンタクト孔５３および第８コンタクト孔５４が同時に形成される。
次に、図６Ｈに示すように、たとえばスパッタリングによって、第３絶縁層４４上に、第３導電層（第３下部電極４５、第３配線部５５および第４配線部５６）の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第３絶縁層４４上に、第３下部電極４５、第３配線部５５および第４配線部５６が同時に形成される。これにより、第３配線部５５は、第５コンタクト孔５１を介して第２下部電極２７に接続され、かつ、第７コンタクト孔５３を介して第１配線部３７に接続される。また、第４配線部５６は、第６コンタクト孔５２を介して第２上部電極２９に接続され、かつ、第８コンタクト孔５４を介して第２配線部３８に接続される。
次に、図６Ｉに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、第３誘電体層４６の材料が、第３下部電極４５を覆うようにウエハ８２の第１面３の全域にわたって形成される。
次に、たとえばスパッタリングによって、第３誘電体層４６上に、第３上部電極４７の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第３誘電体層４６上に第３上部電極４７が形成される。
次に、たとえばスパッタリングによって、第３誘電体層４６上に、第３上部電極４７の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第３誘電体層４６上に第３上部電極４７が形成される。
次に、たとえばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、第４絶縁層６２の材料が、第３上部電極４７を覆うようにウエハ８２の第１面３の全域にわたって形成される。
次に、図６Ｊに示すように、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって第４絶縁層６２および第３誘電体層４６が選択的に除去されてパターニングされる。これにより、第９コンタクト孔６６、第１０コンタクト孔６７、第１１コンタクト孔６８および第１２コンタクト孔６９が同時に形成される。
次に、図６Ｊに示すように、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって第４絶縁層６２および第３誘電体層４６が選択的に除去されてパターニングされる。これにより、第９コンタクト孔６６、第１０コンタクト孔６７、第１１コンタクト孔６８および第１２コンタクト孔６９が同時に形成される。
次に、図６Ｋに示すように、たとえばスパッタリングによって、第４絶縁層６２上に、最上層導電層６３（第５配線部７０および第６配線部７１を含む）の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第４絶縁層６２上に、最上層導電層６３、第５配線部７０および第６配線部７１が同時に形成される。これにより、第５配線部７０は、第９コンタクト孔６６を介して第３下部電極４５に接続され、かつ、第１１コンタクト孔６８を介して第３配線部５５に接続される。また、第６配線部７１は、第１０コンタクト孔６７を介して第３上部電極４７に接続され、かつ、第１２コンタクト孔６９を介して第４配線部５６に接続される。
次に、図６Ｌに示すように、レジストパターン（図示せず）をマスクとするプラズマエッチングによって、ウエハ８２が選択的に除去される。これにより、隣り合う素子領域（個々のチップコンデンサ１が形成される領域）の間の境界領域Ｚにおいてウエハ８２の材料が除去される。その結果、ウエハ８２の第１面３からウエハ８２の厚さ途中まで到達する所定深さの溝８３が形成される。溝８３は、互いに対向する１対の側面（チップコンデンサ１の第３面５）と、当該１対の第３面５の下端（ウエハ８２の第２面４側の端）の間を結ぶ底面８４とによって区画されている。たとえば、ウエハ８２の第１面３を基準とした溝８３の深さは約１００μｍであり、溝８３の幅（対向する第３面５の間隔）は約２０μｍであって、深さ方向全域にわたって一定であってもよい。
次に、図６Ｍに示すように、たとえばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、表面絶縁膜７２の材料が、第１コンデンサ単位２０、第２コンデンサ単位３０および第３コンデンサ単位４８を覆うようにウエハ８２の第１面３の全域にわたって形成される。このとき、溝８３の内面（第３面５および底面８４）の全域にも表面絶縁膜７２が形成される。
その後、表面保護膜７５の材料（たとえば、ポリイミドからなる感光性樹脂の液体）が、ウエハ８２に対して、表面絶縁膜７２の上からスプレー塗布されて、図６Ｍに示すように感光性樹脂の表面保護膜７５が形成される。この際、当該液体が溝８３内に入り込まないように、平面視で溝８３だけを覆うパターンを有するマスク（図示せず）越しに、当該液体がウエハ８２に対して塗布される。その結果、当該液状の感光性樹脂は、ウエハ８２上だけに形成され、ウエハ８２上において、表面保護膜７５となる。
なお、当該液体が溝８３内に入り込んでいないので、溝８３内には、表面保護膜７５が形成されていない。また、感光性樹脂の液体をスプレー塗布する以外に、当該液体をスピン塗布したり、感光性樹脂からなるシートをウエハ８２の第１面３に貼り付けたりすることによって、表面保護膜７５を形成してもよい。
次に、表面保護膜７５に熱処理（キュア処理）が施される。これにより、表面保護膜７５の厚みが熱収縮するとともに、表面保護膜７５が硬化して膜質が安定する。
次に、表面保護膜７５に熱処理（キュア処理）が施される。これにより、表面保護膜７５の厚みが熱収縮するとともに、表面保護膜７５が硬化して膜質が安定する。
次に、図６Ｎに示すように、たとえば、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって表面保護膜７５が選択的に除去されてパターニングされる。これにより、第１パッド開口７６および第２パッド開口７７が同時に形成され、第５配線部７０および第６配線部７１が露出する。
その後、露出した第５配線部７０および第６配線部７１を選択的にエッチングすることによって、第５配線部７０および第６配線部７１の表面に、第１外部電極７および第２外部電極８の複数の凹部８０，８１に一致する複数の凹部を形成してもよい。
次に、図６Ｏに示すように、たとえば無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層するによって、第１外部電極７および第２外部電極８が同時に形成される。
次に、図６Ｏに示すように、たとえば無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層するによって、第１外部電極７および第２外部電極８が同時に形成される。
次に、図６Ｐに示すように、ウエハ８２が第２面４から研削される。具体的には、溝８３を形成した後に、たとえばＰＥＴ（ポリエチレンテレフタレート）からなる薄板状であって粘着面を有する支持テープ（図示せず）が、第１外部電極７および第２外部電極８側（つまり、第１面３）に貼着される。そして、ウエハ８２が支持テープに支持された状態で、ウエハ８２を第２面４側から研削する。研削によって、溝８３の底面８４に達するまでウエハ８２が薄化されると、隣り合うチップコンデンサ１を連結するものがなくなるので、溝８３を境界としてウエハ８２が分割され、チップコンデンサ１の完成品となる。つまり、溝８３（換言すれば、境界領域Ｚ）においてウエハ８２が切断（分断）され、これによって、個々のチップコンデンサ１が切り出される。なお、ウエハ８２を第２面４側から溝８３の底面８４までエッチングすることによってチップコンデンサ１を切り出しても構わない。
なお、完成したチップコンデンサ１における基板２の第２面４を研磨やエッチングすることによって鏡面化して第２面４を綺麗にしてもよい。
以上のように、本発明の一実施形態によれば、第１コンデンサ単位２０の形成の際に、第１コンタクト孔３３、第２コンタクト孔３４、第３コンタクト孔３５および第４コンタクト孔３６が同時に形成される。そのため、基板２上の導電層および絶縁層の層数が増えても、工程数の増加を抑制することができる。これは、第２コンデンサ単位３０および第３コンデンサ単位４８を形成するときも同様である。つまり、従来は、層数が１つ増えるごとに、当該層に対するフォトリソグラフィ→エッチング→フォトレジストの剥離と工程が３つ増えていたが、前述の実施形態によれば、そのような増加を抑制することができる。
以上のように、本発明の一実施形態によれば、第１コンデンサ単位２０の形成の際に、第１コンタクト孔３３、第２コンタクト孔３４、第３コンタクト孔３５および第４コンタクト孔３６が同時に形成される。そのため、基板２上の導電層および絶縁層の層数が増えても、工程数の増加を抑制することができる。これは、第２コンデンサ単位３０および第３コンデンサ単位４８を形成するときも同様である。つまり、従来は、層数が１つ増えるごとに、当該層に対するフォトリソグラフィ→エッチング→フォトレジストの剥離と工程が３つ増えていたが、前述の実施形態によれば、そのような増加を抑制することができる。
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、基板２上に第１コンデンサ単位２０、第２コンデンサ単位３０および第３コンデンサ単位４８の３つのコンデンサ単位が形成されていたが、第１コンデンサ単位２０のみであってもよいし、４つ以上のコンデンサ単位が形成されていてもよい。
たとえば、前述の実施形態では、基板２上に第１コンデンサ単位２０、第２コンデンサ単位３０および第３コンデンサ単位４８の３つのコンデンサ単位が形成されていたが、第１コンデンサ単位２０のみであってもよいし、４つ以上のコンデンサ単位が形成されていてもよい。
前述のチップコンデンサ１は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路素子として、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ チップコンデンサ
２ 基板
３ 第１面
４ 第２面
５ 第３面
６ コーナー部
７ 第１外部電極
８ 第２外部電極
９ 絶縁層
１０ 第１導電層
１１ 第１部分
１２ 第２部分
１３ 第１パッド部
１４ 第２パッド部
１５ コンデンサ領域
１６ 第１絶縁層
１７ 第１下部電極
１８ 第１誘電体層
１９ 第１上部電極
２０ 第１コンデンサ単位
２１ 第１コンデンサ領域
２２ 第１接続領域
２３ 第３コンデンサ領域
２４ 第１延出部
２５ 第２延出部
２６ 第２絶縁層
２７ 第２下部電極
２８ 第２誘電体層
２９ 第２上部電極
３０ 第２コンデンサ単位
３１ 第２コンデンサ領域
３２ 第２接続領域
３３ 第１コンタクト孔
３４ 第２コンタクト孔
３５ 第３コンタクト孔
３６ 第４コンタクト孔
３７ 第１配線部
３８ 第２配線部
３９ 第４コンデンサ領域
４０ 第４接続領域
４１ 第５コンデンサ領域
４２ 第３延出部
４３ 第４延出部
４４ 第３絶縁層
４５ 第３下部電極
４６ 第３誘電体層
４７ 第３上部電極
４８ 第３コンデンサ単位
４９ 第６コンデンサ領域
５０ 第６接続領域
５１ 第５コンタクト孔
５２ 第６コンタクト孔
５３ 第７コンタクト孔
５４ 第８コンタクト孔
５５ 第３配線部
５６ 第４配線部
５７ 第７コンデンサ領域
５８ 第７接続領域
５９ 第８コンデンサ領域
６０ 第５延出部
６１ 第６延出部
６２ 第４絶縁層
６３ 最上層導電層
６４ 第９コンデンサ領域
６５ 第９接続領域
６６ 第９コンタクト孔
６７ 第１０コンタクト孔
６８ 第１１コンタクト孔
６９ 第１２コンタクト孔
７０ 第５配線部
７１ 第６配線部
７２ 表面絶縁膜
７３ 第１部分
７４ 第２部分
７５ 表面保護膜
７６ 第１パッド開口
７７ 第２パッド開口
７８ 第１突出部
７９ 第２突出部
８０ 複数の凹部
８１ 複数の凹部
８２ ウエハ
８３ 溝
８４ 底面
２ 基板
３ 第１面
４ 第２面
５ 第３面
６ コーナー部
７ 第１外部電極
８ 第２外部電極
９ 絶縁層
１０ 第１導電層
１１ 第１部分
１２ 第２部分
１３ 第１パッド部
１４ 第２パッド部
１５ コンデンサ領域
１６ 第１絶縁層
１７ 第１下部電極
１８ 第１誘電体層
１９ 第１上部電極
２０ 第１コンデンサ単位
２１ 第１コンデンサ領域
２２ 第１接続領域
２３ 第３コンデンサ領域
２４ 第１延出部
２５ 第２延出部
２６ 第２絶縁層
２７ 第２下部電極
２８ 第２誘電体層
２９ 第２上部電極
３０ 第２コンデンサ単位
３１ 第２コンデンサ領域
３２ 第２接続領域
３３ 第１コンタクト孔
３４ 第２コンタクト孔
３５ 第３コンタクト孔
３６ 第４コンタクト孔
３７ 第１配線部
３８ 第２配線部
３９ 第４コンデンサ領域
４０ 第４接続領域
４１ 第５コンデンサ領域
４２ 第３延出部
４３ 第４延出部
４４ 第３絶縁層
４５ 第３下部電極
４６ 第３誘電体層
４７ 第３上部電極
４８ 第３コンデンサ単位
４９ 第６コンデンサ領域
５０ 第６接続領域
５１ 第５コンタクト孔
５２ 第６コンタクト孔
５３ 第７コンタクト孔
５４ 第８コンタクト孔
５５ 第３配線部
５６ 第４配線部
５７ 第７コンデンサ領域
５８ 第７接続領域
５９ 第８コンデンサ領域
６０ 第５延出部
６１ 第６延出部
６２ 第４絶縁層
６３ 最上層導電層
６４ 第９コンデンサ領域
６５ 第９接続領域
６６ 第９コンタクト孔
６７ 第１０コンタクト孔
６８ 第１１コンタクト孔
６９ 第１２コンタクト孔
７０ 第５配線部
７１ 第６配線部
７２ 表面絶縁膜
７３ 第１部分
７４ 第２部分
７５ 表面保護膜
７６ 第１パッド開口
７７ 第２パッド開口
７８ 第１突出部
７９ 第２突出部
８０ 複数の凹部
８１ 複数の凹部
８２ ウエハ
８３ 溝
８４ 底面
Claims (16)
- 基板と、
前記基板上に形成され、互いに分離された第１パッド部および第２パッド部を含む第１導電層と、
前記第１導電層を覆うように形成された第１絶縁層と、
前記第１パッド部と前記第２パッド部との間のコンデンサ領域において前記第１絶縁層上に形成され、第１下部電極、前記第１下部電極を覆うように形成された第１誘電体層、および前記第１誘電体層上に形成された第１上部電極を含む第１コンデンサ単位と、
前記第１上部電極を覆うように前記第１コンデンサ単位上に形成された第２絶縁層と、
前記第２絶縁層上に形成され、前記第２絶縁層および前記第１誘電体層を貫通して前記第１下部電極に接続されており、かつ、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第１パッド部に接続された第１配線部と、前記第２絶縁層を貫通して前記第１上部電極に接続されており、かつ、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第２パッド部に接続された第２配線部とを含む第２導電層と、
前記第１パッド部上に配置され、前記第１配線部に電気的に接続された第１外部電極と、
前記第２パッド部上に配置され、前記第２配線部に電気的に接続された第２外部電極とを含む、チップコンデンサ。 - 前記第１下部電極は、前記第１上部電極に対向する第１コンデンサ領域と、前記第１コンデンサ領域から前記基板の表面に平行な第１方向に引き出された第１接続領域とを含み、
前記第１配線部は、前記第１接続領域に接続されている、請求項１に記載のチップコンデンサ。 - 前記第１上部電極は、前記第２導電層に対向する第２コンデンサ領域と、前記第２コンデンサ領域から前記第１方向の反対側の第２方向に引き出された第２接続領域とを含み、
前記第２配線部は、前記第２接続領域に接続されている、請求項２に記載のチップコンデンサ。 - 前記第１下部電極の前記第１コンデンサ領域は、前記第１上部電極の前記第２コンデンサ領域よりも広い面積を有している、請求項３に記載のチップコンデンサ。
- 前記第２導電層の一部からなる第２下部電極、前記第２下部電極を覆うように形成された第２誘電体層、および前記第２誘電体層上に形成された第２上部電極を含む第２コンデンサ単位と、
前記第２上部電極を覆うように前記第２コンデンサ単位上に形成された第３絶縁層と、
前記第３絶縁層上に形成され、前記第３絶縁層および前記第２誘電体層を貫通して前記第２下部電極に接続されており、かつ、前記第３絶縁層および前記第２誘電体層を貫通して前記第１配線部に接続された第３配線部と、前記第３絶縁層を貫通して前記第２上部電極に接続されており、かつ、前記第３絶縁層および前記第２誘電体層を貫通して前記第２配線部に接続された第４配線部とを含む第３導電層とを含む、請求項１〜４のいずれか一項に記載のチップコンデンサ。 - 前記第１コンデンサ単位の前記第１配線部と、前記第２コンデンサ単位の前記第３配線部とは、前記基板の表面に垂直な第３方向視において、互いに重複しないように配置されている、請求項５に記載のチップコンデンサ。
- 前記第１コンデンサ単位の前記第２配線部と、前記第２コンデンサ単位の前記第４配線部とは、前記基板の表面に垂直な第３方向視において、互いに重複しないように配置されている、請求項５または６に記載のチップコンデンサ。
- 前記第１外部電極および前記第２外部電極の少なくとも一方は、前記基板の表面側に向かって窪んだ複数の凹部が形成された上面を有している、請求項１〜７のいずれか一項に記載のチップコンデンサ。
- 前記複数の凹部は、行列状に配列されている、請求項８に記載のチップコンデンサ。
- 前記第２導電層を覆うように前記基板の表面上に形成され、かつ前記基板の側面を一体的に覆う表面絶縁膜をさらに含む、請求項１〜９のいずれか一項に記載のチップコンデンサ。
- 前記基板の表面上の表面絶縁膜を覆うように形成された表面保護膜をさらに含み、
前記第１外部電極および前記第２外部電極は、それぞれ、前記表面保護膜の表面から突出した第１突出部および第２突出部を含む、請求項１０に記載のチップコンデンサ。 - 前記第１突出部および前記第２突出部は、前記基板の表面に垂直な第３方向視において、前記第１絶縁層、前記第１誘電体層および前記第２絶縁層の積層構造を覆うように、それぞれ、前記第１パッド部および前記第２パッド部上の領域から前記基板の内方領域に延びるように形成されている、請求項１１に記載のチップコンデンサ。
- 前記表面絶縁膜は、ＳｉＯ２膜またはＳｉＮ膜からなり、前記表面保護膜は、ポリイミド膜からなる、請求項１１または１２に記載のチップコンデンサ。
- 前記第１外部電極および前記第２外部電極は、めっき成長によって形成されためっき層を含む、請求項１〜１３のいずれか一項に記載のチップコンデンサ。
- 基板上に、互いに分離された第１パッド部および第２パッド部を有する第１導電層を形成する工程と、
前記第１導電層を覆うように第１絶縁層を形成する工程と、
前記第１パッド部と前記第２パッド部との間のコンデンサ領域において前記第１絶縁層上に、第１下部電極、前記第１下部電極を覆う第１誘電体層、および前記第１誘電体層上の第１上部電極を含む第１コンデンサ単位を形成する工程と、
前記第１上部電極を覆うように前記第１コンデンサ単位上に第２絶縁層を形成する工程と、
前記第２絶縁層および前記第１誘電体層を貫通して前記第１下部電極を露出させる第１コンタクト孔、前記第２絶縁層を貫通して前記第１上部電極を露出させる第２コンタクト孔、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第１パッド部を露出させる第３コンタクト孔、ならびに、前記第２絶縁層、前記第１誘電体層および前記第１絶縁層を貫通して前記第２パッド部を露出させる第４コンタクト孔を同時に形成する工程と、
前記第２絶縁層上に、前記第１コンタクト孔を介して前記第１下部電極に接続されると共に、前記第３コンタクト孔を介して前記第１パッド部に接続される第１配線部と、前記第２コンタクト孔を介して前記第１上部電極に接続されると共に、前記第４コンタクト孔を介して前記第２パッド部に接続される第２配線部とを含む第２導電層を形成する工程と、
前記第１パッド部上に、前記第１配線部に電気的に接続されるように第１外部電極を形成する工程と、
前記第２パッド部上に、前記第２配線部に電気的に接続されるように第２外部電極を形成する工程とを含む、チップコンデンサの製造方法。 - 前記第１コンタクト孔、前記第２コンタクト孔、前記第３コンタクト孔および前記第４コンタクト孔は、ドライエッチングによって形成される、請求項１５に記載のチップコンデンサの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018213218A JP7150571B2 (ja) | 2018-11-13 | 2018-11-13 | チップコンデンサおよびチップコンデンサの製造方法 |
| US16/677,591 US11101071B2 (en) | 2018-11-13 | 2019-11-07 | Chip capacitor and manufacturing method thereof |
| CN201911100351.9A CN111180205B (zh) | 2018-11-13 | 2019-11-12 | 芯片电容器及芯片电容器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018213218A JP7150571B2 (ja) | 2018-11-13 | 2018-11-13 | チップコンデンサおよびチップコンデンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020080384A true JP2020080384A (ja) | 2020-05-28 |
| JP7150571B2 JP7150571B2 (ja) | 2022-10-11 |
Family
ID=70550285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018213218A Active JP7150571B2 (ja) | 2018-11-13 | 2018-11-13 | チップコンデンサおよびチップコンデンサの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11101071B2 (ja) |
| JP (1) | JP7150571B2 (ja) |
| CN (1) | CN111180205B (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111431A (ja) * | 1994-10-07 | 1996-04-30 | Mitsubishi Electric Corp | Ｉｃテスト用プローブパッド及びその製造方法 |
| JPH08306862A (ja) * | 1995-05-01 | 1996-11-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路用静電容量素子とその製造方法 |
| JP2012164714A (ja) * | 2011-02-03 | 2012-08-30 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| WO2015151786A1 (ja) * | 2014-04-03 | 2015-10-08 | 株式会社村田製作所 | 可変容量デバイスおよびその製造方法 |
| JP2016058442A (ja) * | 2014-09-05 | 2016-04-21 | 太陽誘電株式会社 | 薄膜キャパシタ |
| JP2017195321A (ja) * | 2016-04-22 | 2017-10-26 | ローム株式会社 | チップコンデンサ |
| JP2018125556A (ja) * | 2018-04-10 | 2018-08-09 | ローム株式会社 | チップ部品およびその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1046817C (zh) * | 1994-08-26 | 1999-11-24 | 罗姆股份有限公司 | 片式厚膜无源组合元件 |
| JP3958173B2 (ja) * | 2002-09-27 | 2007-08-15 | 京セラ株式会社 | 可変コンデンサ装置 |
| KR101051219B1 (ko) * | 2003-10-06 | 2011-07-21 | 니혼도꾸슈도교 가부시키가이샤 | 박막 전자부품 및 그 제조방법 |
| US20060157792A1 (en) * | 2005-01-19 | 2006-07-20 | Kyocera Corporation | Laminated thin film capacitor and semiconductor apparatus |
| JP4752340B2 (ja) | 2005-06-13 | 2011-08-17 | 株式会社村田製作所 | 誘電体セラミック組成物、および積層セラミックコンデンサ |
| WO2007046173A1 (ja) * | 2005-10-18 | 2007-04-26 | Murata Manufacturing Co., Ltd. | 薄膜キャパシタ |
| KR20100055709A (ko) * | 2008-11-18 | 2010-05-27 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
| US8891245B2 (en) * | 2011-09-30 | 2014-11-18 | Ibiden Co., Ltd. | Printed wiring board |
| JP2013232620A (ja) * | 2012-01-27 | 2013-11-14 | Rohm Co Ltd | チップ部品 |
| JP6259184B2 (ja) * | 2012-02-03 | 2018-01-10 | ローム株式会社 | チップ部品およびその製造方法 |
| WO2014069363A1 (ja) * | 2012-11-02 | 2014-05-08 | ローム株式会社 | チップコンデンサ、回路アセンブリ、および電子機器 |
| CN106233459B (zh) * | 2015-04-07 | 2019-03-08 | 野田士克林股份有限公司 | 半导体器件 |
| US10607779B2 (en) * | 2016-04-22 | 2020-03-31 | Rohm Co., Ltd. | Chip capacitor having capacitor region directly below external electrode |
| KR101792414B1 (ko) * | 2016-05-19 | 2017-11-01 | 삼성전기주식회사 | 박막 커패시터 및 그 제조방법 |
| KR101951939B1 (ko) * | 2016-08-26 | 2019-02-25 | 엘지디스플레이 주식회사 | 표시장치 |
| KR20180027269A (ko) * | 2016-09-06 | 2018-03-14 | 삼성전기주식회사 | 박막 커패시터 |
| KR102620535B1 (ko) * | 2016-09-06 | 2024-01-03 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR20180058042A (ko) * | 2016-11-23 | 2018-05-31 | 삼성전기주식회사 | 박막 커패시터 |
| KR101942729B1 (ko) * | 2016-11-24 | 2019-01-28 | 삼성전기 주식회사 | 박막 커패시터 |
-
2018
- 2018-11-13 JP JP2018213218A patent/JP7150571B2/ja active Active
-
2019
- 2019-11-07 US US16/677,591 patent/US11101071B2/en active Active
- 2019-11-12 CN CN201911100351.9A patent/CN111180205B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111431A (ja) * | 1994-10-07 | 1996-04-30 | Mitsubishi Electric Corp | Ｉｃテスト用プローブパッド及びその製造方法 |
| JPH08306862A (ja) * | 1995-05-01 | 1996-11-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路用静電容量素子とその製造方法 |
| JP2012164714A (ja) * | 2011-02-03 | 2012-08-30 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| WO2015151786A1 (ja) * | 2014-04-03 | 2015-10-08 | 株式会社村田製作所 | 可変容量デバイスおよびその製造方法 |
| JP2016058442A (ja) * | 2014-09-05 | 2016-04-21 | 太陽誘電株式会社 | 薄膜キャパシタ |
| JP2017195321A (ja) * | 2016-04-22 | 2017-10-26 | ローム株式会社 | チップコンデンサ |
| JP2018125556A (ja) * | 2018-04-10 | 2018-08-09 | ローム株式会社 | チップ部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111180205A (zh) | 2020-05-19 |
| US20200152380A1 (en) | 2020-05-14 |
| CN111180205B (zh) | 2021-10-22 |
| US11101071B2 (en) | 2021-08-24 |
| JP7150571B2 (ja) | 2022-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220028602A1 (en) | Inductor component | |
| JP2015070058A (ja) | 積層薄膜キャパシタの製造方法 | |
| US20210219430A1 (en) | Electronic component and its manufacturing method | |
| JP2006185935A (ja) | キャパシタ部品 | |
| JP2014072241A (ja) | チップ部品 | |
| JP2017130671A (ja) | チップ部品 | |
| CN110087392B (zh) | 线路板结构及其制作方法 | |
| JP7150571B2 (ja) | チップコンデンサおよびチップコンデンサの製造方法 | |
| JP4539870B2 (ja) | 薄膜デバイス | |
| US11776947B2 (en) | Electronic component and manufacturing method therefor | |
| JP7427966B2 (ja) | 電子部品 | |
| TWI407547B (zh) | 薄膜元件 | |
| JP6101465B2 (ja) | チップ部品 | |
| JP7435528B2 (ja) | インダクタ部品 | |
| JP7067616B2 (ja) | キャパシタおよびその製造方法 | |
| WO2021193132A1 (ja) | 電子部品及びその製造方法 | |
| TWI409935B (zh) | 薄膜元件 | |
| JP2014072239A (ja) | チップ部品 | |
| JP2022103601A (ja) | 電子部品及びその製造方法 | |
| JP2022130066A (ja) | 電子部品及びその製造方法 | |
| JP2022131768A (ja) | 電子部品 | |
| TWI419297B (zh) | 具有被動元件結構之半導體結構及其製造方法 | |
| JP2007123391A (ja) | 電子部品 | |
| JPH07283060A (ja) | 薄膜チップインダクタの製造方法 | |
| JP2010129787A (ja) | 抵抗素子内蔵プリント配線基板の製造方法、抵抗素子内蔵プリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220922 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220928 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7150571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |