TWI419297B - 具有被動元件結構之半導體結構及其製造方法 - Google Patents

Description

具有被動元件結構之半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種具有被動元件結構之半導體結構及其製造方法。

傳統的中介層包括矽基板、第一絕緣層、第二絕緣層及線路層。第一絕緣層及第二絕緣層分別形成於矽基板之相對二面上。矽基板具有至少一導通孔，線路層形成於第一絕緣層與第二絕緣層其中一者上，並電性連接於導通孔。

然而，傳統中介層的線路層僅單純作為電性連接導通孔的作用，除此之外並無其它用途，使得線路層的用途受到限制。

本發明係有關於一種半導體結構及其製造方法，在製作中介層的過程中，利用中介層之線路層形成被動元件結構，以增加中介層之線路層的用途，擴展中介層的應用領域。

根據本發明之第一方面，提出一種半導體結構。半導體結構包括一中介層基板、一第一介電層、一被動元件層、一被動元件層、一第二介電層及一重佈層(re-distribution layer,RDL)。中介層基板具有一導通孔(conductive via)。第一介電層形成於中介層基板，其中第一介電層具有一第一開孔，第一開孔露出導通孔。被動元件層形成於第一介電層上，其中被動元件層具有一第二開孔，其中第二開孔露出第一開孔。第二介電層形成於被動元件層。重佈層形成於第二介電層，重佈層經由第二介電層、被動元件層之第二開孔及第一介電層之第一開孔電性連接於導通孔。

根據本發明之第二方面，提出一種半導體結構之製造方法。製造方法包括以下步驟。提供一中介層基板，中介層基板具有一導通孔；形成一第一介電層於中介層基板；形成一被動元件層於第一介電層；鄰近第一介電層形成一圖案化正光阻層；以圖案化正光阻層作為遮罩(mask)，於第一介電層形成一第一開孔，其中，第一開孔露出導通孔；移除圖案化正光阻層；形成一第二介電層於被動元件層；以及，形成一重佈層於第二介電層，其中重佈層經由第一介電層之第一開孔性電性連接於導通孔。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉至少一實施例，並配合所附圖式，作詳細說明如下：

請參照第1圖，其繪示依照本發明一實施例之半導體結構之剖視圖。半導體結構100包括中介層基板102、第一介電層104、被動元件層106、第二介電層108及重佈層(re-distribution layer,RDL)110。

半導體結構100可說是具有被動元件結構之中介層(interposer)，因此增加半導體結構100的用途，擴展其應用領域，而其被動元件層106係於中介層的製作過程中形成。

中介層基板102具有至少一導通孔(conductive via)112及相對之第一面102a與第二面102b。

中介層基板之導通孔係延伸於中介層基板之第一面與第二面之間。例如，導通孔112從中介層基板102之第一面102a延伸至第二面102b，即導通孔112貫穿中介層基板102。第一介電層104之材質例如是高分子材料，其形成於中介層基板102之第一面102a上並具有至少一第一開孔104a，第一開孔104a露出對應之導通孔112。

被動元件層106形成於第一介電層104上，其中被動元件層106具有至少一第二開孔106a，第二開孔106a露出對應之第一開孔104a。

重佈層形成於被動元件層且經由第二介電層、被動元件層與第一介電層電性連接於中介層基板之導通孔。例如，第二介電層108具有至少一第三開孔108a，重佈層110經由第二介電層108之第三開孔108a、被動元件層106之第二開孔106a及第一介電層104之第一開孔104a電性連接於中介層基板102之導通孔112。

第一開孔、第二開孔、第三開孔與導通孔重疊。例如，第一開孔104a、第二開孔106a、第三開孔108a與導通孔112沿導通孔112的延伸方向重疊。如此，第一開孔104a、第二開孔106a及第三開孔108a可共同露出導通孔112，然此非用以限制本實施例。

半導體結構100具有電感結構、電容結構與電阻結構中至少一者。例如，請同時參照第1圖及第2圖，第2圖繪示第1圖中電感結構、電容結構及電阻結構之上視圖。被動元件層106包括第一金屬層114、第二金屬層116、電容介電層118及第三金屬層120。第一金屬層114形成於第一介電層104上，第二金屬層116形成於第一金屬層114上，電容介電層118形成於第二金屬層116上，而第三金屬層120形成於電容介電層118上。其中，第一金屬層114與第二金屬層116構成至少一電阻結構R，而第二金屬層116、電容介電層118與第三金屬層120構成至少一電容結構C。第一金屬層114、第二金屬層116、電容介電層118及第三金屬層120例如是圖案化結構，以構成電阻結構R及電容結構C。

第二介電層形成於被動元件層。例如，第二介電層108至少覆蓋被動元件層106之電容介電層118及第三金屬層120。

此外，第二介電層108更具有第一電極開孔108b及第二電極開孔108c。第三金屬層120從第一電極開孔108b露出，而第二金屬層116從第二電極開孔108c露出。

重佈層形成於被動元件層上且具有電感結構。例如，重佈層110具有電感結構L，且重佈層110更具有第一電性連接部110a、第二電性連接部110b及第三電性連接部110c。重佈層110之第一電性連接部110a經由第三開孔108a及第二開孔106a電性接觸於被動元件層106之第一金屬層114及第二金屬層116，且更經由第一介電層104之第一開孔104a電性接觸於導通孔112。重佈層110之第二電性連接部110b經由第一電極開孔108b電性接觸於被動元件層106之第三金屬層120，重佈層110之第三電性連接部110c經由第二電極開孔108c電性接觸於被動元件層106之第二金屬層116。

第一金屬層114具有至少一第一子開孔106a1，第二金屬層116具有至少一第二子開孔106a2。上述第二開孔106a係包括第一金屬層114之第一子開孔106a1及第二金屬層116之第二子開孔106a2。

第一金屬層114的材質係高電阻值材料，例如第一金屬層114選自於氮化鉭(TaN)、PbTiO₃ 、二氧化釕(RuO₂ )、磷化鎳(NiP)、鉻化鎳(NiCr)、NCAlSi及其組合所構成的群組。第二金屬層116及第三金屬層120的材質例如導電性佳的材質，例如是銅化鋁(AlCu)。電容介電層118的材質係絕緣體，例如是五氧化二鉭(Ta₂ O₅ )。雖然圖未繪示，然一鉭(Ta)層可形成於第一金屬層114上，該鉭層在陽極氧化後，其至少一部分形成五氧化二鉭，即電容介電層118。

此外，半導體結構100更包括第一介電保護層126、第二介電保護層134、至少一第一電性觸點122及至少一第二電性觸點124。

第一介電保護層露出重佈層。例如，第一介電保護層126形成於重佈層110上並具有至少一第四開孔126a。第四開孔126a露出重佈層110，例如，第四開孔126a露出重佈層110之第一電性連接部110a。

半導體結構之第一電性觸點電性連接於重佈層，使一外部電路可透過第一電性觸點電性連接於半導體結構。例如，第一電性觸點122形成於重佈層110之第一電性連接部110a上，藉以電性連接於重佈層110與被動元件層106中至少一者。

半導體結構之第二介電保護層露出導通孔。例如，第二介電保護層134形成於中介層基板102之第二面102b上並具有至少一第五開孔134a，第五開孔134a露出對應之導通孔112。

半導體結構100之第二電性觸點124形成於第五開孔134a內並電性接觸於導通孔112。

請參照第3圖，其繪示依照本發明另一實施例之半導體結構之剖視圖。半導體結構200與上述半導體結構100之不同處之一在於，第二介電層208隔離重佈層210與被動元件層206之側面。進一步地說，重佈層210未接觸到被動元件層206之側面，例如未接觸到被動元件層206之第一金屬層214的側面214s及第二金屬層216的側面216s。

半導體結構200包括中介層基板102、第一介電層204、被動元件層206、第二介電層208及重佈層210。第一介電層204具有至少一第一開孔204a，被動元件層206具有至少一第二開孔206a，被動元件層206之第二開孔206a露出對應之第一開孔204a，第一開孔204a露出對應之導通孔112。

第二介電層208具有至少一第三開孔208a，第三開孔208a露出對應之第二開孔206a、第一開孔204a及導通孔112。

第二介電層包覆第一金屬層及第二金屬層的側面，使其不外露。例如，被動元件層206包括第一金屬層214、第二金屬層216、電容介電層218及第三金屬層220。第二介電層208覆蓋被動元件層206之第一金屬層214的側面214s、第二金屬層216的側面216s、第三金屬層220的側面220s及電容介電層218的側面218s，使第一金屬層214、第二金屬層216、第三金屬層220及電容介電層218的側面未從第三開孔208a露出。於其它實施態樣中，第二介電層208更可覆蓋第一介電層204的側面，使第一介電層204的側面204s不從第二介電層208之第三開孔208a或從第一介電層204之第一開孔204a露出。

以下係以第4A至4L圖說明半導體結構100之製造方法。第4A至4L圖繪示第1圖之半導體結構之製造示意圖。

提供如第4A圖所示之中介層基板102。中介層基板102具有至少一導通孔112。

然後，如第4A圖所示，形成第一介電層於中介層基板。例如，以例如是印刷(printing)、旋塗(spinning)或噴塗(spraying)等塗佈方式形成第一介電層104於中介層基板102之第一面102a上。其中，第一介電層104之材質例如是負型光阻。

然後，形成被動元件層106於第一介電層104上。被動元件層106的形成方法有很多種，以下係舉出其中一種作說明。

首先，形成第一金屬材料於第一介電層上。例如，以例如是數種材料方法之任一種，形成如第4B圖所示之第一金屬材料114’於第一介電層104上。第一金屬材料114’之材質係電阻材料，使第一金屬材料114’可作為後續電阻結構R之電阻層材料。

上述材料形成方法例如是化學氣相沈積、無電鍍法(electroless plating)、電解電鍍(electrolytic plating)、印刷、旋塗、噴塗、濺鍍(sputtering)或真空沈積法(vacuum deposition)。

然後，如第4B圖所示，形成第二金屬材料116’於第一金屬材料114’上。第二金屬材料116’可作為後續形成之電容結構C之電極及後續形成之電阻結構R之電極。第二金屬材料116’的形成方法相似於第一金屬材料114’，容此不再贅述。

然後，如第4B圖所示，形成電容介電材料118’於第二金屬材料116’上。

電容介電材料可以是氧化層。例如，於形成電容介電材料118’之步驟之前，可形成一鉭層(未繪示)於第二金屬材料116’上；然後，以例如是陽極氧化方法，氧化該鉭層，以於該鉭層之表面形成氧化層，該氧化層即電容介電材料118’。

然後，如第4C圖所示，形成第三金屬材料120’於電容介電材料118’上。第三金屬材料120’可作為後續電容結構C之電極材料。

然後，如第4D圖所示，圖案化第一金屬材料114’、第二金屬材料116’、電容介電材料118’及第三金屬材料120’，以分別形成第一金屬層114、第二金屬層116、電容介電層118及第三金屬層120。其中，第一金屬層114及第二金屬層116形成至少一電阻結構R，第二金屬層116、電容介電層118及第三金屬層120形成至少一電容結構C。至此，形成被動元件層106。

第二金屬層116包括至少一電阻電極116a及至少一第一電容電極116b。電阻電極116a可作為電阻結構R的電極，第一電容電極116b作為電容結構C之下電極，第三金屬層120可作為電容結構C之上電極，電容介電層118夾設於第一電容電極116b與第三金屬層120之間。

上述圖案化方法例如是微影製程(photolithography)、化學蝕刻(chemical etching)、雷射鑽孔(laser drilling)或機械鑽孔(mechanical drilling)。

然後，如第4E圖所示，鄰近第一介電層104形成圖案化正光阻層132。例如，形成圖案化正光阻層132於第一介電層104上方的被動元件層206，其中圖案化正光阻層132之一部分位於導通孔112上方的第一介電層104、第一金屬層114及第二金屬層116。

圖案化正光阻層露出被動元件層之一部分。例如，圖案化正光阻層132具有至少一開孔132a，開孔132a露出被動元件層106之第二金屬層116之一部分116c，第二金屬層116之該部分116c位於導通孔112之正上方。

然後，如第4F圖所示，以圖案化正光阻層132作為遮罩(mask)，於第一介電層104形成至少一第一開孔104a及於被動元件層106形成至少一第二開孔106a。其中，第一開孔104a露出導通孔112，而第二開孔106a露出第一開孔104a。例如，以蝕刻(etching)方式，蝕刻液透過圖案化正光阻層132之開孔132a，蝕刻第一介電層104以形成第一開孔104a，以及蝕刻被動元件層106以形成第二開孔106a。其中，第一開孔104a及第二開孔106a可於不同或相同的蝕刻條件中形成。

於其它實施態樣中，以圖案化正光阻層132作為遮罩，僅於被動元件層106形成第二開孔106a而不形成第一開孔104a。第一介電層104之第一開孔104a可於第二介電層108形成後(如第4G圖所示)形成，例如，第一開孔104a可與第二介電層108之第三開孔108a(繪示於第4G圖)同時形成。第一開孔104a形成後，導通孔112係露出。

第二開孔106a包括第一子開孔106a1及第二子開孔106a2，第一子開孔106a1貫穿被動元件層106之第一金屬層114，使第一金屬層114露出一側面114s，而第二子開孔106a2貫穿被動元件層106之第二金屬層116，使第二金屬層116露出一側面116s。其中，第一子開孔106a1及第二子開孔106a2可於不同或相同的蝕刻條件中形成。

第二開孔106a先於第一開孔104a形成，使第一介電層104從第一開孔104a露出。具有第二開孔106a之被動元件層106的金屬層(第一金屬層114及第二金屬層116)形同一金屬遮罩。由於金屬遮罩的特性，使第一開孔104a形成後，其形同直孔或錐度甚小的孔且其孔徑也較小，例如，第一開孔104a的最小內徑D1實質上約10微米(μm)。進一步地說，金屬遮罩限制了第一開孔204a的擴孔量，因此可精準地控制第一開孔204a的尺寸。如此一來，可形成更多第一開孔104a、增加更多輸出入接點的數量及縮小半導體結構的尺寸。

由於圖案化正光阻層132之正光阻特性，使得在濕蝕刻製程下，第一開孔204a形成後，其最小內徑D2較小。進一步地說，圖案化正光阻層232限制了第一開孔204a的擴孔量，因此可精準地控制第一開孔204a的尺寸。如此一來，可形成更多第一開孔104a、增加更多輸出入接點的數量及縮小半導體結構的尺寸。

然後，移除圖案化正光阻層132，移除後之結構如第4F圖所示。

然後，如第4G圖所示，形成第二介電層於被動元件層。例如，第二介電層108覆蓋被動元件層106之第一金屬層114、第二金屬層116、第三金屬層120與電容介電層118中至少一者，其中第二介電層108未覆蓋第一金屬層114之側面114s及第二金屬層116之側面116s，即第二介電層108露出第一金屬層114之側面114s及第二金屬層116之側面116s。第二介電層108並具有至少一第三開孔108a，第三開孔108a露出第一電容電極116b。

形成第二介電層108的方式相似於形成第一介電層104的方式，容此不再贅述。第二介電層108的材質可相似於第一介電層104，容此不再贅述。

第二介電層更具有至少一第一電極開孔及至少一第二電極開孔，以露出被動元件層。例如，第二介電層108之第一電極開孔108b露出對應之第三金屬層120。第二介電層108之第二電極開孔108c露出對應之第二金屬層116之電阻電極116a。

然後，如第4H圖所示，形成重佈層110於第二介電層108上。其中，重佈層110經由第二介電層108之第三開孔108a、被動元件層106之第二開孔106a及第一介電層104之第一開孔104a電性連接於導通孔112。此外，重佈層110可具有電感結構L，然於其它實施態樣中，重佈層110亦可省略電感結構L。

在形成重佈層之步驟中，重佈層電性連接於被動元件層。例如，重佈層110包括第一電性連接部110a、第二電性連接部110b及第三電性連接部110c。重佈層110之第一電性連接部110a經由第二介電層108之第三開孔108a及被動元件層106之第二開孔106a覆蓋於被動元件層106之第一金屬層114之側面114s及第二金屬層116之側面116s，且更經由第一介電層104之第一開孔104a電性接觸於導通孔112。重佈層110之第二電性連接部110b經由第二介電層108之第一電極開孔108b電性接觸於被動元件層106之第三金屬層120。重佈層110之第三電性連接部110c經由第二介電層108之第二電極開孔108c電性接觸於被動元件層106之第二金屬層116。

然後，形成第一介電保護層於重佈層上，以保護重佈層。例如，以例如是微影製程，形成如第4I圖所示之第一介電保護層126於重佈層110上。其中，第一介電保護層126具有至少一第四開孔126a，第四開孔126a露出重佈層110中對應的第一電性連接部110a。

然後，形成第一電性觸點電性連接於重佈層。例如，以例如是電鍍方法，形成如第4I圖所示之第一電性觸點122於重佈層110之第一電性連接部110a上，以使第一電性觸點122電性接觸於重佈層110。

本步驟完成後(第4I圖)，即形成具有被動元件層106且可對外電性連接之半導體結構。一實施例中，可透過以下步驟係進一步於中介層基板102之第二面102b形成電性觸點，可使半導體結構之多側具有電性接點，然此非用以限制本發明實施例。

倒置第4I圖之半導體結構100’，使中介層基板102朝上，如第4J圖所示。

然後，如第4J圖所示，設置第4J圖之半導體結構100’至一載板136之黏貼層(未繪示)上。

然後，以例如是磨削方式，減少中介層基板102的厚度，並露出中介層基板102之第二面102b，如第4J圖所示。其中，導通孔112從第一面102a延伸至第二面102b。

另一實施態樣中，亦可省略本磨削步驟。例如，只要在提供中介層基板102之步驟中，中介層基板102的導通孔112從第一面102a延伸至第二面102b，則可省略本磨削步驟。

然後，形成如第4K圖所示之第二介電保護層134於中介層基板102之第二面102b。

然後，如第4K圖所示，形成至少一第五開孔134a於第二介電保護層134上，第五開孔134a露出對應之導通孔112。

形成第二介電保護層134的方式相似於形成第一介電保護層126的方式，容此不再重複贅述。

然後，如第4L圖所示，以例如是電鍍方法，形成至少一第二電性觸點124於對應之第五開孔134a內，以使第二電性觸點124電性連接於導通孔112。

然後，移除第4L圖之載板136。至此形成第1圖所示之半導體結構100。

以下係以第5A至5E圖說明半導體結構200之製造方法。第5A至5E圖繪示第3圖之半導體結構之製造示意圖。半導體結構200之製造方法中，提供中介層基板之步驟至形成第三金屬材料之步驟相似於半導體結構100之製造方法，容此不再贅述。以下係從圖案化第一金屬材料、第二金屬材料、電容介電材料及第三金屬材料之步驟開始說明。

如第5A圖所示，圖案化第一金屬材料114’、第二金屬材料116’、電容介電材料118’及第三金屬材料120’，以分別形成第一金屬層214、第二金屬層216、電容介電層218及第三金屬層220。至此，形成被動元件層206。其中，被動元件層之第二開孔隔着第一介電層與導通孔重疊，即中介層基板之導通孔僅被第一介電層覆蓋。例如，被動元件層206具有第二開孔206a，其包括第一子開孔206a1及第二子開孔206a2。第一金屬層214具有第一子開孔206a1，第二金屬層216具有第二子開孔206a2，第一子開孔206a1的位置及第二子開孔206a2的位置係重疊且對應導通孔112，以露出導通孔112上方的第一介電層204。

第一金屬層214及第二金屬層216形成至少一電阻結構R，而第二金屬層216、電容介電層218及第三金屬層220形成至少一電容結構C。

第二金屬層216包括至少一電阻電極216a及至少一第一電容電極216b。電阻電極216a可作為電阻結構R的電極，第一電容電極216b作為電容結構C之下電極，第三金屬層220可作為電容結構C之上電極，電容介電層218夾設於第一電容電極216b與第三金屬層220之間。

然後，如第5B圖所示，鄰近第一介電層204形成圖案化正光阻層232。例如，形成圖案化正光阻層232覆蓋第一介電層204及被動元件層206，其中圖案化正光阻層232之一部分位於導通孔112上方的第一介電層204上。

圖案化正光阻層232露出第一介電層204之一部分。例如，圖案化正光阻層232具有至少一開孔232a，開孔232a露出第一介電層204之一部分204b，第一介電層204之該部分204b位於導通孔112之正上方。

然後，如第5C圖所示，以圖案化正光阻層232作為遮罩，於第一介電層204形成至少一第一開孔204a。其中，第一開孔204a露出對應之導通孔112。例如，以蝕刻方式，蝕刻液透過圖案化正光阻層232之開孔232a蝕刻第一介電層204，以形成第一開孔204a。

由於圖案化正光阻層232之正光阻的特性，使得在濕蝕刻製程下，第一開孔204a形成後，其最小內徑D2約可控制在10 μm內。進一步地說，圖案化正光阻層232限制了第一開孔204a的擴孔量，因此可精準地控制第一開孔204a的尺寸。

然後，移除圖案化正光阻層232，移除後之結構如第5C圖所示。

然後，形成第二介電層於被動元件層。例如，如第5D圖所示，第二介電層208覆蓋被動元件層206之第一金屬層214、第二金屬層216、第三金屬層220與電容介電層218中至少一者。第二介電層208並具有至少一第三開孔208a，第三開孔208a露出第一介電層204中對應之第一開孔204a。形成第二介電層208的方式相似於形成第一介電層204的方式，容此不再贅述。

第二介電層更具有至少一第一電極開孔及至少一第二電極開孔，以露出被動元件層。例如，第二介電層208之第一電極開孔208b露出對應之第三金屬層220。第二介電層208之第二電極開孔208c露出對應之第二金屬層216之電阻電極216a。

於另一實施態樣中，第二介電層208亦可包覆第一介電層204的側面204s，使第一介電層204的側面204s不從第三開孔208a或第一開孔204a露出。

然後，如第5E圖所示，形成重佈層210於被動元件層206上。其中，重佈層210經由第二介電層208之第三開孔208a及第一介電層204之第一開孔204a電性連接於導通孔112。此外，重佈層210具有電感結構L。

重佈層電性連接於被動元件層，例如，重佈層210包括第一電性連接部210a、第二電性連接部210b及第三電性連接部210c。重佈層210之第一電性連接部210a經由第二介電層208之第三開孔208a及第一介電層204之第一開孔204a電性接觸於導通孔112。重佈層210之第二電性連接部210b經由第二介電層208之第一電極開孔208b電性接觸於被動元件層206之第三金屬層220。重佈層210之第三電性連接部210c經由第二介電層208之第二電極開孔208c電性接觸於被動元件層206之第二金屬層216。

在一實施態樣中，半導體結構200之接下來製造步驟可相似於第1圖之半導體結構100之製造步驟，容此不再重複贅述。

本發明上述實施例之半導體結構及其製造方法，具有多項特徵，列舉部份特徵說明如下：

(1).　在製作中介層的過程中，一併形成被動元件結構，以增加中介層的用途，擴展中介層的應用領域。

(2).　露出中介層基板之導通孔的開孔，其形同直孔或錐度甚小的孔。

綜上所述，雖然本發明已以多個實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200．．．半導體結構

102．．．中介層基板

102a．．．第一面

102b．．．第二面

104、204．．．第一介電層

104a、204a．．．第一開孔

106、206．．．被動元件層

106a、206a．．．第二開孔

106a1、206a1．．．第一子開孔

106a2、206a2．．．第二子開孔

108、208．．．第二介電層

108a、208a．．．第三開孔

108b、108b．．．第一電極開孔

108c、208c．．．第二電極開孔

110、210．．．重佈層

110a、210a．．．第一電性連接部

110b、210b．．．第二電性連接部

110c、210c．．．第三電性連接部

112．．．導通孔

114、214．．．第一金屬層

114'．．．第一金屬材料

114s、116s、204s、214s、216s、218s、220s．．．側面

116、216．．．第二金屬層

116a、216a．．．電阻電極

116b．．．第一電容電極

116c、204b．．．一部分

116'．．．第二金屬材料

118、218．．．電容介電層

118'．．．電容介電材料

120、220．．．第三金屬層

120'．．．第三金屬材料

122．．．第一電性觸點

124．．．第二電性觸點

126．．．第一介電保護層

126a．．．第四開孔

132、232．．．圖案化正光阻層

132a、232a．．．開孔

134．．．第二介電保護層

134a．．．第五開孔

136．．．載板

C．．．電容結構

D1、D2．．．內徑

L．．．電感結構

R．．．電阻結構

第1圖繪示依照本發明一實施例之半導體結構之剖視圖。

第2圖繪示第1圖中電感結構、電容結構及電阻結構之上視圖。

第3圖繪示依照本發明另一實施例之半導體結構之剖視圖。

第4A至4L圖繪示第1圖之半導體結構之製造示意圖。

第5A至5E圖繪示第3圖之半導體結構之製造示意圖。

100．．．半導體結構

102．．．中介層基板

102a．．．第一面

102b．．．第二面

104．．．第一介電層

104a．．．第一開孔

106．．．被動元件層

106a．．．第二開孔

106a1．．．第一子開孔

106a2．．．第二子開孔

108．．．第二介電層

108a．．．第三開孔

108b．．．第一電極開孔

108c．．．第二電極開孔

110．．．重佈層

110a．．．第一電性連接部

110b．．．第二電性連接部

110c．．．第三電性連接部

112．．．導通孔

114．．．第一金屬層

116．．．第二金屬層

118．．．電容介電層

120．．．第三金屬層

122．．．第一電性觸點

124．．．第二電性觸點

126．．．第一介電保護層

126a．．．第四開孔

134．．．第二介電保護層

134a．．．第五開孔

C．．．電容結構

L．．．電感結構

R．．．電阻結構

Claims (14)

1. 一種具有被動元件結構之半導體結構，包括：一中介層基板，具有一導通孔(conductive via)；一第一介電層，形成於該中介層基板上，其中該第一介電層具有一第一開孔，該第一開孔露出該導通孔；一被動元件層，形成於該第一介電層上，其中該被動元件層具有一第二開孔，其中該第二開孔露出該第一開孔，其中該被動元件層包括：一第一金屬層，形成於該第一介電層上；一第二金屬層，形成於該第一金屬層上；一電容介電層，形成於該第二金屬層上；及一第三金屬層，形成於該電容介電層上；其中，該第一金屬層及該第二金屬層構成至少一電阻結構，該第二金屬層、該電容介電層及該第三金屬層構成至少一電容結構；一第二介電層，形成於該被動元件層；以及一重佈層(re-distribution layer,RDL)，形成於該第二介電層上，該重佈層經由該第二介電層、該被動元件層之該第二開孔及該第一介電層之該第一開孔電性連接於該導通孔。
2. 如申請專利範圍第1項所述之半導體結構，其中該重佈層具有一電感結構。
3. 如申請專利範圍第1項所述之半導體結構，其中該第二介電層具有一第三開孔，該被動元件層經由該第二介電層之該第三開孔、該被動元件層之該第二開孔及該第一 介電層之該第一開孔電性連接於該導通孔。
4. 如申請專利範圍第3項所述之半導體結構，其中該第一開孔、該第二開孔、該第三開孔及該導通孔係重疊。
5. 如申請專利範圍第1項所述之半導體結構，其中該第一金屬層之材質係選自於氮化鉭(TaN)、PbTiO₃ 、二氧化釕(RuO₂ )、磷化鎳(NiP)、鉻化鎳(NiCr)、NCAlSi及其組合所構成的群組。
6. 如申請專利範圍第1項所述之半導體結構，其中該被動元件層從該第二開孔露出，該重佈層覆蓋從該第二開孔露出之該被動元件層。
7. 如申請專利範圍第1項所述之半導體結構，其中該第二介電層覆蓋該被動元件層之一側面，該第二介電層隔離該重佈層與該被動元件層之該側面。
8. 一種具有被動元件結構之半導體結構之製造方法，包括：提供一中介層基板，該中介層基板具有一導通孔；形成一第一介電層於該中介層基板上；形成一被動元件層於該第一介電層上，包括：形成一第一金屬材料於該第一介電層上；形成一第二金屬材料於該第一金屬材料上；形成一電容介電材料於該第二金屬材料上；形成一第三金屬材料於該電容介電材料上；及圖案化該第一金屬材料、該第二金屬材料、該電容介電材料及該第三金屬材料，以分別形成一第一金屬層、一第二金屬層、一電容介電層及一第三金屬層，其中， 係使得該第一金屬層及該第二金屬層形成至少一電阻結構，該第二金屬層、該電容介電層及該第三金屬層形成至少一電容結構；鄰近該第一介電層形成一圖案化正光阻層；以該圖案化正光阻層作為遮罩(mask)，於該第一介電層形成一第一開孔，其中，該第一開孔露出該導通孔；移除該圖案化正光阻層；形成一第二介電層於該被動元件層上；以及形成一重佈層於該第二介電層上，其中該重佈層經由該第一介電層之該第一開孔性電性連接於該導通孔。
9. 如申請專利範圍第8項所述之製造方法，其中該第一金屬層之材質係電阻材料。
10. 如申請專利範圍第9項所述之製造方法，其中該第一金屬層之材質係選自於氮化鉭、PbTiO₃ 、二氧化釕、磷化鎳、鉻化鎳與NCAlSi所構成的群組。
11. 如申請專利範圍第8項所述之製造方法，其中於該圖案化之步驟後，該被動元件層形成一第二開孔，該第二開孔隔着該第一介電層與該導通孔重疊；於形成該第二介電層之步驟中，該第二介電層覆蓋該被動元件層之一側面，使形成該重佈層之步驟中，該第二介電層隔離該重佈層與該被動元件層之該側面。
12. 如申請專利範圍第8項所述之製造方法，其中於該圖案化之步驟後，該導通孔被該第一金屬層、該第二金屬層及該第一介電層所覆蓋；於以該圖案化正光阻層作為遮罩形成該第一開孔貫穿該第 一介電層之步驟中更包括：形成一第二開孔貫穿該第一金屬層及該第二金屬層，其中該第一金屬層及該第二金屬層各露出一側面；於形成該重佈層之步驟中，該重佈層覆蓋該第一金屬層之該側面及該第二金屬層之該側面。
13. 如申請專利範圍第12項所述之製造方法，其中於形成該第二介電層之步驟中，該第二介電層具有一第三開孔；於形成該重佈層之該步驟中，該重佈層經由該第三開孔、該第二開孔及該第一開孔電性連接於該導通孔。
14. 如申請專利範圍第12項所述之製造方法，其中該第一開孔、該第二開孔、該第三開孔及該導通孔係重疊。