CN1941234A - 叠层电容器 - Google Patents
叠层电容器 Download PDFInfo
- Publication number
- CN1941234A CN1941234A CNA2006101599650A CN200610159965A CN1941234A CN 1941234 A CN1941234 A CN 1941234A CN A2006101599650 A CNA2006101599650 A CN A2006101599650A CN 200610159965 A CN200610159965 A CN 200610159965A CN 1941234 A CN1941234 A CN 1941234A
- Authority
- CN
- China
- Prior art keywords
- electrode
- internal electrode
- stacked
- stacked capacitor
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 95
- 230000008878 coupling Effects 0.000 claims description 39
- 238000010168 coupling process Methods 0.000 claims description 39
- 238000005859 coupling reaction Methods 0.000 claims description 39
- 238000009413 insulation Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 abstract 2
- 239000000919 ceramic Substances 0.000 description 49
- 238000003475 lamination Methods 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 16
- 229920002799 BoPET Polymers 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000007639 printing Methods 0.000 description 10
- 238000001035 drying Methods 0.000 description 7
- 239000002904 solvent Substances 0.000 description 5
- 239000002003 electrode paste Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 235000011837 pasties Nutrition 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明涉及叠层电容器，其具备层压体以及第1和第2端子电极。在层压体中，夹着电介质层层叠有第1内部电极和第2内部电极。第1内部电极包括，沿着层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接第1和第2电极部分的连接部分。第2内部电极包括，沿着层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接第1和第2电极部分的连接部分。第1内部电极电连接于第1端子电极，第2内部电极电连接于第2端子电极。
Description
技术领域
本发明涉及叠层电容器。
背景技术
近年来，对自身损失小的叠层电容器的要求提高了。叠层电容器的自身损失的大小用品质因数Q(以下简称Q)表示，Q越大表示叠层电容器的自身损失越小。Q用以下的式(1)表示。
Q＝1/(2πfCR)…(1)
在式 (1)中，f表示频率，C表示电容器的静电容量，R表示电容器的电阻。如从式(1)可知，为了增大Q，可以考虑减小叠层电容器的电阻R。在专利文献1中，研究了通过层叠连接在同极的端子电极上的内部电极对来取代逐层层叠内部电极，从而减小电阻的叠层电容器。
【专利文献1】日本特开平6-349666号公报
但是，在专利文献1中记载的叠层电容器中，构成各内部电极的2层内部电极只通过端子电极电连接。因此，在专利文献1中记载的叠层电容器，难以充分减小其电阻。因此，在专利文献1中记载的叠层电容器，难以充分增大Q。
发明内容
本发明是为了解决上述问题而做出的，目的是提供可以进一步增大品质因数Q的叠层电容器。
为了达到这样的目的，根据本发明的叠层电容器，其特征在于，具备：夹着电介质层层叠了第1内部电极和第2内部电极的层叠体，和位于层叠体的侧面的第1端子电极，以及与第1端子电极电绝缘、且位于层叠体的侧面的第2端子电极；第1内部电极包括，沿着层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接该第1和第2电极部分的连接部分，并且电连接于第1端子电极；第2内部电极包括，沿着层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接该第1和第2电极部分的连接部分，并且电连接于第2端子电极。
上述叠层电容器的第1和第2内部电极分别包括将电介质区域夹于中间的第1和第2电极部分。所以，上述的叠层电容器实质上相当于层叠有内部电极对的叠层电容器，可以减小其电阻。并且，在上述叠层电容器中，包含在各内部电极中的第1和第2电极部分通过连接部分互相电连接。因此，电流可以通过各种路径在内部电极内流过，可以减小电容器的电阻。其结果是，上述叠层电容器中可以增大品质因数Q。
优选，第1内部电极还包括，沿着层压体的层叠方向将电介质区域夹于与包含在该第1内部电极中的第2电极部分之间的第3电极部分、以及电连接该第3电极部分和第2电极部分的连接部分；第2内部电极还包括，沿着层压体的层叠方向将电介质区域夹于与包含在该第2内部电极中的第2电极部分之间的第3电极部分、以及电连接该第3电极部分和第2电极部分的连接部分。
此时，第1和第2内部电极分别包括第3电极部分以及电连接该第3电极部分和第2电极部分的连接部分。因此，可以进一步减小叠层电容器的电阻，可以进一步增大叠层电容器的Q。
根据本发明可以提供可以进一步增大品质因数Q的叠层电容器。
由下面所给出的详细说明和仅以示例方式给出的附图可以更清楚地理解本发明，并且，这些不能被认为用于限定本发明。
根据以下给出的详细说明本发明的应用范围会变得更加清楚。然而，应当理解的是，这些详细说明和特殊实例只是通过举例说明的方式表明的本发明的优选实施方案，从这些详细说明，本领域的技术人员能够理解各种变化和修改都在本发明的宗旨和范围内。
附图说明
图1是第1实施方式相关的叠层电容器的立体图。
图2是第1实施方式相关的叠层电容器的断面图。
图3是表示第1实施方式相关的叠层电容器的制造方法的步骤的流程图。
图4是在第1实施方式相关的叠层电容器的制造工序中形成的层叠单元体的断面图。
图5是在第1实施方式相关的叠层电容器的制造工序中形成的层叠单元体的平面图。
图6是表示在第1实施方式相关的叠层电容器的制造工序中形成的集合体的断面图。
图7是在第1实施方式相关的叠层电容器的制造工序中形成的层叠单元体的断面图。
图8是表示在第1实施方式相关的叠层电容器的制造工序中形成的集合体的断面图。
图9是第2实施方式相关的叠层电容器的断面图。
具体实施方式
以下，参照附图详细说明本发明的优选实施方式。此外，在说明中对相同要素或具有相同功能的要素使用相同符号，省略重复的说明。
(第1实施方式)
参照图1和图2说明第1实施方式相关的叠层电容器C1的构成。图1是第1实施方式相关的叠层电容器的立体图。图2是第1实施方式相关的叠层电容器的断面图。
叠层电容器C1，如图1所示，具备大致长方体形状的层压体1，和形成在层压体1上的第1端子电极3和第2端子电极5。第1端子电极3形成在与层压体1的后述的层叠方向平行的侧面中，在短边方向上延伸的侧面上。第2端子电极5形成在与层压体1的后述的层叠方向平行的侧面中，在短边方向上延伸且与形成有第1端子电极3的侧面相对的侧面上。第1端子电极3与第2端子电极5互相电绝缘。
在层压体1中，多个(在第1实施方式中为各4层)第1和第2内部电极20、30夹着电介质层10层叠。在实际的叠层电容器C1中被一体化为电介质层10之间的界限不可能目视辨认的程度。
第1内部电极20分别电连接于第1端子电极3。第2内部电极30分别电连接于第2端子电极5。
各第1内部电极20包括，沿着层压体1的层叠方向将电介质区域23夹于中间的第1电极部分21A和第2电极部分21B，以及电连接第1和第2电极部分21A、21B的连接部分25。包含在各第1内部电极20中的第1电极部分21A和第2电极部分21B被形成为，在层叠方向上看夹着电介质区域23互相重合。
包含在各第1内部电极20中的第1电极部分21A和第2电极部分21B，通过连接部分25互相电连接。关于包含在各第1内部电极20中的连接部分25的数目，每个第1内部电极20均不同。此外，包含在各第1内部电极20中的连接部分25的数目，可以是1个也可以是多个。即，包含在各第1内部电极20中的第1电极部分21A和第2电极部分21B，可以在1处连接，也可以在多处连接。
各第2内部电极30包括，沿着层压体1的层叠方向将电介质区域33夹于中间的第1电极部分31A和第2电极部分31B，以及电连接第1和第2电极部分31A、31B的连接部分35。包含在各第2内部电极30中的第1电极部分31A和第2电极部分31B被形成为，在层叠方向上看夹着电介质区域33互相重合。
包含在各第2内部电极30中的第1电极部分31A和第2电极部分31B，通过连接部分35互相电连接。关于包含在各第2内部电极30中的连接部分35的数目，每个第2内部电极30均不同。此外，包含在各第2内部电极30中的连接部分35的数目，可以是1个也可以是多个。即，包含在各第2内部电极30中的第1电极部分31A和第2电极部分31B，可以在1处连接，也可以在多处连接。
接着，说明第1实施方式相关的叠层电容器C1的制造方法。在图3中表示第1实施方式相关的叠层电容器C1的制造方法的步骤。第1实施方式相关的叠层电容器C1的制造方法，如图3所示，具备第1陶瓷坯层形成工序S1、第1电极图案形成工序S2、第2陶瓷坯层形成工序S3、第2电极图案形成工序S4、剥离工序S5、层压体形成工序S6、端子电极形成工序S7的各工序。
首先，作为形成层叠有多个叠层电容器分的第1或第2内部电极1层和电介质层1层的层叠单元体的工序，参照图4说明第1陶瓷坯层形成工序S1、第1电极图案形成工序S2、第2陶瓷坯层形成工序S3、第2电极图案形成工序S4和剥离工序S5。图4是在第1实施方式相关的叠层电容器C1的制造工序中形成的层叠单元体50的断面图。
在第1陶瓷坯层形成工序S1中，在PET薄膜P1(支撑体)上形成第1陶瓷坯层51。第1陶瓷坯层51是通过在PET薄膜P1上涂布，在以钛酸钡为主成分的电介质材料中添加并混合分散粘结剂树脂(例如有机粘结剂树脂等)、溶剂、增塑剂等而得到的陶瓷浆料后，进行干燥而形成的。
接着，在第1电极图案形成工序S2中，在第1陶瓷坯层51的上面形成多个第1电极图案53A。第1电极图案53A是通过在第1陶瓷坯层51的上面印刷电极糊之后，进行干燥而形成的。电极糊是在例如Ni、Ag、Pd等的金属粉末中混合了粘结剂树脂和溶剂等的糊状的组合物。作为印刷手段使用例如丝网印刷等。
接着，在第2陶瓷坯层形成工序S3中，在第1陶瓷坯层51和多个第1电极图案53A的上面形成第2陶瓷坯层52。与第1陶瓷坯层51同样，第2陶瓷坯层52是通过涂布陶瓷浆料后，进行干燥而形成的。
接着，在第2电极图案形成工序S4中，在第2陶瓷坯层52的上面，在从层叠方向上看与多个第1电极图案53A分别互相重叠的位置上，形成多个第2电极图案53B。与第1电极图案53A同样，第2电极图案53B是通过印刷电极糊后，进行干燥而形成的。
在第2电极图案形成工序S4中，在印刷第2电极图案53B时，第2陶瓷坯层52由包含在印刷的电极糊中的溶剂溶解，第2电极图案53B和第1电极图案53A在多处电连接。这样形成的第1电极图案53A与第2电极图案53B的连接处，相当于包含在叠层电容器C1的各内部电极20、30中的连接部分25、35。
在第2电极图案形成工序S4之后，在第2陶瓷坯层52上，在未形成第2电极图案53B的空白部印刷干燥陶瓷糊，以形成辅助层55。形成辅助层55的陶瓷糊与上述陶瓷浆料可以是相同成分，也可以是不同成分。此时，使辅助层55的厚度和第2电极图案53B的厚度相同。此外，并不是必须形成辅助层55。
由以上的工序完成形成有第1陶瓷坯层51、多个第1电极图案53A、第2陶瓷坯层52和多个第2电极图案53B的层叠单元体。
接着，在剥离工序S5中，从层叠单元体50上剥离PET薄膜P1。在图5中表示这样形成的层叠单元体50。图5是在第1实施方式相关的叠层电容器C1的制造工序中形成的层叠单元体50的平面图。
如图5所示，第1电极图案53A和第2电极图案53B分别为大致矩形状，并且被形成为大致相同形状。多个第1电极图案53A和多个第2电极图案53B以2维状排列并形成。
接着，参照图6说明层压体形成工序S6。图6是表示在第1实施方式相关的叠层电容器C1的制造工序中形成的集合体60的断面图。在层压体形成工序S6中，准备多个(在本实施方式中，例如为8层)PET薄膜P1被剥离了的层叠单元体50，层叠多个层叠单元体50和未形成有电极图案的陶瓷坯层SG来形成集合体60，通过切断集合体60来形成多个层压体1。集合体60是通过层叠陶瓷坯层SG和多个层叠单元体50，并对其进行压接而形成的。
在相对于层叠方向垂直的方向、且与第1和第2电极图案53A、53B的规定的排列方向平行的方向上，以每一层大致错开半个图案的方式，对层叠单元体50进行层叠。设在第1陶瓷坯层51上的第1电极图案53A的形成间隔为dx，则各层叠单元体50错开dx/2地进行层叠。
接着，沿互相直达的第1切断面(未图示)和第2切断面L切断集合体60，形成多个层压体1。第1切断面是与层叠方向平行的面，且是通过排列形成的第1和第2电极图案53A、53B彼此的中间的面。第2切断面L是与层叠方向平行的面，且是通过第1和第2电极图案53A、53B的中央部、以及第1和第2电极图案53A、53B彼此的中间的面。
切断后，除去包含在层压体1的第1陶瓷坯层51、第2陶瓷坯层52和辅助层55中的粘结剂，并烧结。
接着，在端子电极形成工序S7中，在层压体1的外表面形成第1端子电极3和第2端子电极5。由第2切断而L切断中央部而在层压体1的侧面露出的第1电极图案53A和第2电极图案53B，通过形成的第1端电极3或第2端电极5电连接。
这样被切断中央部而连接于第1端子电极3的第1电极图案53A和第2电极图案53B，分别相当于包含在上述的叠层电容器C1的第1内部电极20中的第1和第2电极部分21A、21B，或者包含在第2内部电极30中的第1和第2电极部分31A、31B。
此外，如上所述，在第2电极图案形成工序S4 中，由于包含在电极糊中的溶剂溶解第2陶瓷坯层52，因此，第1电极图案53A和第2电极图案53B在多处被电连接。由此，包含在叠层电容器C1的第1内部电极20中的第1电极部分21A和第2电极部分21B通过连接部分25电连接，包含在第2内部电极30中的第1电极部分31A和第2电极部分31B通过连接部分35电连接。
另外，第1陶瓷坯层51、第2陶瓷坯层52和辅助层55构成电介质层10。通过以上说明的工序，完成了叠层电容器C1。
第1实施方式相关的叠层电容器C1的第1内部电极20包括，将电介质区域23夹于中间的第1和第2电极部分21A、21B。叠层电容器C1的第2内部电极30包括，将电介质区域33夹于中间的第1和第2电极部分31A、31B。因此，可以说，叠层电容器C1实质上是夹着电介质层对2层内部电极即内部电极对进行层叠而成的叠层电容器。所以，叠层电容器C1可以减小其电阻。其结果是，根据式(1)，可以使叠层电容器C1的Q增大。
此外，在叠层电容器C1中，包含在第1内部电极20中的第1和第2电极部分21A、21B通过连接部分25电连接，包含在第2内部电极30中的第1和第2电极部分31A、31B通过连接部分35电连接。因此，在叠层电容器C1中，电流可以通过各种路径在内部电极20、30内流过。由此，可以减小叠层电容器C1的电阻。其结果是，根据式(1)，可以使叠层电容器C1的Q增大。
此外，根据第1实施方式相关的叠层电容器C1的制造方法，由于将形成有第1陶瓷坯层51、第1电极图案53A、第2陶瓷坯层52和第2电极图案53B的层叠单元体50形成在PET薄膜P1上之后，从层叠单元体50上剥离PET薄膜，所以，相比于在层叠1层陶瓷坯层和1层电极图案之后从PET薄膜P1上剥离的情况，可以将从PET薄膜P1剥离时的层叠单元体50的厚度设定得较厚。所以，可以层叠剥离面的变形更少的层叠单元体50，可以抑制在叠层电容器C1中的陶瓷坯层的层叠不良。
此外，在第1实施方式相关的叠层电容器C1的制造方法中，在第1层形成工序S1中，通过调整第1陶瓷坯层51的厚度来调整叠层电容器C1的静电容量，可以将剥离PET薄膜P1时的层叠单元体50的厚度设定为容易剥离的厚度，同时可以通过调整第1陶瓷坯层51的厚度来容易地调整叠层电容器C1的静电容量。
此外，叠层电容器C1的制造方法不限于上述的方法。以下，就叠层电容器C1的制造方法的变形例的一例，说明其与上述的方法的不同点。叠层电容器C1的制造方法的变形例与上述的方法的不同点在于，在第1电极图案形成工序S2之后有剥离工序。图7是在叠层电容器C1的制造方法的变形例的制造工序中形成的层叠单元体的断面图。
图7(a)是，通过在PET薄膜P1上形成第1陶瓷坯层51、在其上形成第1电极图案53A后、在第1陶瓷坯层51上的未形成第1电极图案53A的空白部上印刷干燥陶瓷糊、形成辅助层55而得到的层叠单元体50A的断面图。由此，形成由第1陶瓷坯层51、第1电极图案53A和辅助层55构成的层叠单元体50A。其后，从层叠单元体50A剥离PET薄膜P1。
图7(b)是，通过在PET薄膜P1上形成第2陶瓷坯层52、在其上形成第2电极图案53B后、在第2陶瓷坯层52上的未形成第2电极图案53B的空白部上印刷并干燥陶瓷糊、形成辅助层55而得到的层叠单元体50B的断面图。由此，形成由第2陶瓷坯层52、第2电极图案53B和辅助层55构成的层叠单元体50B。其后，从层叠单元体50B剥离PET薄膜P1。另外，第2陶瓷坯层52比第1陶瓷坯层51薄。
接着，层叠剥离了PET薄膜P1的层叠单元体50A、50B，形成层叠单元体50，使得多个第1和第2电极图案53A、53B在层叠方向上看分别互相重叠。此外，印刷第2电极图案53B时，第2陶瓷坯层52被包含在印刷的电极糊中的溶剂溶解(在图7(b)中省略图示)。其结果是，在对层叠单元体50A、50B进行层叠而形成层叠单元体50时，第2电极图案53B与第1电极图案53A在多处电连接。这样形成的第1电极图案53A与第2电极图案53B的连接处，相当于包含在叠层电容器C1中的连接部分25、35。
图8是表示在根据第1实施方式相关的叠层电容器C1的制造方法的变形例的制造工序中形成的集合体60的断面图。如图8所示，准备多个(在本实施方式中为例如8个)层叠单元体50，层叠多个层叠单元体50和未形成电极图案的陶瓷坯层SG而形成集合体60。进一步，通过切断集合体60而形成多个层压体1。
(第2实施方式)
参照图9说明第2实施方式相关的叠层电容器C2的构成。第2实施方式相关的叠层电容器C2与第1实施方式相关的叠层电容器C1的不同点在于，包含在第1和第2内部电极中的电极部分的数目。图9是第2实施方式相关的叠层电容器的断面图。
第2实施方式相关的叠层电容器，省略图示，其与第1实施方式相关的叠层电容器C1同样，具备层压体1、形成在该层压体1上的第1端子电极3、以及形成在相同的层压体1上的第2端子电极5。
在第2实施方式相关的叠层电容器C2中，各第1内部电极20包括第1～第3电极部分和电连接该第1～第3电极部分的连接部分。即，各第1内部电极20包括，沿着层压体1的层叠方向将电介质区域23A夹于中间的第1电极部分21A和第2电极部分21B、以及电连接第1和第2电极部分21A、21B的连接部分25A。各第1内部电极20还包括，沿着层压体1的层叠方向将电介质区域23B夹于与包含在该第1内部电极20中的第2电极部分21B之间的第3电极部分21C、以及电连接该第3电极部分21C和第2电极部分21B的连接部分25B。
包含在各第1内部电极20中的第1电极部分21A和第2电极部分21B，通过连接部分25A互相电连接。包含在各第1内部电极20中的第2电极部分21B和第3电极部分21C，通过连接部分25B互相电连接。包含在各第1内部电极20中的连接部分25A、25B的数目，分别可以为1个或者也可以为多个。
在第2实施方式相关的叠层电容器C2中，各第2内部电极30包括第1～第3电极部分和电连接该第1～第3电极部分的连接部分。即，各第2内部电极30包括，沿着层压体1的层叠方向将电介质区域33A夹于中间的第1电极部分31A和第2电极部分31B、以及电连接第1和第2电极部分31A、31B的连接部分35A。各第2内部电极30还包括，沿着层压体1的层叠方向将电介质区域33B夹于与包含在该第1内部电极30中的第2电极部分31B之间的第3电极部分31C、以及电连接该第3电极部分31C和第2电极部分31B的连接部分35B。
包含在各第2内部电极30中的第1电极部分31A和第2电极部分31B，通过连接部分35A互相电连接。包含在各第2内部电极30中的第2电极部分31B和第3电极部分31C，通过连接部分35B互相电连接。包含在各第2内部电极30中的连接部分35A、35B的数目，分别可以为1个或者也可以为多个。
第2实施方式相关的叠层电容器C2的第1和第2内部电极20、30分别包括，将电介质区域23A、23B夹于中间的第1～第3电极部分21A～21C、31A～31C。所以，可以说，叠层电容器C2实质上是夹着电介质层对3层内部电极进行层叠而成的叠层电容器。因此，叠层电容器C2可以减小其电阻。其结果是，根据式(1)可以增大品质因数Q。
此外，在叠层电容器C2的第1和第2内部电极20、30中分别地，第1～第3电极部分21A～21C、31A～31C通过连接部分25A、25B、35A、35B电连接。由此，在叠层电容器C2中，电流可以通过各种路径在内部电极20、30内流过。因此，叠层电容器C2可以减小其电阻。其结果是，根据式(1)可以增大品质因数Q。
此外，在叠层电容器C2中，第1和第2内部电极20、30分别包括3个电极部分21A～21C、31A～31C。因此，相比于各内部电极20、30包括2个电极部分的情况，可以进一步减小叠层电容器的电阻。其结果是，可以进一步增大叠层电容器C2的Q。
在各内部电极中包含的3个以上的电极部分未在该内部电极内电连接而只通过端子电极连接的情况下，在内部电极内在层叠方向上位于中间的电极部分、即对静电容量的形成未做贡献的电极部分中，电流难以流过。与此相对，在叠层电容器C2中，由于包含在各内部电极20、30中的第1～第3电极部分21A～21C、31A～31C在该内部电极内通过连接部分25A、25B、35A、35B电连接，所以，在内部电极20、30内在层叠方向上位于中间的电极部分、即在第2电极部分21B、21C中也充分流入电流。因此，各内部电极20、30在内部电极内包括互相电连接的3个电极部分的叠层电容器C2，对于减小电阻特别有效。所以，叠层电容器C2对于增大Q非常有效。
以上，详细说明了本发明的优选实施方式，但是本发明并不限定于上述实施方式。例如，包含在第1内部电极20中的电极部分的数目和包含在第2内部电极30中的电极部分的数目也可以为3个以上。
此外，例如，电介质层10的层叠数以及第1和第2内部电极20、30的层叠数，不限于在上述的实施方式中记载的数目。此外，端子电极3、5的数目也不限于在上述的实施方式中记载的数目。此外，包含在各内部电极中的连接部分的数目为多个的情况，由于叠层电容器的电阻进一步减小，所以优选。
从上面已经描述的发明可知，本发明可以以各种方式进行改变。这些改变并不能被看作脱离了本发明的精神和范围，对于所有对本领域普通技术人员而言显而易见的这些修改，都被包含在本发明的权利要求的范围内。
Claims (2)
1.一种叠层电容器，其特征在于，
具备：
夹着电介质层层叠了第1内部电极和第2内部电极的层压体，
位于所述层压体的侧面的第1端子电极，以及
与所述第1端子电极电绝缘、且位于所述层压体的侧面的第2端子电极；
所述第1内部电极包括，沿着所述层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接该第1和第2电极部分的连接部分，并且电连接于第1端子电极；
所述第2内部电极包括，沿着所述层压体的层叠方向将电介质区域夹于中间的第1电极部分和第2电极部分、以及电连接该第1和第2电极部分的连接部分，并且电连接于所述第2端子电极。
2.如权利要求1所述的叠层电容器，其特征在于，
所述第1内部电极还包括，沿着所述层压体的层叠方向将电介质区域夹于与包含在该第1内部电极中的所述第2电极部分之间的第3电极部分、以及电连接该第3电极部分和所述第2电极部分的连接部分；
所述第2内部电极还包括，沿着所述层压体的层叠方向将电介质区域夹于与包含在该第2内部电极中的所述第2电极部分之间的第3电极部分、以及电连接该第3电极部分和所述第2电极部分的连接部分。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005286597 | 2005-09-30 | ||
| JP2005-286597 | 2005-09-30 | ||
| JP2005286597A JP4209879B2 (ja) | 2005-09-30 | 2005-09-30 | 積層コンデンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1941234A true CN1941234A (zh) | 2007-04-04 |
| CN1941234B CN1941234B (zh) | 2011-05-18 |
Family
ID=37901660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101599650A Active CN1941234B (zh) | 2005-09-30 | 2006-09-28 | 叠层电容器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7239500B2 (zh) |
| JP (1) | JP4209879B2 (zh) |
| KR (1) | KR100849378B1 (zh) |
| CN (1) | CN1941234B (zh) |
| TW (1) | TWI313473B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101971261B (zh) * | 2008-02-29 | 2012-10-10 | 索尼公司 | 记录介质盒 |
| CN106548867A (zh) * | 2016-12-22 | 2017-03-29 | 北京元六鸿远电子科技股份有限公司 | 一种低直流电阻三端电容器及制备方法及材料 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7283348B2 (en) * | 2005-12-22 | 2007-10-16 | Tdk Corporation | Multilayer capacitor |
| JP5600247B2 (ja) * | 2008-06-11 | 2014-10-01 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
| KR101032343B1 (ko) * | 2009-05-12 | 2011-05-09 | 삼화콘덴서공업주식회사 | 고전압 ｍｌｃｃ 및 이를 이용한 ｄｃ-링크 커패시터 모듈 |
| KR101101530B1 (ko) | 2010-06-24 | 2012-01-04 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 |
| KR20140057926A (ko) * | 2012-11-05 | 2014-05-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| KR102061502B1 (ko) * | 2013-03-19 | 2020-01-02 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| KR102212640B1 (ko) * | 2015-07-06 | 2021-02-05 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02251120A (ja) * | 1989-03-24 | 1990-10-08 | Murata Mfg Co Ltd | 積層コンデンサ |
| JP2872446B2 (ja) * | 1991-06-10 | 1999-03-17 | ローム株式会社 | 積層セラミックコンデンサ |
| JPH06349666A (ja) | 1993-06-02 | 1994-12-22 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JPH08241828A (ja) * | 1995-03-02 | 1996-09-17 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| US6549395B1 (en) * | 1997-11-14 | 2003-04-15 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
| JP2000235932A (ja) * | 1999-02-16 | 2000-08-29 | Murata Mfg Co Ltd | セラミック電子部品 |
| TWI266342B (en) * | 2001-12-03 | 2006-11-11 | Tdk Corp | Multilayer capacitor |
| US6606237B1 (en) * | 2002-06-27 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same |
| TWI229878B (en) * | 2003-03-12 | 2005-03-21 | Tdk Corp | Multilayer capacitor |
| JP3883528B2 (ja) * | 2003-08-19 | 2007-02-21 | Ｔｄｋ株式会社 | 電子部品 |
| US7088569B1 (en) * | 2005-12-22 | 2006-08-08 | Tdk Corporation | Multilayer capacitor |
-
2005
- 2005-09-30 JP JP2005286597A patent/JP4209879B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-22 US US11/525,170 patent/US7239500B2/en active Active
- 2006-09-28 CN CN2006101599650A patent/CN1941234B/zh active Active
- 2006-09-29 KR KR1020060096104A patent/KR100849378B1/ko active IP Right Grant
- 2006-09-29 TW TW095136168A patent/TWI313473B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101971261B (zh) * | 2008-02-29 | 2012-10-10 | 索尼公司 | 记录介质盒 |
| CN106548867A (zh) * | 2016-12-22 | 2017-03-29 | 北京元六鸿远电子科技股份有限公司 | 一种低直流电阻三端电容器及制备方法及材料 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1941234B (zh) | 2011-05-18 |
| JP2007096206A (ja) | 2007-04-12 |
| US7239500B2 (en) | 2007-07-03 |
| TW200731305A (en) | 2007-08-16 |
| TWI313473B (en) | 2009-08-11 |
| US20070076347A1 (en) | 2007-04-05 |
| KR100849378B1 (ko) | 2008-07-31 |
| KR20070037414A (ko) | 2007-04-04 |
| JP4209879B2 (ja) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1941234A (zh) | 叠层电容器 | |
| CN1236658C (zh) | 单片陶瓷电子元件及其制造方法和电子器件 | |
| CN104517727B (zh) | 多层陶瓷电容器及其制备方法和安装有该多层陶瓷电容器的电路板 | |
| CN1662116A (zh) | 多层陶瓷基板及其制造方法 | |
| CN1906986A (zh) | 内装片状电子元器件的多层基板及其制造方法 | |
| CN1909125A (zh) | 层叠电子部件 | |
| KR20000076875A (ko) | 적층 세라믹 캐패시터 | |
| CN1781166A (zh) | 层叠式陶瓷电子元件及其制造方法 | |
| JP5152278B2 (ja) | 積層電子部品の製造方法及び積層電子部品 | |
| CN1197102C (zh) | 多层陶瓷电子部件及其制造方法 | |
| CN1744243A (zh) | 积层陶瓷电容器 | |
| KR20130065199A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR101050665B1 (ko) | 정전기 대책 부품의 제조 방법 | |
| CN1073305C (zh) | 压电谐振器 | |
| CN1838351A (zh) | 多层陶瓷电子元件及其制作方法 | |
| CN1909126A (zh) | 叠层电容器的制造方法以及叠层电容器 | |
| JP3603655B2 (ja) | 導電性ペースト及びそれを用いたセラミック電子部品の製造方法 | |
| JP4436336B2 (ja) | 多数個取り配線基板およびその製造方法 | |
| JP2000269074A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP2000315618A (ja) | 積層セラミック電子部品の製造方法 | |
| CN1380664A (zh) | 叠层陶瓷电子元件的制造方法以及叠层电感器的制造方法 | |
| CN1627884A (zh) | 陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块 | |
| US10340087B2 (en) | Multilayer electronic component having first internal electrode base patterns exposed to an end and opposing side surfaces of a body, and method of manufacturing the same | |
| CN1142559C (zh) | 低电容芯片变阻器及其制作方法 | |
| US20230260710A1 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |