CN1142559C - 低电容芯片变阻器及其制作方法 - Google Patents

低电容芯片变阻器及其制作方法 Download PDF

Info

Publication number
CN1142559C
CN1142559C CNB991007506A CN99100750A CN1142559C CN 1142559 C CN1142559 C CN 1142559C CN B991007506 A CNB991007506 A CN B991007506A CN 99100750 A CN99100750 A CN 99100750A CN 1142559 C CN1142559 C CN 1142559C
Authority
CN
China
Prior art keywords
rheostat
layer
internal electrode
coating
chip varistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991007506A
Other languages
English (en)
Other versions
CN1264132A (zh
Inventor
安炳俊
金龍柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAIRAPTHYO CO Ltd
Original Assignee
SAIRAPTHYO CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAIRAPTHYO CO Ltd filed Critical SAIRAPTHYO CO Ltd
Priority to CNB991007506A priority Critical patent/CN1142559C/zh
Publication of CN1264132A publication Critical patent/CN1264132A/zh
Application granted granted Critical
Publication of CN1142559C publication Critical patent/CN1142559C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

本发明公开一种低电容芯片变阻器及其制作方法,该变阻器能保护电子仪表中的电子元件免受外、内部电涌,且适用于低电容的电子元件,该变阻器包括:至少一个由具有低介电常数的构件构成的片型支撑层;至少一个以上制作在支撑层上的变阻器层的变阻器;至少两个以上与变阻器层的预定部分重叠并与变阻器层连接的内部电极,各电极都有一端从支撑层的侧面伸出;一对整体制作的外部电极,制作在变阻器层叠体的侧面上并与每个内部电极的一端连接的。

Description

低电容芯片变阻器及其制作方法
本发明涉及一种低电容芯片变阻器及其制作方法,特别是涉及一种改进的低电容芯片变阻器及其制作方法,这种变阻器和制作方法能保护电子设备中的电子元件免受外部或内部电涌并且非常适合于要求低电容的电子元件。
近来,由于电子设备做得比较轻、体积小并且有多种功能,所以采用表面装配器件(SMD)的高密度装配技术在迅速发展。因为表面装配器件电路的信号传输速度超过兆赫单位,所以为了实现高速信号传输和更快的电路工作速度,电容应当降低到低于10pF。最好是降低到低于5pF,以便满足更高速的信号传输的要求。
为了满足上述要求,深入细致地研究了作为一种芯片型变阻器的盘型变阻器。用叠片法制作的芯片变阻器要想达到低电容会有许多问题,这是因为组成上述变阻器的材料具有高介电常数。一般来说,因为芯片变阻器是用具有高介电常数的材料制造的,因此,如果与外部电极接触的两端部分的面积比较大,则不管内部电极的表面积怎样,电容都要增大。因此,为了减小电容,变阻器应当比较薄,从而减小两端部分的表面积。
通常,为了使变阻器的电容低于5pF,变阻器层的厚度要制造得小于1mm。如果变阻器层的厚度小于1mm,那么当把变阻器层叠以后进行烧结时或当对上述变阻器进行加工时,变阻器很容易变形或破碎,因此,不可能制作出满足低电容要求的较薄的变阻器。因此,大家知道层叠芯片变阻器不可能具有低于1000pF的电容。目前,低电容芯片变阻器还未用于工业上。因此,迫切需要具有足以用于高速信号电路的低电容并且在进行制作加工时不容易变形和破碎的低电容芯片变阻器。
因此,本发明的目的就是提供一种具有可用于高速信号电路的低电容的芯片变阻器,并且当对这种芯片变阻器进行制作和加工时不容易变形和破碎。
本发明的另一个目的是提供一种制作上述低电容芯片变阻器的制作方法。
本发明的以上两个目的是通过提供具有较薄的变阻器层的可用于高速信号电路的低电容芯片变阻器和一个支撑层而实现的,该支撑层应具有支撑上述变阻器的至少一个表面上的变阻器层所需的强度和厚度,具有低介电常数,并且不影响变阻器层的变阻器特性。
在本发明中,低电容变阻器包括层叠体和支撑层,层叠体由具有预定厚度、适合用于高速信号电路的较低电容的至少一个变阻器涂层形成的变阻器层组成,支撑层具有较低的介电常数和预定强度与厚度,以便牢固地支撑变阻器层,至少两个以上的内部电极以及外部电极,这些内部电极是在变阻器层上形成的,通过变阻器层互相连接,并且整体地淀积和烧结在变阻器层的至少一个表面上,外部电极则是制作在层叠体的两个侧面上并与内部电极通电连接。
为了达到上述目的,在本发明中,支撑层是由一个具有很低介电常数的构件形成的,它不影响变阻器的特性,并且具有预定的强度和厚度,以便保护变阻器免受加工时产生的外部冲压,和在预定的烧结温度下与变阻器烧结在一起时不容易变形。支撑层最好是由具有很低介电常数的陶瓷材料构成。这种陶瓷支撑层应当具有足以支撑变阻器层的预定厚度。陶瓷支撑层的上述厚度大于0.1mm。支撑层的这一厚度是根据电容和使用条件确定的。必要时,可以改变上述条件。
在本发明中,变阻器层的厚度越薄越好。在这里,变阻器层的厚度最好是小于1mm,并且它最好是1μ至1mm。变阻器层可以用诸如ZnO、BaTiO3、SrTiO3等已知的变阻器材料制作。此外,变阻器层也可以用一种或两种诸如Bi2O3、Sb2O3、MnO2、Co2O3、Ag2O、PbO等辅助材料与上述变阻器材料一起制作。变阻器材料和辅助材料可以独立使用,也可以两种以上的上述材料混合使用。然而,作为变阻器材料和辅助材料,可以使用通常用作变阻器材料和辅助材料的其它材料。
变阻器层可以制作在陶瓷支撑层的整个表面上,或者部分地制作在形成内部电极的陶瓷片上。采用后一种结构时,因为上述变阻器的厚度较薄,暴露的表面面积小,因此有可能得到具有较低电容的芯片变阻器。
所构成的内部电极应当至少包括两个与层叠体的两端的外部电极相连接的电极。此外,内部电极既可以制作在变阻器层的表面,也可以制作在支撑层的表面上。上述两个内部电极可以制作在变阻器层的同一表面上,或者制作在变阻器层的两侧。内部电极不直接连接,而是通过变阻器层进行连接。
至少还要有个不与外部电极连接的第三个内部电极,它可以通过变阻器层同与外部电极连接的两个内部电极连接。在这种情况下,第三个内部电极可以至少平行于两个内部电极的一个制作在变阻器层的同一表面上,并且可以在变阻器层的两侧相对于变阻器层与两个内部电极的至少一个层叠在一起。
为了达到上述目的,这里给出了根据本发明制作芯片变阻器的一种方法,这种方法包括以下步骤,利用诸如遮蔽法等一种预定的涂覆法在支撑层的表面上涂一层用变阻器材料制造的软膏或油墨,形成第一变阻器涂层并使之脱水,在该变阻器涂层的表面上形成第一与外部电极连接的内部电极,在此结构的表面上形成第二内部电极,分别与涂层和外部电极连接,然后在此结构的表面上叠上变阻器层和/或支撑层,从而形成变阻器层叠部件。此后,在层叠体的侧面上形成一个外部电极,从层叠体外露的内部电极分别与外部电极连接,然后把变阻器涂层与支撑层整体地烧结在一起。
在本发明中,构成变阻器层的变阻器涂层是这样制作的,即把占90-95%重量的从包括ZnO、BaTiO3、SrTiO3的材料群中选出一种或两种以上的变阻器主体材料,与占5-10%重量的从包括Bi2O3、Sb2O3、MnO2、Co2O3、Ag2O和PbO的材料群中选出一种或两种以上的变阻器辅助材料加以混合,然后在这样制成的化合物中根据化全物的总重量加入占3-8%重量的有机粘合剂,然后再加入预定数量的有机溶剂,这样,把所得到的化合物制成可供丝网印制使用的软膏或油墨,并且用丝网印制法制作涂层。
在本发明中,作为粘合剂,可以采用PVA、PVB或efhlycellurous。此外,可以利用诸如topinol、丁基卡必醇、甲醇、乙醇等醇群作为有机溶剂。上述有机粘合剂和有机溶剂只是为了举例。即,不仅限于上述有机粘合剂和有机溶剂。
在本发明中,支撑层是通过在包含金属氧化物(尽管其介电常数较低但不影响变阻器特征)的陶瓷材料粉末中加入有机溶剂而制造的,然后利用球磨机进行研磨加工使所得到的化合物均匀混全,从而涂敷成合成树脂薄膜并使之脱水,达到所要求的预定厚度。
变阻器的内部电极可以利用丝网印制法印制含有Pt的氧化物成份和Ag-Pt导电金属组份的软膏来制造。该内部电极可以做成带形并且可以线性地制作。层叠体的至少一个侧面是暴露的,这样,当对形成了电极的变阻器片进行切削时就可以把内部电极同外部电极连接起来,以便制造小片层叠体,从而制作出芯片变阻器的成品。
为了达到本发明的以上目的,这里提供了一种包含一个陶瓷支撑层的芯片变阻器,一种包括只是在支撑层表面的里面部份上形成的变阻器层的变阻器层叠件,以防止它侧面暴露出支撑层并且借助变阻器层把至少两个内部电极与一个外部电极连接起来,在层叠体的两个侧面上形成一个外部电极以便与内部电极连接。
在上述芯片变阻器中,变阻器层可以通过在支撑层的表面上涂敷变阻器材料软膏来制作,或者是在支撑层表面上形成的变阻器层表面上制作。此外,变阻器层还可以先在支撑层表面上形成凹槽,再用铸造法在凹槽中嵌入变阻器软膏来制作。上述变阻器层做好后与两个同外部电极连接的内部电极的末端部分连接起来,并且不暴露出支撑件的四个侧面。变阻器层可以制作在最下面的内部电极与支撑件表面之间。
在上述芯片变阻器中,至少要有两个内部电极,第三个内部电极可以不与外部电极连接,但是必要时可以通过变阻器层与内部电极连接。与外部电极连接的内部电极在支撑件的表面上制作成涂层的形式,每一个内部电极的里端部分制作成与变阻器层相接触,从而使内部电极同变阻器层连接起来。
如果将变阻器层嵌入支撑层的凹槽中,那么可以用铸造法制作。由于变阻器层是制作在凹槽中,这样便可能减小芯片变阻器的厚度。
在本发明中,因为变阻器层不会在侧面暴露出连接外部电极的那些部分,因而有可能把电容器的电容减小到5pF,特别是可以减小到3pF以下。
在根据本发明制作的芯片变阻器中,因为变阻器层是用涂敷法制作的,所以变阻器层可以做得比较薄,并且因为它是靠具有很低的介电常数的陶瓷片制作的支撑层支撑的,因此当对变阻器进行制作或加工时变阻器不容易破碎或损坏。此外,由于跟电容有关的与外部电极接触的两个侧面的面积很小,因此电容就减小了。
在本发明中,因为变阻器的电容减小到10pF,特别是减小到低于5pF,所以可以有效地保护电气元件免受内部或外部电涌,并且有可能得到极好的变阻器特性和实现变阻器的高速运作。
本发明的其它优点、目的和特性,将从以下的描述看到更加清楚。
通过下文的详细描述和附图,可以更全面地了解本发明。这些附图仅是为了举例,因此它们不限于本发明。
图1是本发明的一个实施例的芯片变阻器的透视图;
图2是图1所示芯片变阻器的垂直剖面图;
图3是图1所示芯片变阻器的水平剖面图;
图4是本发明的另一个实施例的芯片变阻器的透视图;
图5是图4所示芯片变阻器的垂直剖面图;
图6是本发明的再一个实施例的芯片变阻器的垂直剖面图;
图7是图6所示芯片变阻器的水平剖面图;
图8是图6所示芯片变阻器的层叠结构的部件分解透视图;
图9至图11是具有类似于图6所示芯片变阻器的结构,但分别采用不同的内部电极的芯片变阻器的垂直剖面图。
图12是本发明的又一个实施例的芯片变阻器的垂直剖面图;
图13是图12所示芯片变阻器的水平剖面图;
图14至图16是具有类似于图13所示芯片变阻器的结构,但分别采用不同的内部电极的芯片变阻器的垂直剖面图。
图1至图3是本发明的第一实施例的芯片变阻器的透视图。该芯片变阻器包括一个层叠体10,层叠体10上有一个变阻器层11,有内部电极14、15和16,层叠在变阻器层11的两面上的陶瓷支撑层12和12a,以及为与内部电极14、15和16相连接而在层叠体10的两个侧面上形成的外部电极13和13a。上述变阻器层11是利用印制法对几个变阻器涂层进行烧结成整体作成的。如图1至图3所示的那样,变阻器层11制作在支撑层12与12a之间的整个表面上,其四周表面在侧向上暴露出层叠体10的侧表面。此外,内部电极14和16的端头部分从层叠体10的一个侧面露出并与外部电极13连接,内部电极15从层叠体10的另一个侧面露出并与外部电极13a连接。在根据本发明制作的芯片变阻器中,变阻器层11由支撑层12和12a支撑。
图4和图5是本发明的第二个实施例的芯片变阻器。本发明的第二个实施例的结构类似于本发明第一个实施例的结构。在本发明第二个实施例中,变阻器层11的一个表面由支撑层12支撑。该芯片变阻器的变阻器层11包括一个用多个印制薄膜形成的变阻器涂层,与图1的变阻器层相同。
图6是本发明的第三个实施例的芯片变阻器的剖面示意图。如图所示,在这种芯片变阻器中,具有内部电极24和25并且在印制层上形成的变阻器层21靠两侧的支撑层12和12a支撑,内部电极24和25与每个层叠体20的两个侧面上外部电极13和13a相连接。该芯片变阻器的变阻器层21是层叠体20上沿纵向制作的,并且如图7所示,变阻器层21的宽度要比层叠体的宽度窄,因此,变阻器层21不从层叠体20的两个侧面露出来。
图8是图6和图7所示芯片变阻器层叠体20的制作工艺的部件分解透视图。如图8所示,层叠体20是由一个支撑层12、一个用印制法制作在支撑层12的表面上的变阻器涂层26,一个内部电极24,一个用印制法制作在内部电极24表面上的变阻器涂层27,一个内部电极25,一个用印制法制作在内部电极25上表面的变阻器涂层28,和一个上支撑层层叠而成。上述的支撑层12和12a,变阻器涂层26、27和28,以及内部电极24和25,依次层叠起来并且进行整体烧结,从而形成图6和图7的结构。为了更清楚地说明变阻器的结构,在这些图中,示出的支撑层12和12a以及变阻器涂层26、27和28是分开的。实际上,变阻器层和支撑层是整体烧结的。
因为暴露在外的变阻器层的表面面积要比在支撑面积的整个表面上形成变阻器层的面积小,所以上述变阻器层具有较低的电容。此外,因为相同的上层和下层支撑层接合在两侧部分,所以接合力增大,它要比在支撑层的整个表面形成变阻器层时强大得多。
与图6至图8一样,图9至图11中所示的芯片变阻器是由变阻器涂层形成的,所以形成层叠体20a的变阻器层21a、21b和21c是用印制方法制作的,但是内部电极的形状是用与图6至图8的芯片变阻器不同的办法制作的。
在图9的芯片变阻器中,与支撑层12的表面邻接的内部电极29不与外部电极连接,与外部电极连接的内部电极24a和25a是在相同的表面上制作的,并且不直接连接。内部电极24a和25a不直接与内部电极29连接。换句话说,内部电极24a和25a通过变阻器层21a进行连接。在上述芯片变阻器中,变阻器层21a和内部电极24a、25a与29是采用与图6的芯片变阻器相同的印制方法制作的。
图10中的芯片变阻器包括与在上下层结构中分开制作的外部电极连接的两个内部电极24b和25b,以及不与外部电极连接的两个内部电极30和31。与外部电极连接的内部电极24b和25b以及不与外部电极连接的内部电极30和31制作在不同的表面上。
图11中的芯片变阻器的结构与图6中的芯片变阻器相同,只是与外部电极连接的内部电极的里端部分不彼此重叠,而且沿纵向以规则的间隔相互间隔开。
图12至图16是本发明的又一个实施例的芯片变阻器,在该实施例中,变阻器层21d、21e、21f和21g不露在外面。在这样结构的芯片变阻器中,变阻器层21d、21e、21f和21g仅仅制作在变阻器层叠体的里面部分上,并且至少与两个以上的内部电极24d、25d;24e、25e、29e;24f、25f、30f;24g、25g、31g层叠,使得变阻器层的外围部分不暴露在层叠体外。里面的电极可以直接制作在变阻器层的表面上,或者是制作在于支撑层的表面上形成的变阻器层的表面上。然而,在层叠体的外围表面上形成的一部分内部电极直接制作在支撑层上。
如图12和图13所示,芯片变阻器包括在层叠的变阻器涂层上形成的变阻器层21d和在上下结构中的变阻器层中分开制作的内部电极24d和25d,内部电极24d直接制作在支撑层12的表面上,变阻器层21d不暴露在制作了外部电极的侧表面和没有制作外部电极的侧表面的外面。在上述结构中,由于变阻器层21d不直接与层叠体20d的外围表面中的外部电极连接,因此,有可能减小变阻器的电容。
图14至图16示出了具有与图12中所示的芯片变阻器中的不同类型电极的芯片变阻器。如图14中所示的芯片变阻器包括一个在不与外部电极13和13a连接的支撑层12中制作的内部电极29e,以及两个内部电极24e和25e,它们各自有不同于内部电极29e的预定高度,制作在同一表面上并与外部电极13和13a连接。
如图15所示,芯片变阻器包括在支撑层12的表面上形成的两个内部电极24f和25f以及两个各自有不同于内部电极24f和25f的预定高度的内部电极30f和31f。内部电极24f和25f从层叠体的两个侧面延伸出来并与外部电极13和13a连接,内部电极30f和31f不直接与外部电极13和13a连接。此外,在内部电极24f、25f、30f和31f互相交叉的那部分中,变阻器层21f制作在这些内部电极之间。与外部电极13和13a连接的内部电极24f和25f,通过变阻器层和内部电极30f及31f互相连接起来。
如图16所示,在这种芯片变阻器中,内部电极24g和25g制作在支撑层12的表面上并且从侧面延伸出来以便与外部电极连接,变阻器层21g制作在与内部电极24g和25g的末端部分重叠的那个内部电极的上表面上。
在上述的芯片变阻器中,变阻器层和内部电极都是利用诸如丝网印制法等这种涂敷方法制作在涂层上的。
下面将参照附图来说明本发明制作芯片变阻器的制作方法。
把制造陶瓷电子产品所用的具有很低的介电常数的陶瓷粉末与诸如PVA或PVB等有机粘合剂进行混合,并加入一种醇,例如甲醇,作为有机溶剂,所得到的化合物可以用来制造膏剂状态的化合物。此后,把所得到的化合物涂敷在诸如聚乙烯薄膜之类的合成树脂薄膜上,厚度大于0.1mm并对其进行脱水,在陶瓷片上形成支撑层。把占90-95%重量的从包括ZnO、BaTiO3的材料群中选出主体材料,与占5-10%重量的诸如Bi2O3、Sb2O3、MnO2等变阻器辅助材料加以混合,并根据变阻器材料的总重量把占5%重量的诸如PVA或PVB等有机粘合剂与所得到的化合物进行混合。将诸如topinol之类的某种有机溶剂加到所得到的化合物中,然后利用球磨机对所得到的化合物均匀地进行研磨,从而制造软膏或油墨型经验变阻器化合物。此后,利用丝网印制法把这种经验变阻器化合物印制在陶瓷片的表面上形成厚度为20μ至1mm的支撑层,从而制成第一变阻器涂层,并利用丝网印制法把PtO膏剂印制在变阻器涂层的上表面上,从而制成第一内部电极。然后,利用上述方法在第一内部电极的上表面上依次制作第二变阻器涂层和第二内部电极,这样,将内部电极完全覆盖起来从而形成变阻器层叠部件。最好是在第二内部电极的上表面上制作一层电极保护变阻器层,或是通过涂敷变阻器层并叠置陶瓷片来制作支撑层。
将所得到的结构在温度为800-1300℃的炉子内进行烧结,然后在这样制造的变阻器烧结体的两个侧面上制作外部电极,以便制作芯片变阻器,在这种变阻器中,变阻器涂层是整体制作的,并且在一面或两面上用陶瓷支撑层予以增强。
在本发明中,因为变阻器层是用印制法制作的,其厚度很薄,因此与外部电极接触的表面面积很小,使得变阻器具有小电容,而且,因为变阻器层由具有较低介电常数的陶瓷支撑层支撑,其强度增大了,因此,当对产品进行制作或加工时变阻器层不会变形或受到损坏。
特别是,在本发明中,因为变阻器层是用印制法制作的一个涂层,所以变阻器层只能制作于支撑层中,而且不从装有外部电极的层叠体的侧面露出。在变阻器层只制作于层叠体中的情况下,因为变阻器层不与外部电极接触,因此有可能减小变阻器的电容。特别是在变阻器层只制作在变阻器里的芯片变阻器中,当在最高的内部电极或内部电极上的保护变阻器层的表面上制作第二陶瓷片的支撑层时,因为对制作在层叠体的四周部分上的相同部件的上下层陶瓷片进行了接合,增大了层叠体的接合力,因此,这种芯片变阻器的强度与通过不同部件的变阻器层加以接合的变阻器的接合力相比有很大提高。
〔实例1〕
把由占重量95%的ZnO粉末和占重量5%的Sb2O2与Bi2O3的1∶1化合物组成的变阻器材料粉末按95%的重量同占5%重量的聚乙烯醇进行混合,并在所得到的化合物中加入预定量的topinol,然后利用球磨机对所得到的化合物进行研磨,从而制造一种经验变阻器化合物。利用丝网印制法把这种经验变阻器化和物印制在厚度为1mm的陶瓷片上,从而形成厚度为5μ的第一变阻器涂层,然后在该涂层的表面上印制由PtO膏剂制造的第一内部电极,用同样方法在所得到的结构的表面上印制第二变阻器涂层和第二内部电极。此后,在所得到的结构的表面上制作保护变阻器涂层,再对所得到的结构进行切割,使得第一和第二内部电极从两个侧面露出,从而制成变阻器层叠部件。将所得到的结构放在炉子内在900℃的温度下烧结,把外部电极膏剂涂敷在变阻器烧结体的两个侧面上,用已知方法将内部电极从两个侧面露出,这样,便制成本发明的芯片变阻器。
〔实例2〕
实例2是采用与实例1相同的方法进行的,所不同的是把陶瓷片层叠在没有制作保护变阻器涂层的内部电极表面上。
〔实例3〕
实例3是采用与实例2相同的方法进行的,所不同的是不用ZnO而用BaTiO3作为变阻器主体部件,而且当制作变阻器涂层时所形成的涂层是带型的,对所得到的结构进行切割,使得变阻器层不露出没有制作内部电极的那两个侧面。
〔实例4〕
实例4是在实例2的基础上进行的。在实例4中,不用ZnO而用SrTiO3。把变阻器涂层制作成四边形形状,当对所得到的结构进行切割时,切在没有制作变阻器涂层的那一部分,使得变阻器层不暴露到层叠体四周部分的外面。
〔实例5〕
利用PtO膏剂把第一内部电极印制在厚度为1.5mm的陶瓷片的表面上,利用丝网印制法在所得到的结构上制作实例1的经验变阻器,使其达到3μ的厚度,以形成第一变阻器涂层,然后用同样的方法在该涂层的四边形形状的表面上分别地印制第二内部电极和保护变阻器涂层。在变阻器层与层之间对所制作的陶瓷片进行切割,使得第一和第二内部电极从两个侧面露出,而变阻器层不露到外面,制成变阻器层叠部件。将所得到的结构放进炉子内,在900℃的温度下烧结,然后,把外部电极膏剂涂敷在变阻器烧结体的两个侧面上,用已知的方法将内部电极从两个侧面露出,这样,制成本发明的芯片变阻器。
〔实例6〕
按照实例1的方法制作变阻器。这次是把内部电极线性地制作在变阻器层上。
虽然为了说明起见公开了本发明的最佳实施例,但是本技术领域的人员都知道,在不脱离本发明权利要求的范围和技术方案,可以作各种各样的修改、添加和替换。

Claims (18)

1、一种低于10pF电容的芯片变阻器,它包括:
至少一个由具有低介电常数的部件构成的片型陶瓷支撑层;
一个包括至少一个以上制作在支撑层上的变阻器涂层的变阻器层;
至少一个以上与变阻器层的预定部分重叠并与变阻器层连接的内部电极,每个电极都有一端从支撑层的侧面伸出;
一对整体制作的外部电极,制作在由支撑层、变阻器层和内部电极整体构成的变阻器层叠体的侧面上,并与每个内部电极的一端连接。
2、如权利要求1所述的芯片变阻器,其特征在于:所述的支撑层制作在层叠体的两个表面上。
3、如权利要求1所述的芯片变阻器,其特征在于:所述的变阻器涂层是用印制法制作的。
4、如权利要求3所述的芯片变阻器,其特征在于:所述的变阻器涂层是用从ZnO、BaTiO3和SrTiO3这组材料中选择的一种变阻器材料制作的,或者是用ZnO、BaTiO3和SiTiO3的组合物制作的。
5、如权利要求4所述的芯片变阻器,其特征在于:所述的变阻器涂层进一步含有Bi2O3、Sb2O3、MnO2、Co2O3、Al2O和PbO中的至少一种材料,或者由选自Bi2O3、Sb2O3、MnO2、Co2O3、Al2O和PbO中的至少二种材料组成的混合物,作为辅助材料。
6、如权利要求1所述的芯片变阻器,其特征在于:所述的层叠体是用印制法制作在支撑层上的,因此变阻器涂层和内部电极是交替地层叠的。
7、如权利要求1所述的芯片变阻器,其特征在于:所述的变阻器层只制作在层叠体的里面部分上,因此它不从层叠体的侧面露出。
8、如权利要求1所述的芯片变阻器,其特征在于:至少一个内部电极直接制作在支撑层的表面上。
9、如权利要求1所述的芯片变阻器,其特征在于:所述的内部电极包括至少一个不与外部电极连接的内部电极。
10、如权利要求1所述的芯片变阻器,其特征在于:变阻器层的厚度为20μ至1mm。
11、如权利要求1所述的芯片变阻器,其特征在于:陶瓷支撑层的厚度大于0.1mm。
12、一种低于10pF电容的芯片变阻器的制作方法,包括以下步骤:
用一种低介电常数的陶瓷材料制作支撑层的支撑片;
用一种变阻器材料制成的膏剂在支撑片的表面上涂敷第一变阻器涂层;
在第一变阻器涂层的表面上印制第一内部电极;
在印有第一内部电极的变阻器涂层的表面上涂敷第二变阻器涂层,以便完全覆盖第一内部电极;
在第二变阻器涂层的表面上涂敷第二内部电极,可使第二内部电极不直接接触第一内部电极;
在制有第二内部电极的变阻器涂层的表面上制作保护层;
制作与第一和第二内部电极接触的第一和第二外部电极。
13、如权利要求12所述的方法,其特征在于:所述的变阻器涂层制作步骤包括丝网印制步骤。
14、如权利要求12所述的方法,其特征在于:所述的变阻器层叠件薄片制作步骤包括制作附加变阻器涂层和一个内部电极的步骤。
15、如权利要求12所述的方法,其特征在于:所述的变阻器涂层只制作在里侧,因此当把上述制品切割成小块的变阻器层叠件时它不会从外侧表面露出。
16、如权利要求12所述的方法,其特征在于:所述的内部电极是做成直线式的。
17、如权利要求12所述的方法,其特征在于:所述的内部电极是做成带形的。
18、如权利要求12所述的方法,其特征在于:所述的保护层是从第三变阻器涂层和具有低介电常数的陶瓷片层中选择其一。
CNB991007506A 1999-02-14 1999-02-14 低电容芯片变阻器及其制作方法 Expired - Fee Related CN1142559C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB991007506A CN1142559C (zh) 1999-02-14 1999-02-14 低电容芯片变阻器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB991007506A CN1142559C (zh) 1999-02-14 1999-02-14 低电容芯片变阻器及其制作方法

Publications (2)

Publication Number Publication Date
CN1264132A CN1264132A (zh) 2000-08-23
CN1142559C true CN1142559C (zh) 2004-03-17

Family

ID=5270189

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991007506A Expired - Fee Related CN1142559C (zh) 1999-02-14 1999-02-14 低电容芯片变阻器及其制作方法

Country Status (1)

Country Link
CN (1) CN1142559C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534052B2 (ja) * 2003-08-27 2010-09-01 奇美電子股▲ふん▼有限公司 有機el基板の検査方法
CN105655070A (zh) * 2015-12-31 2016-06-08 深圳顺络电子股份有限公司 一种叠层片式压敏电阻

Also Published As

Publication number Publication date
CN1264132A (zh) 2000-08-23

Similar Documents

Publication Publication Date Title
US6087923A (en) Low capacitance chip varistor and fabrication method thereof
CN107103996B (zh) 多层陶瓷电子组件及其制造方法
CN103915253B (zh) 陶瓷电子部件的制造方法及陶瓷电子部件
EP1128404B1 (en) Dielectric ceramics
CN1870190A (zh) 叠层陶瓷电容器及其制造方法
KR101079478B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR100573364B1 (ko) 칩형 써지 어레스터 및 이의 제조 방법
US10957487B2 (en) Multilayer ceramic capacitor
CN1294395A (zh) 单片陶瓷电子部件及其制造方法
US7649435B2 (en) Multilayer chip varistor
GB2107300A (en) Ceramic capacitors and dielectric compositions
KR20020020234A (ko) 전기-전도성 페이스트 및 이를 이용한 다층 세라믹전자부품 제조방법
JP4983873B2 (ja) 積層電子部品
CN1941234A (zh) 叠层电容器
CN1073305C (zh) 压电谐振器
CN1142559C (zh) 低电容芯片变阻器及其制作方法
JPH0613259A (ja) 積層セラミックコンデンサとその製造方法
JP2006245367A (ja) バリスタおよびその製造方法
KR100309597B1 (ko) 바리스터의 내부전극을 제조하는 재료와 페이스트, 적층 바리스터 및 이 바리스터의 제조방법
CN101047363A (zh) 低通滤波器和低通滤波器阵列
KR20120059126A (ko) 그라비아 인쇄용 내부전극 페이스트 조성물, 이를 이용한 적층 세라믹 커패시터 및 이의 제조방법
JP4840392B2 (ja) 積層コンデンサ
JP2001143846A (ja) 表面実装型サージアブソーバおよびその製造方法
KR100262068B1 (ko) 낮은 정전용량 칩바리스티
CN1909126A (zh) 叠层电容器的制造方法以及叠层电容器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040317

Termination date: 20130214