CN1282206C - 用于生产叠层陶瓷电子元件的方法 - Google Patents

用于生产叠层陶瓷电子元件的方法 Download PDF

Info

Publication number
CN1282206C
CN1282206C CNB001008137A CN00100813A CN1282206C CN 1282206 C CN1282206 C CN 1282206C CN B001008137 A CNB001008137 A CN B001008137A CN 00100813 A CN00100813 A CN 00100813A CN 1282206 C CN1282206 C CN 1282206C
Authority
CN
China
Prior art keywords
paste
film
pottery
internal circuit
blank sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001008137A
Other languages
English (en)
Other versions
CN1264905A (zh
Inventor
马场广之
加藤浩二
米田康信
细川孝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1264905A publication Critical patent/CN1264905A/zh
Application granted granted Critical
Publication of CN1282206C publication Critical patent/CN1282206C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B35/00—Stereoscopic photography
    • G03B35/18—Stereoscopic photography by simultaneous viewing
    • G03B35/22—Stereoscopic photography by simultaneous viewing using single projector with stereoscopic-base-defining system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/04—Ceramic interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/59—Aspects relating to the structure of the interlayer
    • C04B2237/595—Aspects relating to the structure of the interlayer whereby the interlayer is continuous, but heterogeneous on macro-scale, e.g. one part of the interlayer being a joining material, another part being an electrode material
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/708—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the interlayers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种用于生产诸如叠层电容器的叠层陶瓷电子元件的方法，其中通过使糊溢过内部电路元件的膜，陶瓷糊可防止在糊和内部电路元件膜之间产生间隙，或可防止陶瓷糊的厚度增大，即使当所施加的陶瓷糊位置发生小的移动时，在作为内部电路元件膜的内部电极的周围形成一个斜面，施加陶瓷糊，从而覆盖住内电极的周边，其中所使用的陶瓷糊包含重量百分比为40%到85%的溶剂，以便便于找平所施加的陶瓷糊。

Description

用于生产叠层陶瓷电子元件的方法
技术领域
本发明涉及一种用于生产诸如叠层陶瓷电容器、叠层电感、多层电路板和叠层压电元件的的叠层陶瓷电子元件的方法。本发明特别涉及用于生产叠层陶瓷电子元件的方法，其包含将多个陶瓷毛坯片进行叠加的工艺，在该陶瓷片上部分形成具有预定厚度的诸如导电膜的内部电路元件的膜。
背景技术
制备多个陶瓷毛坯片，并进行叠加，用于生产诸如叠层陶瓷电容器的叠层陶瓷电子元件。依据叠层陶瓷电子元件的所需的功能，在特定的毛坯片上形成用于构成电容器、电阻、电感、压敏电阻器和滤波器的诸如导电膜和电阻膜的内部电路元件的膜。
为了使叠层陶瓷电子元件的尺寸更小和性能更高，已经发展出薄层和多层陶瓷毛坯片。例如，通过将多个薄陶瓷毛坯片进行叠加，在具有大的容量的同时可使叠层陶瓷电容器的尺寸变小。然而，内部电路元件的膜的厚度对陶瓷元件的性能影响很大，这是因为毛坯片被制备的越来越薄，且大量的陶瓷毛坯片被叠加，从而会产生下面的问题。
当在将片叠加后将内部电路元件的膜形成在陶瓷毛坯片上时，由于形成电路元件和未形成电路元件的膜的部分之间的厚度差而使得台阶高度增大。因此，通过叠层陶瓷毛坯片所获得的用于压叠层的压力不均匀的施加到沿陶瓷毛坯片的主表面的方向上，这样会有时造成叠层的叠层不全的情况。另外，叠层的表面会部分膨胀，形成非平的表面，这样在此后的焙烧过程中会产生断裂。
为了解决这些和其他的问题，建议在未形成有内部电路元件膜的陶瓷毛坯片的区域上通过丝网印刷、照相凹版印刷或凸版印刷借助施加陶瓷糊而消除掉陶瓷毛坯片上的台阶。
下面将参考图2详细的描述生产陶瓷电容器的方法。首先如图2中的工艺(1A)和(1B)所示制备陶瓷毛坯片1a和1b。
如图2中的工艺(2A)和(2B)所示，在陶瓷毛坯片1a和1b的主面上形成作为内部电路元件的内部电极2a和2b。这些内部电极2a和2b分别具有给定的厚度，从而由于每个膜的厚度而会出现台阶3a和3b。
在形成内部电极13的过程中，形成内部电极2a和2b，从而在沿陶瓷毛坯片1a和1b的各个长方形主表面的纵向端处，沿纵向只到达端边，而不到达位于横向端的两个端边和位于纵向端的另外一个端边。
如图2中的工艺(3A)和(3B)所示，通过丝网印刷、照相凹版印刷或凸版印刷在陶瓷毛坯片1a和1b的未形成内部电极2a和2b的主表面的区域上施加陶瓷糊4a和4b，由此基本上消除由于内部电极2a和2b所造成的图2中所示工艺(2A)和(2B)的台阶3a和3b。
在陶瓷糊4a和4b的印刷工艺过程中，为了将通过印刷所施加的陶瓷糊4a和4b的精度维持在高于预定数值的水平，陶瓷糊4a和4b应具有给定的黏度值或更大的黏度值。相应的，陶瓷糊4a和4b中的溶剂的含量通常被调整到重量百分比为35％或更少。
图2中的工艺(3A)和(3B)所示出的陶瓷毛坯片1a和1b分别被交替叠加。这意味着沿叠加的方向交替设置沿内部电极2a或2b到达的纵向端的端边和沿内部电极2a或2b不能到达的纵向端的端边。通过重叠陶瓷毛坯片1a和1b可获得图2中的工艺(4)所示的叠层5。
在压制后对叠层5进行焙烧。通过在叠层5的两端形成辅助电路可形成所需的叠层陶瓷电容器。
由于通过上述的方法可基本上消除由于内部电极2a和2b的厚度所造成的台阶3a和3b，在不受陶瓷毛坯片1a和1b的厚度的影响的情况下可将陶瓷毛坯片1a和1b进行叠加。相应的，在叠层5中很少发生未重叠和断裂的情况下，可将陶瓷毛坯片1a和1b进行重叠。
在图2中示出了用于获得叠层5的方法。然而，通常进行图2中所示的每个工艺以便生产出可制造出多个叠层5的母叠片，以便有效地获得多个叠层5。对母叠片进行切割，通过进行图2中所示的每个工艺而将各个叠层5与母片进行分离。为此，制作出图2中所示的作为大尺寸母片的每个陶瓷毛坯片1a和1b。形成内部电极2a和2b，并在此母片上施加陶瓷糊4a和4b，接着对母毛坯片进行叠加。
然而，至此所描述的用于消除陶瓷毛坯片中台阶的方法存在下面的一些问题。
图5示出作为母片的部分毛坯陶瓷片1和如上所述的形成在毛坯片主表面上的部分内部电极2的截面示意图。同样示出了在陶瓷毛坯片1的主表面上未施加足够的陶瓷糊的情况，虽然施加陶瓷糊的目的在于基本消除由于内部电极2的厚度所造成的台阶。
在如上所述通过丝网印刷、照相凹版印刷或凸版印刷施加陶瓷糊4时，这些印刷方法的定位精确度在30到200微米之间。结果，当印刷位置发生偏移时，部分陶瓷糊4会溢出到内部电极2的上面，从而会增大了台阶而不是消除台阶。
为了避免发生上述的问题，建议设计陶瓷糊4的印刷图形，从而在陶瓷糊4和内部电极2之间形成几十微米空间的间隙6，由此可保证陶瓷糊4基本上不会溢出到内部电极2的上面，即使当印刷位置发生了偏移的情况下。然而，此方法同样存在一些问题，由于存在间隙6，内部电极2的端边会趋向弯曲，或在焙烧后在叠层中易于产生诸如孔穴等缺陷。
发明内容
相应的，本发明的一个目的是提供一种可解决上述问题的用于生产叠层电子元件的方法。
在第一方面中，本发明所提供的生产叠层陶瓷电子元件的方法包含如下的步骤：制备一个陶瓷毛坯片；在陶瓷毛坯片的主表面上形成内部电路元件的膜的同时，形成与膜的厚度相对应的台阶；在陶瓷毛坯片的主表面上施加陶瓷糊，从而可基本上消除掉由于内部电路的膜的厚度所造成的台阶；对上面已经被施加了陶瓷糊的陶瓷毛坯片进行叠加。
在用于解决如上所述的技术问题的第一方面中，在膜的外围形成内部电路的膜，以便在形成内部电路元件的膜的过程中，相对陶瓷毛坯片的主表面形成一个具有锐角的斜面，并施加陶瓷糊，从而在形成内部电路元件的膜的过程中将内部电路元件的膜的周边覆盖。
在第二方面中，同样涂敷陶瓷糊，从而在用于涂覆陶瓷糊的过程中覆盖内部电路元件的膜的周边，所使用的陶瓷糊包含重量百分比从40％到85％的溶剂。
在本发明的第三方面的用于生产叠层陶瓷的电子元件的方法包含第一和第二方面的特征。在膜的周边形成内部电路元件的膜，以在形成内部电路元件的膜的过程中相对于陶瓷毛坯片的主表面形成一个具有锐角的斜面，施加陶瓷糊，从而覆盖内部电路元件的膜的周边，其中所使用的陶瓷糊包含重量百分比从40％到85％的溶剂。
在本发明的第一或第三方面中，最好形成一个斜面，从而相对陶瓷毛坯片的主表面具有0.3度到30度的角度。
施加陶瓷糊，从而覆盖内部电路元件的膜的周边，覆盖宽度为180微米，在本发明的第一和第三方面中最好具有20到140微米的宽度。
虽然在本发明的第二和第三方面中，所使用的陶瓷糊包含重量百分比为40％到85％的溶剂，在本发明的第一到第三方面中最好使用重量百分比为40％到75％的溶剂。
本发明特别适用于生产叠层陶瓷电容器的方法。陶瓷毛坯片具有在当所生产的各个陶瓷电容器为单元电容器时，其具有长方形的主表面。在用于形成内部电路元件的膜的过程中，其中的内部电路元件作为用于保证静电电容的内部电极，形成内部电路元件的膜，从而在沿陶瓷毛坯片的长方形主表面的纵向端处，沿纵向只到达端边，而不到达位于横向端的两个端边和位于纵向端的另外一个端边。将多个陶瓷毛坯片进行叠加，从而沿重叠的方向交替设置沿内部电路元件膜到达的纵向的端边和内部电路元件膜未到达的沿纵向的端边。
当将本发明应用到生产叠层陶瓷电容器的方法中时，在将陶瓷糊涂覆到陶瓷毛坯片的主表面上时，其中在用于涂覆陶瓷糊的过程中，未形成内部电路元件的膜，可只在被夹在沿主表面的横向端边和陶瓷毛坯片上的内部电路元件的膜之间的区域上涂覆陶瓷糊。
附图说明
图1示出了根据本发明的一个实施例的用于生产叠层陶瓷电子元件的方法的典型工艺的截面示意图，其中的工艺(1)表示在涂覆后的陶瓷糊17，而工艺(2)表示涂覆后的一给定时间后的被干化的陶瓷糊；
图2表示用于生产本发明叠层陶瓷电容器的方法的透视图；
图3表示当陶瓷糊17包含少量的溶剂时溶剂不足状态的截面示意图；
图4对应工艺(3A)和(3B)，其示出了在施加陶瓷糊4a和4b时的本发明的其他实施例的透视图；
图5为用于描述通过本发明所解决的问题的示意图，其示出了在所使用的陶瓷糊4的量不足时的截面示意图；
图6为用于示出通过本发明所解决的问题的示意图，其示出当使用陶瓷糊时在陶瓷糊和内部电极2之间产生间隙6的截面示意图。
具体实施方式
当使用根据本发明实施例的用于生产叠层陶瓷电子元件的方法时，例如，用于生产叠层陶瓷电容器的方法，在母毛坯片中最好使用图2中所示的工艺以提高生产率。图1示出了在根据本发明的用于生产叠层陶瓷电容器的方法中的工艺过程的截面示意图。
参考图1中的步骤(1)，制备作为母片的陶瓷毛坯片11。
然后，在陶瓷毛坯片11的主表面12上部分形成作为内部电路元件膜的内部电极13，从而保证他们分布在片的各个部分上。内部电极13的厚度在陶瓷毛坯片11的主表面上产生出台阶14。
当如上所述在形成内部电极13的过程中注意到要形成的陶瓷电容器为单元电容器时，陶瓷毛坯片11具有长方形主表面12的形状。通过形成内部电极13从而只接触到沿所形成的陶瓷毛坯片11的长方形主表面12的纵向端纵向的端边，而不接触到沿纵向另外一个端边的横向和沿主表面12的横向端的两个端边。
在本发明的特定的结构中，在膜的周边形成内部电极13，从而在形成内部电极13的过程中相对陶瓷毛坯片11的主表面形成一个具有锐角的斜面15。相对主表面12的斜面15的角度16最好被选择在0.3度到30度之间。
通过诸如丝网印刷、照相凹版印刷或凸版印刷等印刷方法可形成内部电极13，通过使用用于印刷的掩膜或丝网可容易的形成上述的斜面15，或通过调节用于形成内部电极13的导电糊的黏度而形成斜面15。当通过印刷形成内部电极13时，其在下一个工艺中被干化。当通过诸如溅射等干镀工艺形成内部电极13时，通过对掩膜进行设计也可容易的形成斜面15。
在下面的一个工艺中通过诸如屏镀、照相凹版印刷或凸版印刷在陶瓷毛坯片11的未形成内部电极13的主表面12上的整个面积上施加陶瓷糊，从而基本上消除由于内部电极13的厚度所造成的台阶14。由于陶瓷糊17包含陶瓷粉、黏合剂和溶剂，最好包含在陶瓷糊中的陶瓷粉的含量和用在陶瓷毛坯片11中的含量相同。
在本发明的特定的结构中，通过涂覆陶瓷糊17从而用图1中的工艺(1)中的覆盖宽度18覆盖住内部电极13的周边。
通过使陶瓷糊17覆盖住内部电极13的周边，从而即使当印刷位置已经发生偏移的情况下，也可防止在内部电极13和陶瓷糊17之间产生间隙。
由于在内部电极13的周边形成斜面15，陶瓷糊17的已经溢过内部电极13的周边的部分快速流回到两个内部电极之间的区域，在已经施加了陶瓷糊17后糊的表面被找平，以便覆盖住周边，换句话说，内部电极13处的台阶14的作用在于对在被施加到毛坯片上的干化后的陶瓷糊17的图形进行对准。因此，所形成的陶瓷糊17的高度与内部电极13的高度相等。
上述的覆盖宽度18为180微米或更小，最好在20到140微米。为了确保最佳的覆盖宽度，进行了下面的实验。
参考图1，首先制备上面已经印刷和干化了的内部电极13的陶瓷毛坯片11和陶瓷糊17。干化后的内部电极13的厚度(台阶14)为5微米，在内部电极13周边的倾角16为3度，并制备含有60％溶剂的陶瓷糊17，从而可获得与内部电极13的厚度相同的涂覆膜。
通过如图1中的工艺(1)所示的丝网印刷在陶瓷毛坯片11的主表面12上涂覆陶瓷糊17。在下面表1中示出了覆盖宽度在-40微米到300微米之间进行变化的样品。
                          表1
  覆盖宽度   发生结构缺陷的比例   弯曲情况   缺陷绝缘电阻发生的比例
  -40   100/100   ×   -
  -20   80/100   ×   -
  0   0/100   △   1/1000
  20   0/100   ○   0/1000
  40   0/100   ○   0/1000
  60   0/100   ○   0/1000
  80   0/100   ○   0/1000
  100   0/100   ○   0/1000
  120   0/100   ○   0/1000
  140   0/100   ○   0/1000
  160   0/100   △   3/1000
  180   0/100   ×   10/1000
  200   5/100   ×   7/1000
  220   3/100   ×   7/1000
  240   10/100   ×   10/1000
  260   8/100   ×   15/1000
  280   15/100   ×   20/1000
  300   12/100   ×   18/1000
在丝网印刷后干化陶瓷糊之后，将上面已经形成内部电极13和陶瓷糊17的图形的300片陶瓷毛坯片11进行叠加，接着将上面既未形成内部电极也未形成陶瓷毛坯片图形的陶瓷毛坯片叠置在叠加的片之下，从而可获得母叠片。
在对母叠片进行压制后，用切割机进行切割，以分离出多个切片，接着对切片进行焙烧。
通过视觉观察被焙烧的样品的表面而确定是否存在结构缺陷，以获得具有结构缺陷的样品相对于样品总数的比例，或发生结构缺陷的比例。通过在焙烧后观察样品的截面，同样可获得内部电极13端部的弯曲情况。在表1中列出了发生结构缺陷和弯曲情况的比例。
当陶瓷糊17的端边流过位于内部电极13的周边的斜面15时，由于增加带有陶瓷糊17的内部电极13的重叠部分的厚度，会产生内部电极13端部的弯曲，或由于内部电极13在沿形成在内部电极13和陶瓷糊17之间的间隙所产生的弯曲也会产生内部电极13端部的弯曲。在表1中，分别用“○”、“△”、和“×”分别表示切片基本上无弯曲、具有轻微的弯曲、和具有大的弯曲。
表1示出重叠宽度在-40微米到-20微米之间的样品、或在内部电极13和陶瓷糊17之间形成间隙的样品表现出相对较高的发生结构缺陷的比例。另一方面，在重叠宽度为0的样品中，或间隙宽度为0的样品中，可看到发生结构缺陷的比例为0/100，一些样品被列在后面的表中。
当将缺陷比例为0/100的样品的重叠宽度增大到约100微米时，陶瓷糊17的端边已经会流过陶瓷糊周边的斜面15。结果，带有陶瓷糊17的内部电极13的重叠部分的厚度增大，从而在内部电极13的端边产生弯曲，正如在焙烧后从截面所观察到的。然而，当重叠宽度为180微米或更小时，不会观察到具有结构缺陷的样品。另一方面，当重叠宽度超过180微米而到达200微米或更大时，会观察到结构缺陷。
因此最佳的重叠宽度18为180微米或更小，正如上面的实验结果所示。在对焙烧后获得的重叠宽度18大于0微米的样品形成辅助电极而形成叠层陶瓷电容器后，对表中的各个样品中的叠层陶瓷电容器进行绝缘电阻(IR)测量。并确定具有缺陷IR的样品相对于总数样品的比例，在表1中同样列出了产生了缺陷IR样品的比例。
如表1中所示，在内部电极13的端边产生缺陷IR和弯曲是彼此相关的，大多数的缺陷IR是由于在内部电极13的端边产生弯曲而造成的。考虑到由于弯曲所造成的缺陷IR，重叠的宽度最好在20到140微米的范围中。
如上所述，重叠宽度18的最佳范围受各种因素的影响，诸如所使用的陶瓷糊17的黏度、溶剂的含量、涂层的厚度和位于内部电极13的周边的斜面15的角度16。重叠的所允许的范围同样依赖于所使用的叠层陶瓷的电子元件的种类和尺寸。相应的，如上所述，重叠宽度18的最佳范围只是一个实例，该范围还可更宽，或相反的在某些情况下更窄。
正如前面对重叠宽度18所进行的讨论，陶瓷糊17的性能受其中所包含的溶剂的含量的影响。当溶剂的含量为40％的重量百分比或更大以降低陶瓷糊17的黏度时，可看出更便于对陶瓷糊17进行找平。为了确认此事实，如表2中所示，对陶瓷糊17中的溶剂的含量做了各种的改变，在所给定的时间后对糊进行干化，以测量沿内部电极13的周边处的陶瓷糊17的厚度方向的尺寸19，和陶瓷糊17的中心部分的膜的厚度22。
                            表2
  溶剂的含量(重量百分比)  沿周边厚度的尺寸19(微米)   中心部分的膜厚22(微米)
  20   6   3
  25   6   3
  30   5   3
  35   4   3
  40   3   3
  45   3   3
  50   3   3
  55   3   3
  60   3   3
  65   3   3
  70   3   3
  75   3   3
80 3 2.5
  85   3   2.5
表2中的数据分别示出了当施加陶瓷糊17时在内部电极13的周边陶瓷糊17的沿厚度方向的尺寸19和在干化后在陶瓷糊17的中心部分的膜厚22，从而填充台阶14，同时将内部电极13的台阶14调节到3微米，将内部电极13的倾角16调节到3度，其中两个电极13之间的距离20被确定为500微米，而所施加的陶瓷糊17的宽度21为600微米。
表2示出了当陶瓷糊17所包含的溶剂的重量百分比少于40％或等于小于35％时，沿陶瓷糊17的周边的厚度的尺寸19分别大于尺寸为3微米的内部电极13的台阶14的尺寸或干化后陶瓷糊17的中心的膜厚22，并可看出陶瓷糊具有较差的平整性。当溶剂的重量百分比含量在小于40％的范围时，在周边处的陶瓷糊17的厚度尺寸19增大，可看出平整性更差。
图3示出了由于包含重量百分比小于40％的溶剂的具有高黏度的陶瓷糊的较差平整性的情况。虽然陶瓷糊17中心的膜厚是合适的，沿陶瓷糊17的周边的厚度的尺寸19大于中心的厚度。除了陶瓷糊17所包含的溶剂的重量百分比含量少于40％以外，当如前面所述覆盖宽度18超过180微米或当如后面所述内部电极13的周边的倾角16超过3度时，很容易出现图3中的陶瓷糊17的情况。
相反的，当陶瓷糊17所包含的溶剂的量从40％到85％时，沿陶瓷糊17的周边的厚度的尺寸19变得基本上等于内部电极13的台阶14的尺寸，显示出很好的平整性。从上述的事实可看出，陶瓷糊17所包含的溶剂的最好的重量百分比含量为从40％到85％。
正如表2中的列“沿周边厚度的尺寸19”所表示出的，当溶剂的重量百分比含量超过75％到80％及从80％到85％时，沿厚度的尺寸19是合适的。然而，正如表2中的列“中心膜厚22”所表示的，最好溶剂的含量尽量的高，这是因为陶瓷糊17的收缩比变高，从而位于中心的陶瓷糊17的膜厚22变得小于内部电极13的台阶14的尺寸。通过实验还可确认在干化的过程中容易产生厚度的不均匀。
从以上的事实可看出，陶瓷糊中的溶剂的上限最好为75％重量百分比。
当陶瓷糊17中的溶剂的重量百分比含量上升到从40％到85％之间时，从而陶瓷糊17的黏度降低，可肯定的看出即使当不形成如前面所述的内部电极13周围的斜面15时，陶瓷糊也可显示出很好的平整性。
在周边形成内部电极13，从而相对陶瓷毛坯片11的主表面给出一个具有锐角的斜面15。如前面所述，最好将相对主表面12的斜面15的角度16选择在从0.3度到30度的范围之中。
如图1中的工艺(2)所示，角度16会影响主表面12上的斜面15的突出长度23。当角度16变小时，突出长度23变长。而当角度16变大时，突出长度23变短。
当如上所述斜面15的突出长度23变长时，内部电极13的膜厚为薄的区域被扩大，以调节内部电极13中所包含的金属成分的连续性。因此，从上述的角度看，最好将斜面15的角度16的下限选定在0.3度。
另一方面，当斜面15的突出长度23变短时，陶瓷糊的印刷位置的允许范围变窄。表3中示出了当斜面15的角度16和内部电极13的膜厚22为各种的变化值时的斜面15的突出长度23(以mm为单位)的数值。
                           表3
               膜厚22(微米)
  1   3   5   10   20
  角度16(度)   0.3   190   572   954   1910   3820
  0.6   95   286   477   954   1910
  1   57   172   286   572   1150
  3   19   57   95   190   172
  10   6   17   28   56   113
  30   2   5   9   17   35
如前所述，陶瓷糊17的印刷位置的精确度在30到200微米之间。因此，斜面15的突出长度23最好在此位置精度范围之内。表3中由双线所围住的数值都在此位置精确范围之中。从表3中可清楚的看出，可促使斜面15的突出长度23落入30到200微米范围之中的斜面15的角度16可从下面的一些角度中选择：0.3、0.6、1、3和10，即使当内部电极13的膜厚22被调节到下面的任何一个厚度：1、3、5、10和20微米。因此。根据上述的结果，斜面15的角度16的上限被选定为30度。
现在返回到对生产叠层陶瓷电容器的方法的描述，如图1中的工艺(2)所示，通过将陶瓷毛坯片11进行叠加可获得母叠片，其中在陶瓷毛坯片11中形成有内部电极13并被施加有陶瓷糊17以便基本上消除台阶14。
可注意到，在陶瓷毛坯片11的叠加过程中，要获得的各个叠层陶瓷电容器为单元电容器。然后，将多个陶瓷毛坯片11进行叠加，从而沿内部电极13可接触到的纵向的端边和沿内部电极13无法接触到的纵向的端边被沿叠加的方向交替形成。
在对母叠片进行压制后，对其进行切割，并分离成各个叠片，做为在后面要进行焙烧的各个叠加电容器。通过在焙烧后在每个叠片的两端形成辅助电极，可制作完成所需的叠层陶瓷电容器。
图4中所示的实施例可使用如上所述的制造叠层陶瓷电容器的方法。图4对应于图2中的工艺(3A)和(3B)。在图4中相同的标号表示相同的元件，并与图2中的工艺(3A)和(3B)中所示的元件相对应，并略去了重复的描述。
本实施例的特征在于，当将所需的各个叠层陶瓷电容器作为单元电容器时，如图4中所示，在涂覆陶瓷糊4a和4b的过程中，只在沿毛坯片1a和1b的每个主表面的横向的端边和内部电极2a和2b之间的所夹的区域中分别施加陶瓷糊4a和4b。
在此实施例中，只在由于每个内部电极2a和2b的原因而易于形成台阶的区域中施加陶瓷糊4a和4b。
虽然已经结合本发明的实施例及附图对生产叠层陶瓷电容器的方法进行了描述，本发明并不限于叠层陶瓷电容器。相反的，本发明可应用于所有的充当电阻、电感、压敏电阻器和滤波器作用的电子元件。
在上述的实施例中的内部电路元件的膜包含诸如内部电极的导电膜。然而，由于本发明同样适用具有多种功能的叠层陶瓷电子元件，所以对内部电路元件的膜而言可有多种的实施方式。例如，内部电路元件的膜可为具有相对大的电阻或其他电学特性的电路元件膜。
根据所述的本发明，通过施加陶瓷糊，从而覆盖内部电路元件的周边的区域，以便基本上消除掉由于内部电路元件的厚度所造成的台阶。因此，即使当覆盖位置发生微小的偏移的情况下，也可在不产生间隙的情况下容易的将陶瓷糊施加到内部电路元件的膜上。
根据本发明的第一方面，在周边的区域形成内部电路元件的膜，从而针对陶瓷毛坯片的主表面给出一个具有锐角的斜面。相应的，为了覆盖内部电路元件的周边所施加的陶瓷糊的部分迅速的沿着斜面进行流动，以便顺利的找平陶瓷糊。换句话说，在内部电路元件的膜处的台阶的作用在于找平陶瓷糊图形。结果，即使在通过施加陶瓷糊以覆盖内部电路元件的周边的情况下也可防止被覆盖部分的厚度大于其他的部分。
根据本发明的第二方面，通过将包含重量百分比在40％到85％的溶剂的陶瓷糊施加到陶瓷毛坯片的主表面上以消除掉由于内部电路元件的厚度所造成的台阶可降低陶瓷糊的黏度。结果，为了覆盖内部电路元件的周边而施加陶瓷糊的部分可在其他部分之间被顺利的找平，其中由于内部电路元件的膜所造成的台阶的作用在于找平陶瓷糊的图形。结果，即使当为了覆盖内部电路元件的膜的周边而施加陶瓷糊时，也可防止覆盖的部分比其他的部分厚。
根据本发明的包含第一和第二方面特征的第三方面，可更迅速和精确的获得找平的陶瓷糊。
根据本发明，在防止产生错叠和机械缺陷的情况下可获得薄的和多层的陶瓷毛坯片，从而可获得具有优良性能的叠层陶瓷电子元件。
当在内部电路元件的周边所形成的相对于陶瓷毛坯片的主表面的斜面的角度在0.3度到30度之间时，可更精确的对陶瓷糊进行找平。通过将斜面的角度调节到0.3度或更大，可更加保证内部电路元件的连续性，这是因为当角度小于0.3度时，被太薄的内部电路元件膜所覆盖的区域会扩展到太长的斜面之上。通过将斜面的角度调节到30度或更小，可防止将陶瓷糊施加到所不需要的区域上，这是因为，当角度大于30度时，陶瓷糊的印刷位置的所允许的范围由于斜面的长度变得很短而变窄。
在本发明中，通过将内部电路元件的膜的周边之上的陶瓷糊的覆盖宽度调节到180微米或更小可更精确的找平陶瓷糊。
当将上述的覆盖宽度选择在20到140微米之间时，叠层陶瓷电子元件很少会产生由于内部电路元件的端边处的弯曲所造成的缺陷绝缘电阻。
在本发明中，通过将陶瓷糊中的溶剂含量的重量百分比设定到75％可防止中心陶瓷糊的膜厚的收缩或由于干化所引起的不均匀的膜厚，当含量大于75％时，干化陶瓷糊的收缩比变得很大。

Claims (10)

1.生产叠层陶瓷电子元件的方法，包含如下的步骤：
制备一个陶瓷毛坯片；
在陶瓷毛坯片的主表面之上部分地形成内部电路元件的膜，同时形成与膜的厚度相对应的台阶；
在陶瓷毛坯片的主表面上施加陶瓷糊，从而可基本上消除掉由于内部电路的膜的厚度所造成的台阶；以及
对上面已经被施加了陶瓷糊的陶瓷毛坯片进行叠加；
其中在膜的外围形成内部电路的膜，以便在形成内部电路元件的膜的过程中，相对陶瓷毛坯片的主表面形成一个具有锐角的斜面，及
施加陶瓷糊，从而在施加陶瓷糊的过程中将内部电路元件的膜的周边覆盖。
2.生产叠层陶瓷电子元件的方法包含如下的步骤：
制备一个陶瓷毛坯片；
在陶瓷毛坯片的主表面之上部分地形成内部电路元件的膜，同时形成与膜的厚度相对应的台阶；
在陶瓷毛坯片的主表面上施加陶瓷糊，从而可基本上消除掉由于内部电路的膜的厚度所造成的台阶；以及
对上面已经被施加了陶瓷糊的陶瓷毛坯片进行叠加；
其中施加陶瓷糊，从而在施加陶瓷糊的过程中覆盖内部电路元件的膜的周边，所使用的陶瓷糊包含重量百分比从40％到85％的溶剂。
3.根据权利要求2所述的生产叠层陶瓷电子元件的方法，其特征在于还包含如下的步骤：
其中在膜的外围形成内部电路的膜，以便在形成内部电路元件的膜的过程中，相对陶瓷毛坯片的主表面形成一个具有锐角的斜面。
4.根据权利要求1或3所述的生产叠层陶瓷电子元件的方法，其特征在于在形成内部电路元件的膜的过程中所形成的斜面相对陶瓷毛坯片的主表面具有0.3度到30度的角度。
5.根据权利要求1到3中的任何一个权利要求所述的生产叠层陶瓷电子元件的方法，其特征在于施加陶瓷糊，从而在施加陶瓷糊的过程中覆盖内部电路元件的膜的周边，覆盖宽度为180微米。
6.根据权利要求1到3中的任何一个权利要求所述的生产叠层陶瓷电子元件的方法，其特征在于施加陶瓷糊，从而在施加陶瓷糊的过程中覆盖内部电路元件的膜的周边，覆盖宽度为20微米到140微米之间。
7.根据权利要求1到3中的任何一个权利要求所述的生产叠层陶瓷电子元件的方法，其特征在于使用包含重量百分比为40％到75％的溶剂的陶瓷糊。
8.根据权利要求1到3中的任何一个权利要求所述的用于生产叠层陶瓷电子元件的方法，其特征在于
叠层陶瓷电子元件为叠层陶瓷电容器；
陶瓷毛坯片具有在当所生产的各个陶瓷电容器为单元电容器时，其具有长方形的主表面；
其中在用于形成内部电路元件的膜的过程中，分别形成内部电路元件的膜，从而在沿陶瓷毛坯片的长方形主表面的纵向端处，沿纵向只到达一个端边，而不到达位于横向端的两个端边和位于纵向端的另外一个端边；以及
在叠加陶瓷毛坯片的过程中，将多个陶瓷毛坯片进行叠加，从而沿重叠的方向交替设置沿内部电路元件膜到达的纵向的端边和内部电路元件膜未到达的沿纵向的端边。
9.根据权利要求1到3中的任何一个权利要求所述的生产叠层陶瓷电子元件的方法，其特征在于陶瓷糊施加到在施加陶瓷糊的过程中未形成内部电路元件膜的陶瓷毛坯片的主表面的整个区域上。
10.根据权利要求8所述的生产叠层陶瓷电子元件的方法，其特征在于在施加陶瓷糊的过程中，只在被夹在沿主表面的横向端边和陶瓷毛坯片上的内部电路元件的膜之间的区域上涂覆陶瓷糊。
CNB001008137A 1999-02-23 2000-02-14 用于生产叠层陶瓷电子元件的方法 Expired - Lifetime CN1282206C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP44181/1999 1999-02-23
JP4418199 1999-02-23
JP44181/99 1999-02-23
JP374644/1999 1999-12-28
JP37464499A JP3758442B2 (ja) 1999-02-23 1999-12-28 積層セラミックコンデンサの製造方法
JP374644/99 1999-12-28

Publications (2)

Publication Number Publication Date
CN1264905A CN1264905A (zh) 2000-08-30
CN1282206C true CN1282206C (zh) 2006-10-25

Family

ID=26384034

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001008137A Expired - Lifetime CN1282206C (zh) 1999-02-23 2000-02-14 用于生产叠层陶瓷电子元件的方法

Country Status (7)

Country Link
US (1) US6475317B1 (zh)
JP (1) JP3758442B2 (zh)
KR (1) KR100356487B1 (zh)
CN (1) CN1282206C (zh)
GB (1) GB2347383B (zh)
MY (1) MY120376A (zh)
SG (1) SG84563A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435613B2 (en) * 2001-02-12 2008-10-14 Agere Systems Inc. Methods of fabricating a membrane with improved mechanical integrity
JP3726035B2 (ja) * 2001-05-25 2005-12-14 京セラ株式会社 セラミック積層体の製法
US7089659B2 (en) 2001-05-25 2006-08-15 Kyocera Corporation Method of producing ceramic laminates
JP4663173B2 (ja) * 2001-08-03 2011-03-30 京セラ株式会社 セラミック積層体の製法
JP2003017362A (ja) * 2001-06-28 2003-01-17 Kyocera Corp セラミック積層体の製法
JP4035988B2 (ja) * 2001-12-06 2008-01-23 株式会社デンソー セラミック積層体及びその製造方法
US20030111158A1 (en) * 2001-12-14 2003-06-19 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic element
JP2004111939A (ja) * 2002-08-29 2004-04-08 Ngk Insulators Ltd 積層型圧電素子及びその製造方法
JP3940421B2 (ja) * 2003-07-09 2007-07-04 Ｔｄｋ株式会社 積層セラミック部品およびその製造方法
US7732326B2 (en) * 2004-02-25 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
JP4151846B2 (ja) * 2004-03-03 2008-09-17 Ｔｄｋ株式会社 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法
JP4483508B2 (ja) * 2004-07-27 2010-06-16 Ｔｄｋ株式会社 積層型電子部品の製造方法
JP4650616B2 (ja) * 2005-01-25 2011-03-16 Ｔｄｋ株式会社 積層電子部品の製造方法
JP2006253371A (ja) * 2005-03-10 2006-09-21 Tdk Corp 多端子型積層コンデンサ及びその製造方法
JP2006286860A (ja) * 2005-03-31 2006-10-19 Tdk Corp 積層電子部品及びその製造方法
JP4784264B2 (ja) * 2005-10-31 2011-10-05 Ｔｄｋ株式会社 積層型電子部品の製造方法
CN100414336C (zh) * 2006-01-12 2008-08-27 群光电子股份有限公司 镜头座的防止溢胶结构
US20070193675A1 (en) * 2006-02-22 2007-08-23 Abhijit Gurav Process of manufacturing a multilayer device and device manufactured thereby
US20070227641A1 (en) * 2006-04-04 2007-10-04 Skamser Daniel J Flowable compensation layer for multilayer devices
JP4807169B2 (ja) * 2006-07-07 2011-11-02 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
EP1993228B1 (en) * 2007-05-18 2012-05-23 Huawei Technologies Co., Ltd. Message sending method, message sending device and message transmission system
JP4737182B2 (ja) * 2007-11-07 2011-07-27 Ｔｄｋ株式会社 積層型インダクタ及びその製造方法
US7579937B2 (en) * 2007-11-07 2009-08-25 Tdk Corporation Laminated inductor and method of manufacture of same
JP4737181B2 (ja) * 2007-11-07 2011-07-27 Ｔｄｋ株式会社 積層型インダクタ及びその製造方法
JP5071493B2 (ja) * 2010-02-26 2012-11-14 Ｔｄｋ株式会社 積層型電子部品の製造方法
JP5678905B2 (ja) * 2011-03-14 2015-03-04 株式会社村田製作所 積層セラミック電子部品の製造方法
KR20160000753A (ko) 2014-06-25 2016-01-05 삼성전기주식회사 박막형 커패시터 소자 및 이의 제조 방법
WO2016002789A1 (ja) * 2014-07-02 2016-01-07 株式会社村田製作所 積層型電子部品の製造方法
JP6119921B2 (ja) * 2014-09-10 2017-04-26 株式会社村田製作所 Ｅｓｄ保護装置およびその製造方法
KR101762032B1 (ko) * 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
WO2018016604A1 (ja) * 2016-07-21 2018-01-25 日本碍子株式会社 センサ素子の製造方法
KR101952871B1 (ko) * 2017-04-13 2019-02-28 삼성전기주식회사 적층 세라믹 커패시터 및 그의 실장 기판
JP7356207B2 (ja) * 2017-12-22 2023-10-04 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体
KR20200040429A (ko) 2018-10-10 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
KR102712629B1 (ko) 2018-11-23 2024-10-02 삼성전기주식회사 커패시터 부품
KR20210084284A (ko) * 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11367573B2 (en) * 2019-12-27 2022-06-21 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
WO2024029188A1 (ja) * 2022-08-05 2024-02-08 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52135051A (en) 1976-05-06 1977-11-11 Murata Manufacturing Co Method of manufacturing laminated ceramic capacitor
US4677254A (en) * 1985-08-07 1987-06-30 International Business Machines Corporation Process for minimizing distortion in multilayer ceramic substrates and the intermediate unsintered green ceramic substrate produced thereby
JPH0754780B2 (ja) * 1987-08-10 1995-06-07 株式会社村田製作所 積層セラミックコンデンサの製造方法
JPH01226140A (ja) 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 績層セラミック電子部品の製造方法
JPH0266916A (ja) * 1988-08-31 1990-03-07 Nec Corp 積層型セラミックコンデンサの製造方法
JPH03105905A (ja) * 1989-09-19 1991-05-02 Tokin Corp 積層セラミックコンデンサの製造方法
JP2504277B2 (ja) * 1990-04-19 1996-06-05 株式会社村田製作所 積層型セラミック電子部品用セラミックグリ―ンシ―トの製造方法および装置
JPH0714745A (ja) 1993-06-28 1995-01-17 Murata Mfg Co Ltd セラミック積層電子部品の製造方法
DE4334059A1 (de) * 1993-10-06 1995-04-13 Philips Patentverwaltung Schichtverbundfolie, Mehrfarbensiebdruckverfahren zu ihrer Herstellung und ihre Verwendung
JP3492421B2 (ja) * 1994-06-02 2004-02-03 株式会社村田製作所 積層セラミック電子部品の製造方法
JPH09153429A (ja) * 1995-11-30 1997-06-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
US5935358A (en) * 1998-04-17 1999-08-10 New Create Corporation Method of producing a laminate ceramic capacitor

Also Published As

Publication number Publication date
US6475317B1 (en) 2002-11-05
GB0002197D0 (en) 2000-03-22
CN1264905A (zh) 2000-08-30
KR20000076700A (ko) 2000-12-26
MY120376A (en) 2005-10-31
GB2347383B (en) 2001-05-09
KR100356487B1 (ko) 2002-10-18
GB2347383A (en) 2000-09-06
SG84563A1 (en) 2001-11-20
JP3758442B2 (ja) 2006-03-22
JP2000311831A (ja) 2000-11-07

Similar Documents

Publication Publication Date Title
CN1282206C (zh) 用于生产叠层陶瓷电子元件的方法
KR100645710B1 (ko) 적층 세라믹 캐패시터
US20120073129A1 (en) Multilayer ceramic electronic component and a method for manufacturing the same
US7828033B2 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
US10957487B2 (en) Multilayer ceramic capacitor
US6898069B2 (en) Multilayer electronic component and manufacturing method thereof
KR20180080690A (ko) 적층 세라믹 콘덴서의 제조 방법, 세라믹 적층체 및 적층 세라믹 콘덴서
JP4586831B2 (ja) セラミックグリーンシート構造、及び、積層セラミック電子部品の製造方法
JP2006041268A (ja) 積層型電子部品の製法および積層型電子部品
KR101551595B1 (ko) 적층 세라믹 콘덴서
US9236188B1 (en) Multilayer ceramic capacitor
JP2006128283A (ja) 積層セラミックコンデンサ
CN1909126A (zh) 叠层电容器的制造方法以及叠层电容器
JPWO2010109562A1 (ja) 積層セラミック電子部品の製造方法
JP5782374B2 (ja) 積層電子部品およびその製造方法
KR20170112680A (ko) 적층 전자부품 및 그 제조방법
JP3744368B2 (ja) 積層セラミックコンデンサの製造方法
JP2003297667A (ja) グラビア印刷用版及び積層電子部品の製造方法
JP2008066552A (ja) セラミック積層体の製造方法
JPH1197288A (ja) 積層セラミック電子部品及びその製造方法
JP2001126951A (ja) 積層セラミック電子部品の製造方法
TW202405837A (zh) 積層陶瓷電子零件
JP2005101471A (ja) 積層セラミック電子部品の製造方法
JPH06349671A (ja) セラミック積層電子部品の製造方法
JP3916492B2 (ja) グラビア印刷用版及び積層電子部品の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20061025

CX01 Expiry of patent term