JP2012191164A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2012191164A
JP2012191164A JP2011236773A JP2011236773A JP2012191164A JP 2012191164 A JP2012191164 A JP 2012191164A JP 2011236773 A JP2011236773 A JP 2011236773A JP 2011236773 A JP2011236773 A JP 2011236773A JP 2012191164 A JP2012191164 A JP 2012191164A
Authority
JP
Japan
Prior art keywords
internal electrode
internal
ceramic
ceramic capacitor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011236773A
Other languages
English (en)
Other versions
JP5653886B2 (ja
Inventor
Hyun-Jun Kim
キム・ヒュン・ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012191164A publication Critical patent/JP2012191164A/ja
Application granted granted Critical
Publication of JP5653886B2 publication Critical patent/JP5653886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】本発明は積層セラミックキャパシタ及びその製造方法に関する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、対向する第１側面及び第２側面、上記第１側面及び第２側面を連結する第３側面及び第４側面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第３側面または第４側面に一端が露出する複数個の内部電極と、上記第３側面または第４側面に形成され、上記内部電極と電気的に連結される外部電極とを含み、上記複数個の内部電極のうち最外郭に配置される内部電極の末端から上記第１側面または第２側面までの最短距離は中央部に配置される内部電極の末端から上記第１側面または第２側面までの最短距離より小さいか、同一に形成されることができる。
【選択図】図１ｃ

Description

本発明は積層セラミックキャパシタ及びその製造方法に関し、より詳細には、信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法に関する。
一般的にキャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を使用する電子部品はセラミック材料からなるセラミック本体、本体の内部に形成される内部電極及び上記内部電極と接続されるようにセラミック本体の表面に設けられる外部電極を備える。
セラミック電子部品のうち積層セラミックキャパシタは積層された複数の誘電体層、一誘電体層を介して対向配置される内部電極、上記内部電極に電気的に接続される外部電極を含む。
積層セラミックキャパシタは小型ながらも高容量が保障され、実装が容易であるとして長所により、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
最近では、電子製品が小型化及び多機能化されるにつれ、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックキャパシタもサイズは小さく、容量の大きい高容量製品が求められている。
積層セラミックキャパシタの容量を高めるために誘電体層を薄膜化する方法、薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考慮されている。また、容量を形成する内部電極の重畳面積を向上させる方法も考慮されている。
一般的に積層セラミックキャパシタは次のように製造されることができる。先ず、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成する。内部電極が形成されたセラミックグリーンシートを数十乃至数百層まで重積してグリーンセラミック積層体を作る。その後、グリーンセラミック積層体を高温及び高圧で圧着し硬いグリーンセラミック積層体を作り、切断工程を経てグリーンチップを製造する。その後、グリーンチップを仮焼及び焼成してから外部電極を形成し積層セラミックキャパシタを完成する。
上記のような製造方法により積層セラミックキャパシタを形成する場合、内部電極が形成されない誘電体層のマージン部領域を最小化することが困難であるため、内部電極の重畳面積を増やすのに限界がある。また、積層セラミックキャパシタの角部のマージン部は異なる領域のマージン部より厚く形成され、仮焼及び焼成時に炭素を除去することが困難であるという問題がある。
本発明は、信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態は、対向する第１側面及び第２側面、上記第１側面及び第２側面を連結する第３側面及び第４側面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第３側面または第４側面に一端が露出する複数個の内部電極と、上記第３側面または第４側面に形成され、上記内部電極と電気的に連結される外部電極とを含み、上記複数個の内部電極のうち最外郭に配置される内部電極の末端から上記第１側面または第２側面までの最短距離は中央部に配置される内部電極の末端から上記第１側面または第２側面までの最短距離より小さいか、同一の積層セラミックキャパシタを提供する。
上記複数個の内部電極のうち最外郭に配置される内部電極の末端から上記第１側面または第２側面までの最短距離は２〜１０μｍであることができる。
上記複数個の内部電極のうち最外郭の上部及び最外郭の下部に配置される内部電極の末端から上記第１側面までの最短距離及び上記第２側面までの最短距離はともに２〜１０μｍであることができる。
上記複数個の内部電極のうち中央部に配置される内部電極の末端から上記第１側面または第２側面までの最短距離は３０μｍ以下であることができる。
上記複数個の内部電極のうち中央部に配置される内部電極の末端から上記第１側面または第２側面までの最短距離は１０〜２０μｍであることができる。
上記セラミック本体は上記セラミック本体の第３側面及び第４側面間の距離を形成する長さ及び上記内部電極と同じ幅を有する複数個の誘電体層が積層された積層本体と、上記内部電極の末端から上記セラミック本体の第１側面または第２側面までの距離を形成する第１サイド部及び第２サイド部とで構成されることができる。
上記第１サイド部及び第２サイド部はセラミックスラリーで形成されることができる。
上記内部電極は、一端が上記第３側面に露出し、他端が上記第４側面から所定の間隔を置いて形成される第１内部電極と、一端が第４側面に露出し、他端が上記第３側面から所定の間隔を置いて形成される第２内部電極とで構成されることができる。
本発明の他の実施形態は複数個のストライプ型第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート及び複数個のストライプ型第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを設ける段階と、上記ストライプ型第１内部電極パターンと上記ストライプ型第２内部電極パターンが交差するように上記第１セラミックグリーンシートと上記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、第１内部電極及び第２内部電極が一定幅を有し、上記幅方向に上記第１内部電極及び第２内部電極の末端が露出した側面を有するように上記ストライプ型第１内部電極パターン及び第２内部電極パターンを横切って上記セラミックグリーンシート積層体を切断する段階と、上記第１内部電極及び第２内部電極の末端が露出した側面にセラミックスラリーで第１サイド部及び第２サイド部を形成し、上記複数個の第１及び第２内部電極のうち最外郭に配置される内部電極の末端と接する上記第１または第２サイド部の幅を上記複数個の第１及び第２内部電極のうち中央部に配置される内部電極の末端と接する上記第１または第２サイド部の幅より小さいか、同一に形成する段階とを含む積層セラミックキャパシタの製造方法を提供する。
上記セラミックグリーンシート積層体を形成する段階は、上記ストライプ型第１内部電極パターンの中心部と上記ストライプ型第２内部電極パターン間の所定の間隔とが重なるように積層されることができる。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシート積層体が上記第１内部電極及び第２内部電極の末端が露出した側面を有する棒型積層体となるように行われ、上記第１及び第２サイド部を形成する段階後に、上記第１内部電極の中心部及び第２内部電極間の所定の間隔を同じ切断線で切断して第１内部電極または第２内部電極の一端がそれぞれ露出した第３側面または第４側面を有する積層本体に切断する段階が行われることができる。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシートを上記第１内部電極及び第２内部電極の末端が露出した側面を有する棒型積層体に切断する段階と、上記棒型積層体を上記第１内部電極の中心部及び上記第２内部電極間の所定の間隔が同じ切断線で切断されて第１内部電極または第２内部電極の一端がそれぞれ露出した第３側面または第４側面を有する積層本体に切断する段階とで行われ、上記第１及び第２サイド部を形成する段階は上記積層本体に対して行われることができる。
上記第１サイド部及び第２サイド部を形成する段階は、上記第１内部電極及び第２内部電極の末端が露出した側面にセラミックスラリーを塗布することで行われることができる。
上記第１サイド部及び第２サイド部を形成する段階は、上記第１内部電極及び第２内部電極の末端が露出した側面をセラミックスラリーにディッピングすることで行われることができる。
上記セラミックスラリーの量を調節し、上記複数個の第１及び第２内部電極のうち最外郭に配置される内部電極の末端と接する上記第１または第２サイド部の幅を２〜１０μｍに形成し、上記複数個の第１及び第２内部電極のうち中央部に配置される内部電極の末端と接する上記第１または第２サイド部の幅を３０μｍ以下に形成することができる。
本発明の一実施形態によると、積層セラミックキャパシタにおいて、内部電極の末端から第１側面または第２側面までの距離は小さく形成されることができる。これにより、相対的にセラミック本体内に形成される内部電極の重畳面積を広く形成することができる。
また、相対的に残留炭素の除去が困難な角部である最外郭に配置される内部電極の末端から第１側面または第２側面までの距離が非常に小さく形成されるため、残留炭素の除去が容易に行われることができる。これにより、残留炭素の濃度ばらつきが小さくなり、同じ微細構造を保持することができ、内部電極の連結性を向上させることができる。
また、最外郭に配置される内部電極の末端から上記第１側面または第２側面までの最短距離を一定厚さに確保して耐湿特性を確保し、内部欠陥を減らすことができる。また、外部電極の形成時、放射クラックの発生可能性を減らし、外部衝撃に対する機械的強度を確保することができる。
本発明の一実施形態によると、積層された複数個の第１及び第２内部電極と、セラミックグリーンシートは同時に切断されるため、上記内部電極の末端は一直線上に配置されることができる。後に、内部電極の末端が露出する面に第１及び第２サイド部が形成されることができる。上記サイド部の幅はセラミックスラリーの量によって容易に調節することができる。
上記内部電極は誘電体層の幅方向に対しては全体的に形成されることができ、内部電極間の重畳面積を形成するのに容易であり、内部電極による段差の発生を減らすことができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図１ａのＡ−Ａ’線による断面図である 図１ａのＢ−Ｂ’線による断面図である。 図１ａに示された積層セラミックキャパシタを構成する一誘電体層を示す上部平面図である。 図１ａに示された積層セラミックキャパシタを構成する一誘電体層を示す上部平面図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の一実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。
以下では、添付の図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさなどは、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。
図１ａは本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。図１ｂは図１ａのＡ−Ａ’線による断面図であり、図１ｃは図１ａのＢ−Ｂ’線による断面図であり、図１ｄ及び図１ｅは図１ａに示された積層セラミックキャパシタを構成する一誘電体層を示す上部平面図である。
図１ａ〜図１ｅを参照すると、本実施形態による積層セラミックキャパシタはセラミック本体１１０と、上記セラミック本体の内部に形成される複数個の内部電極１２１、１２２と、上記セラミック本体の外表面に形成される外部電極１３１、１３２とを含む。
上記セラミック本体１１０は対向する第１側面１及び第２側面２と上記第１側面及び第２側面を連結する第３側面３及び第４側面４を有することができる。
上記セラミック本体１１０の形状は特に制限されないが、図示されたように第１から第４側面を有する直方体形状であることができる。
上記セラミック本体１１０の内部に形成された複数個の内部電極１２１、１２２は、セラミック本体の第３側面３または第４側面４に長さ方向の一端が露出する。
上記内部電極１２１、１２２は異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対にすることができる。第１内部電極１２１の一端は第３側面３に露出し、第２内部電極１２２の一端は第４側面４に露出することができる。上記第１内部電極１２１及び第２内部電極１２２の他端は、第３側面３または第４側面４から一定間隔ｄ３を置いて形成されることができる。これに対するより具体的な事項は後述する。
上記セラミック本体の第３側面３及び第４側面４には第１及び第２外部電極１３１、１３２が形成され、上記内部電極と電気的に連結されることができる。
上記セラミック本体の内部に形成された複数個の内部電極のうち最外郭に配置される内部電極の末端から上記第１側面までの最短距離ｄ１は、上記中央部に配置される内部電極の末端から第１側面までの最短距離ｄ２より小さいか、同一に形成されることができる。
上記内部電極の末端は上記セラミック本体の第１側面１または第２側面２に向かっている内部電極の一領域であり、内部電極のうち幅方向の一端を意味する。上記内部電極の末端から第１側面または第２側面までの領域は第１サイド部１１３または第２サイド部１１４ということができる。
本発明の一実施形態によると、上記セラミック本体１１０は複数の誘電体層１１２が積層された積層本体１１１と上記積層本体の両側面に形成される第１サイド部１１３及び第２サイド部１１４で構成されることができる。この場合、上記複数個の内部電極の各末端から上記第１側面または第２側面までの距離は第１サイド部１１３及び第２サイド部１１４により形成されることができる。
上記内部電極の各末端から上記第１側面または第２側面までの距離ｄ１、ｄ２は上記第１サイド部１１３または第２サイド部１１４の幅ということができる。上述したように、第１サイド部または第２サイド部の幅は、上部から下部までその幅が一定でないこともできる。即ち、複数個の内部電極のうち最外郭に配置される内部電極と接するサイド部の幅は相対的に狭く、中央部に配置される内部電極と接するサイド部の幅は相対的に広くてもよい。これに対するより具体的な事項は後述する。
上記積層本体１１１を構成する複数の誘電体層１１２は焼結された状態で、隣接する誘電体層間の境界が確認できないほど、一体化されることができる。
上記積層本体１１１の長さは上記セラミック本体１１０の長さに該当し、上記セラミック本体１１０の長さはセラミック本体の第３側面３から第４側面４までの距離に該当する。即ち、セラミック本体１１０の第３及び第４側面は積層本体１１１の第３側面及び第４側面と理解することができる。
上記積層本体１１１は複数の誘電体層１１２が積層されて形成され、上記誘電体層１１２の長さはセラミック本体の第３側面３と第４側面間の距離を形成する。
これに制限されないが、本発明の一実施形態によると、上記セラミック本体の長さは４００〜１４００μｍであることができる。より具体的には、セラミック本体の長さは４００〜８００μｍであっても、６００〜１４００μｍであってもよい。
上記誘電体層上に内部電極１２１、１２２が形成されることができ、内部電極１２１、１２２は焼結により一誘電体層を介して上記セラミック本体の内部に形成されることができる。上記内部電極１２１、１２２は異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対にすることができ、誘電体層の積層方向に沿って対向配置されることができる。
図１ｄ及び図１ｅを参照すると、一誘電体層１１２に第１内部電極１２１が形成され、異なる誘電体層１１２に第２内部電極１２２が形成されている。上記第１内部電極１２１及び第２内部電極１２２は誘電体層の長さ方向に対しては全体的に形成されない。即ち、第１内部電極１２１の一端はセラミック本体の第４側面４から所定の間隔ｄ３を置いて形成されることができ、第１内部電極１２１の他端は第３側面３まで形成されて第３側面３に露出することができる。
積層本体の第３側面３に露出した第１内部電極の他端は第１外部電極１３１と連結される。
第２内部電極１２２の一端は第３側面３から所定の間隔ｄ３を置いて形成され、第２内部電極１２２の他端は第４側面４に露出して第２外部電極１３２と連結される。
上記誘電体層１１２は第１及び第２内部電極１２１、１２２の幅と同じ幅を有することができる。即ち、上記第１及び第２内部電極１２１、１２２は誘電体層１１２の幅方向に対しては全体的に形成されることができる。誘電体層の幅及び内部電極の幅はセラミック本体の第１側面及び第２側面を基準とする。
これに制限されないが、本発明の一実施形態によると、誘電体層の幅及び内部電極の幅は１００〜９００μｍであることができる。より具体的には、誘電体層の幅及び内部電極の幅は１００〜５００μｍであってもよく、１００〜９００μｍであってもよい。
本実施形態によると、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向に対して全体的に形成されるため、内部電極の重畳面積が大きくなり、積層セラミックキャパシタの容量を大きくすることができる。また、内部電極による段差を減少させることで、絶縁抵抗の加速寿命が向上し、容量特性及び信頼性に優れた積層セラミックキャパシタを提供することができる。
本実施形態において、内部電極の幅は誘電体層の幅と同一に形成され、積層本体の第１及び第２側面に内部電極の末端が露出することができる。上記内部電極の末端が露出した積層本体の両側面には第１サイド部１１３及び第２サイド部１１４が形成されることができる。これにより、第１サイド部１１３及び第２サイド部１１４はセラミック本体の第１側面及び第２側面を形成するようになる。
上述したように、第１サイド部１１３または第２サイド部１１４の幅は上部から下部までその幅が一定でないこともできる。
即ち、複数個の内部電極のうち最外郭に配置される内部電極の末端から第１側面までの最短距離ｄ１は、中央部に配置される内部電極の末端から第１側面までの最短距離ｄ２より小さいか、同一に形成されることができる。
本実施形態において、最外郭に配置される内部電極は第１内部電極１２１と、中央部に配置される内部電極は第２内部電極１２２と設定されているが、これに制限されない。
図１ｄは積層本体のうち最外郭に配置される第１内部電極１２１を示す上部平面図で、図１ｅは積層本体のうち中央部に配置される第２内部電極１２２を示す上部平面図である。本発明において、中央部は複数個の内部電極のうち最外郭でない領域を意味することができる。また、上記中央部は複数個の内部電極のうち最外郭でない領域であって、第１または第２サイド部の幅が最大に形成される部分と接する内部電極の領域を意味することができる。
複数個の内部電極のうち最外郭に配置される第１内部電極１２１から第１側面までの最短距離ｄ１は２μｍ以上であることができる。また、最外郭に配置される第１内部電極１２１から第２側面までの最短距離ｄ１は２μｍ以上であることができる。また、上記最短距離ｄ１は１０μｍ以下であることができる。
上記最短距離ｄ１が２μｍ未満であれば、積層セラミックキャパシタの耐湿特性が低下する恐れがあり、外部電極の形成時、放射クラックが発生する恐れがある。また、上記最短距離ｄ１が１０μｍを超えると、積層本体の仮焼または焼成過程で残留炭素の除去が難しいことがあり、これにより、内部電極の連結性が低下する恐れがある。
また、上記のような特性は最外郭の上部に配置される内部電極と最外郭が下部に配置される内部電極の全てに対して適用されることができる。このような場合、セラミック本体の４つの角部の厚さは２〜１０μｍであることができる。
複数個の内部電極のうち中央部に配置される第２内部電極１２２の末端から第１側面までの最短距離ｄ２は３０μｍ以下であることができる。また、中央部に配置される第２内部電極の末端から第２側面までの最短距離ｄ２は３０μｍ以下であることができる。より好ましくは、上記最短距離ｄ２は１０〜２０μｍであることができる。
上記最短距離ｄ２が小さく形成されると、外部衝撃に対する機械的強度が低下する恐れがある。また、上記最短距離ｄ２が３０μｍを超えると、相対的に内部電極の重畳面積が減少し、積層セラミックキャパシタの高容量を確保し難いことがある。
本実施形態によると、内部電極の末端から第１側面または第２側面までの距離ｄ１、ｄ２を小さく形成し、相対的にセラミック本体内に形成される内部電極の重畳面積を広く形成することができる。
また、相対的に残留炭素の除去が困難な角部、即ち、最外郭に配置される内部電極から第１側面または第２側面までの最短距離ｄ１を非常に小さく形成し、残留炭素の除去が容易に行われることができる。これにより、残留炭素の濃度ばらつきが小さくなり、同じ微細構造を保持することができ、内部電極の連結性を向上させることができる。
また、最外郭に配置される内部電極の末端から上記第１側面または第２側面までの最短距離と中央部に配置される内部電極の末端から上記第１側面または第２側面までの距離を調節し、内部欠陥が発生しないようにし、外部電極の形成時、放射クラックの発生可能性を減らすことができる。
本実施形態によると、積層セラミックキャパシタの容量を最大化するとともに、耐湿性、絶縁抵抗特性が向上され、信頼性に優れた特徴を示すことができる。
本発明の一実施形態によると、上記第１サイド部１１３及び第２サイド部１１４はセラミックスラリーで形成されることができる。上記セラミックスラリーの量を調節して上記第１サイド部１１３及び第２サイド部１１４の幅を調節することができる。最外郭に配置される内部電極と接するサイド部と中央部に配置される内部電極と接するサイド部の幅を容易に調節することができる。
以下、本発明の一実施形態による積層セラミックキャパシタの製造方法を説明する。
図２ａ〜図２ｆは、本発明の一実施形態によるセラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。
先ず、図２ａに示されたように、セラミックグリーンシート２１２ａ上に所定の間隔ｄ４を置いて複数個のストライプ型第１内部電極パターン２２１ａを形成することができる。上記複数個のストライプ型第１内部電極パターン２２１ａは相互平行に形成されることができる。
上記所定の間隔ｄ４は内部電極が異なる極性を有する外部電極と絶縁されるための距離であり、図１ｄに示されたｄ３×２の距離と理解することができる。
上記セラミックグリーンシート２１２ａはセラミックパウダー、有機溶剤及び有機バインダーを含むセラミックペーストで形成されることができる。
上記セラミックパウダーは高い誘電率を有する物質で、これに制限されないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを使用することができ、チタン酸バリウム（ＢａＴｉＯ３）パウダーを使用することが好ましい。上記セラミックグリーンシート２１２ａが焼成されてセラミック本体を構成する誘電体層となる。
上記ストライプ型第１内部電極パターン２２１ａは導電性金属を含む内部電極ペーストで形成されることができる。上記導電性金属はこれに制限されないが、Ｎｉ、Ｃｕ、Ｐｄ、またはこれらの合金であることができる。
上記セラミックグリーンシート２１２ａ上にストライプ型第１内部電極パターン２２１ａを形成する方法は特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法のような印刷法により形成することができる。
また、図示しなかったが、異なるセラミックグリーンシート２１２ａ上に所定の間隔を置いて複数個のストライプ型第２内部電極パターン２２２ａを形成することができる。
以下、第１内部電極パターン２２１ａが形成されたセラミックグリーンシートは第１セラミックグリーンシートと、第２内部電極パターン２２２ａが形成されたセラミックグリーンシートは第２セラミックグリーンシートということができる。
次に、図２ｂに示されたように、ストライプ型第１内部電極パターン２２１ａとストライプ型第２内部電極パターン２２２ａが交差積層されるように第１及び第２セラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ型第１内部電極パターン２２１ａは第１内部電極２２１を形成することができ、ストライプ型第２内部電極パターン２２２ａは第２内部電極２２２を形成することができる。
図２ｃは本発明の一実施形態により第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層体２１０を示す断面図であり、図２ｄは第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層体２１０を示す斜視図である。
図２ｃ及び図２ｄを参照すると、複数個の平行なストライプ型第１内部電極パターン２２１ａが印刷された第１セラミックグリーンシートと複数個の平行なストライプ型第２内部電極パターン２２２ａが印刷された第２セラミックグリーンシートは交互に積層されている。
より具体的には、第１セラミックグリーンシートに印刷されたストライプ型第１内部電極パターン２２１ａの中心部と第２セラミックグリーンシートに印刷されたストライプ型第２内部電極パターン２２２ａ間の間隔ｄ３とが重なるように積層されることができる。
次に、図２ｄに示されたように、上記セラミックグリーンシート積層体２１０は複数個のストライプ型第１内部電極パターン２２１ａ及びストライプ型第２内部電極パターン２２２ａを横切るように切断することができる。即ち、上記セラミックグリーンシート積層体２１０はＣ１−Ｃ１切断線に沿って棒型積層体２２０に切断されることができる。
より具体的には、ストライプ型第１内部電極パターン２２１ａ及びストライプ型第２内部電極パターン２２２ａは長さ方向に切断されて一定の幅を有する複数個の内部電極に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これにより、内部電極の幅は誘電体層と同じ幅を有するように形成されることができる。
上記棒型積層体２２０の切断面に第１及び第２内部電極の幅方向の末端が露出することができる。上記棒型積層体の切断面はそれぞれ棒型積層体の第１側面及び第２側面ということができる。
次に、図２ｅに示されたように、上記棒型積層体２２０の第１及び第２側面のそれぞれに第１サイド部２１３ａ及び第２サイド部２１４ａを形成することができる。第２サイド部２１４ａは明確に示さず、点線でその輪郭を示した。
上記棒型積層体２２０の第１及び第２側面は、図１ｃに示した積層本体１１１の第１側面及び第２側面に対応すると理解することができる。
上記第１及び第２サイド部２１３ａ、２１４ａは棒型積層体２２０にセラミック粉末を含むセラミックスラリーで形成されることができる。上記セラミックスラリーはセラミックパウダー、有機バインダー及び有機溶剤を含むことができる。
第１及び第２サイド部２１３ａ、２１４ａが所望する厚さ（または幅）で形成されるようにセラミックスラリーの量を調節することができる。
上記棒型積層体２２０の第１及び第２側面にセラミックスラリーを塗布して第１及び第２サイド部２１３ａ、２１４ａを形成することができる。上記セラミックスラリーの塗布方法は特に制限されず、例えば、スプレー方式で噴射したり、ローラーを利用して塗布することができる。
また、上記棒型積層体をセラミックスラリーにディッピング（ｄｉｐｐｉｎｇ）して棒型積層体の第１及び第２側面に第１及び第２サイド部２１３ａ、２１４ａを形成することができる。
上述したように、積層された複数個の内部電極のうち最外郭に配置される内部電極の末端と接する第１サイド部の幅は、中央部に配置される内部電極の末端と接する第１サイド部の幅より小さく形成されることができる。
より具体的には、最外郭に配置される内部電極の末端と接する第１サイド部の幅は２μｍ以下に形成されることができる。また、最外郭に配置される内部電極の末端と接する第２サイド部の幅も２μｍ以下に形成されることができる。
また、中央部に配置される内部電極の末端と接する第１サイド部の幅は３０μｍ以下に形成されることができる。また、中央部に配置される内部電極の末端と接する第２サイド部の幅は３０μｍ以下に形成されることができる。より好ましくは、上記第１及び第２サイド部の幅は１０〜２０μｍに形成されることができる。
次に、図２ｅ及び図２ｆに示されたように、第１及び第２サイド部２１３ａ、２１４ａが形成された上記棒型積層体２２０をＣ２−Ｃ２切断線に沿って個別のチップサイズに合わせて切断することができる。図２ｃは上記Ｃ２−Ｃ２切断線の位置の把握に参照することができる。
棒型積層体２２０をチップサイズに切断することにより、積層本体２１１と積層本体の両側面に形成された第１及び第２サイド部２１３、２１４を有するセラミック本体を形成することができる。
上記棒型積層体２２０をＣ２−Ｃ２切断線に沿って切断することで、重畳された第１内部電極の中心部と第２内部電極間に形成された所定の間隔ｄ４を同じ切断線により切断することができる。他の観点では、第２内部電極の中心部と第１内部電極間に形成された所定の間隔を同じ切断線により切断することができる。
これにより、第１内部電極及び第２内部電極の一端はＣ２−Ｃ２切断線による切断面に交互に露出することができる。上記第１内部電極２２１が露出した面は図１ｄ及び図１ｅに示された積層本体の第３側面３と、上記第２内部電極２２２が露出した面は図１ｄ及び図１ｅに示された積層本体の第４側面４と理解することができる。
上記棒型積層体２２０をＣ２−Ｃ２切断線に沿って切断することにより、ストライプ型第１内部電極パターン２２１ａ間の所定の間隔ｄ４は半分に切断され、第１内部電極２２１の一端に第４側面から所定の間隔を持たせ、また、第２内部電極２２２にも第３側面から所定の間隔を持たせる。
その後、両側面に第１及び第２サイド部２１３、２１４が形成された積層本体２１１を仮焼及び焼成することができる。
次に、上記第１及び第２内部電極の一端と連結されるように上記第３側面及び第４側面のそれぞれに外部電極を形成することができる。
また、棒型積層体の両側面に第１及び第２サイド部を形成した後、仮焼及び焼成することができ、その後、上記棒型積層体を積層本体の形態に切断することができる。次に、積層本体に外部電極を形成する工程を行うことができる。
本実施形態のように、棒型積層体２２０に第１及び第２サイド部２１３ａ、２１４ａを形成してチップサイズに切断すると、一度の工程で複数個の積層本体にサイド部を形成することができる。
また、図示しなかったが、第１サイド部及び第２サイド部を形成する前に棒型積層体をチップサイズに切断して複数個の積層本体を形成することができる。
即ち、重畳された第１内部電極の中心部と第２内部電極間に形成された所定の間隔が同じ切断線により切断されるように棒型積層体を切断することができる。これにより、第１内部電極及び第２内部電極の一端は切断面に交互に露出することができる。
次に、上記積層本体の第１及び第２側面に第１サイド部及び第２サイド部を形成することができる。第１及び第２サイド部の形成方法は上述と同様である。両側面に第１及び第２サイド部が形成された積層本体を仮焼及び焼成することができる。
その後、上記第１内部電極が露出された積層本体の第３側面と上記第２内部電極が露出された積層本体の第４側面にそれぞれ外部電極を形成することができる。
本発明の一実施形態によると、積層本体の第１及び第２側面を通じて第１及び第２内部電極の末端が露出する。積層された複数個の第１及び第２内部電極は同時に切断され、上記内部電極の末端が一直線上に配置されることができる。その後、上記積層本体の第１及び第２側面に第１及び第２サイド部が形成される。上記積層本体及び上記第１及び第２サイド部によりセラミック本体が形成される。即ち、上記第１及び第２サイド部はセラミック本体の第１及び第２側面を形成する。
本実施形態によると、また、上記第１及び第２サイド部はセラミックスラリーにより形成されることで、セラミックスラリーの量によってサイド部の幅を容易に調節することができる。
上述したように、積層された複数個の内部電極のうち最外郭に配置される内部電極の末端と接する第１及び第２サイド部の幅は中央部に配置される内部電極の末端と接する第１及び第２サイド部の幅より小さく形成されることができる。
本実施形態によると、相対的に残留炭素の除去が困難なセラミック本体の角部、即ち、最外郭に配置される内部電極の末端と接する第１及び第２サイド部の幅を非常に小さく形成することができる。これにより、仮焼及び焼成工程で残留炭素の除去が容易に行われることができる。セラミック本体内の残留炭素の濃度ばらつきが小さくなり、同じ微細構造を保持することができ、内部電極の連結性を向上させることができる。
また、最外郭に配置される内部電極の末端と接する第１及び第２サイド部の幅は２μｍ以上に形成されて耐湿特性を確保し、内部欠陥が生じず、外部電極の形成時、放射クラックの発生可能性を減らすことができる。
また、積層された複数個の内部電極のうち中央部に配置される内部電極の末端と接する第１及び第２サイド部の幅は最外郭に配置される内部電極の末端と接する第１及び第２サイド部の幅より大きく形成されて外部衝撃に対する機械的強度を確保することができる。
また、中央部に配置される内部電極の末端と接する第１及び第２サイド部の幅は３０μｍ未満に形成され、相対的に内部電極の重畳面積を広く形成することができる。
また、内部電極は異なる極性を有する外部電極との絶縁性を維持するための最小面積を除き、誘電体層の幅方向に対しては全体的に形成されることができる。これにより、内部電極間の重畳面積を形成することが容易で、内部電極による段差の発生を減らすことができる。
これにより積層セラミックキャパシタの容量を最大化するとともに、耐湿性、絶縁抵抗特性が向上され、信頼性に優れた特徴を示すことができる。
本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の請求の範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能で、これも本発明の範囲に属する。
１１０ セラミック本体
１１１、２１１ 積層本体
１１２ 誘電体層
１１３、１１４ 第１及び第２サイド部
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
２１２ａ セラミックグリーンシート
２２１、２２２ 第１及び第２内部電極
２１３ａ、２１４ａ 第１及び第２サイド部
２２１ａ、２２２ａ ストライプ型第１及び第２内部電極パターン
２１０ セラミックグリーンシート積層体
２２０ 棒型積層体

Claims (15)

  1. 対向する第１側面及び第２側面、前記第１側面及び第２側面を連結する第３側面及び第４側面を有するセラミック本体と、
    前記セラミック本体の内部に形成され、前記第３側面または第４側面に一端が露出する複数個の内部電極と、
    前記第３側面または第４側面に形成され、前記内部電極と電気的に連結される外部電極とを含み、
    前記複数個の内部電極のうち最外郭に配置される内部電極の末端から前記第１側面または第２側面までの最短距離は中央部に配置される内部電極の末端から前記第１側面または第２側面までの最短距離より小さいか、同一の積層セラミックキャパシタ。
  2. 前記複数個の内部電極のうち最外郭に配置される内部電極の末端から前記第１側面または第２側面までの最短距離は２〜１０μｍである、請求項１に記載の積層セラミックキャパシタ。
  3. 前記複数個の内部電極のうち最外郭の上部及び最外郭の下部に配置される内部電極の末端から前記第１側面までの最短距離及び前記第２側面までの最短距離がともに２〜１０μｍである、請求項１に記載の積層セラミックキャパシタ。
  4. 前記複数個の内部電極のうち中央部に配置される内部電極の末端から前記第１側面または第２側面までの最短距離は３０μｍ以下である、請求項１に記載の積層セラミックキャパシタ。
  5. 前記複数個の内部電極のうち中央部に配置される内部電極の末端から前記第１側面または第２側面までの最短距離は１０〜２０μｍである、請求項１に記載の積層セラミックキャパシタ。
  6. 前記セラミック本体は、
    前記セラミック本体の第３側面及び第４側面間の距離を形成する長さ及び前記内部電極と同じ幅を有する複数個の誘電体層が積層された積層本体と、前記内部電極の末端から前記セラミック本体の第１側面または第２側面までの距離を形成する第１サイド部及び第２サイド部とで構成される、請求項１に記載の積層セラミックキャパシタ。
  7. 前記第１サイド部及び第２サイド部はセラミックスラリーで形成される、請求項６に記載の積層セラミックキャパシタ。
  8. 前記内部電極は一端が前記第３側面に露出し、他端が前記第４側面から所定の間隔を置いて形成される第１内部電極と、一端が第４側面に露出し、他端が前記第３側面から所定の間隔を置いて形成される第２内部電極とで構成される、請求項１に記載の積層セラミックキャパシタ。
  9. 複数個のストライプ型第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート及び複数個のストライプ型第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを設ける段階と、
    前記ストライプ型第１内部電極パターンと前記ストライプ型第２内部電極パターンが交差するように前記第１セラミックグリーンシートと前記第２セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、
    第１内部電極及び第２内部電極が一定幅を有し、前記幅方向に前記第１内部電極及び第２内部電極の末端が露出した側面を有するように前記ストライプ型第１内部電極パターン及び第２内部電極パターンを横切って前記セラミックグリーンシート積層体を切断する段階と、
    前記第１内部電極及び第２内部電極の末端が露出した側面にセラミックスラリーで第１サイド部及び第２サイド部を形成し、前記複数個の第１及び第２内部電極のうち最外郭に配置される内部電極の末端と接する前記第１または第２サイド部の幅を、前記複数個の第１及び第２内部電極のうち中央部に配置される内部電極の末端と接する前記第１または第２サイド部の幅より小さいか、同一に形成する段階と、
    を含む積層セラミックキャパシタの製造方法。
  10. 前記セラミックグリーンシート積層体を形成する段階は、
    前記ストライプ型第１内部電極パターンの中心部と前記ストライプ型第２内部電極パターン間の所定の間隔とが重なるように積層される、請求項９に記載の積層セラミックキャパシタの製造方法。
  11. 前記セラミックグリーンシート積層体を切断する段階は、
    前記セラミックグリーンシート積層体が前記第１内部電極及び第２内部電極の末端が露出した側面を有する棒型積層体となるように行われ、
    前記第１及び第２サイド部を形成する段階後に、前記第１内部電極の中心部及び第２内部電極間の所定の間隔を同じ切断線で切断して第１内部電極または第２内部電極の一端がそれぞれ露出した第３側面または第４側面を有する積層本体に切断する段階が行われる、請求項９に記載の積層セラミックキャパシタの製造方法。
  12. 前記セラミックグリーンシート積層体を切断する段階は、
    前記セラミックグリーンシートを前記第１内部電極及び第２内部電極の末端が露出した側面を有する棒型積層体に切断する段階と、前記棒型積層体を前記第１内部電極の中心部及び前記第２内部電極間の所定の間隔が同じ切断線で切断されて第１内部電極または第２内部電極の一端がそれぞれ露出した第３側面または第４側面を有する積層本体に切断する段階とで行われ、
    前記第１及び第２サイド部を形成する段階は前記積層本体に対して行われる、請求項９に記載の積層セラミックキャパシタの製造方法。
  13. 前記第１サイド部及び第２サイド部を形成する段階は、前記第１内部電極及び第２内部電極の末端が露出した側面にセラミックスラリーを塗布することで行われる、請求項９に記載の積層セラミックキャパシタの製造方法。
  14. 前記第１サイド部及び第２サイド部を形成する段階は、前記第１内部電極及び第２内部電極の末端が露出した側面をセラミックスラリーにディッピングすることで行われる、請求項９に記載の積層セラミックキャパシタの製造方法。
  15. 前記セラミックスラリーの量を調節して前記複数個の第１及び第２内部電極のうち最外郭に配置される内部電極の末端と接する前記第１または第２サイド部の幅を２〜１０μｍに形成し、前記複数個の第１及び第２内部電極のうち中央部に配置される内部電極の末端と接する前記第１または第２サイド部の幅を３０μｍ以下に形成する、請求項９に記載の積層セラミックキャパシタの製造方法。
JP2011236773A 2011-03-09 2011-10-28 積層セラミックキャパシタ及びその製造方法 Active JP5653886B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110021078A KR101187939B1 (ko) 2011-03-09 2011-03-09 적층 세라믹 커패시터 및 그 제조방법
KR10-2011-0021078 2011-03-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014190074A Division JP2015029123A (ja) 2011-03-09 2014-09-18 積層セラミックキャパシタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012191164A true JP2012191164A (ja) 2012-10-04
JP5653886B2 JP5653886B2 (ja) 2015-01-14

Family

ID=46795377

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011236773A Active JP5653886B2 (ja) 2011-03-09 2011-10-28 積層セラミックキャパシタ及びその製造方法
JP2014190074A Pending JP2015029123A (ja) 2011-03-09 2014-09-18 積層セラミックキャパシタ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014190074A Pending JP2015029123A (ja) 2011-03-09 2014-09-18 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US8542476B2 (ja)
JP (2) JP5653886B2 (ja)
KR (1) KR101187939B1 (ja)
CN (1) CN102683018B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222749A (ja) * 2013-05-13 2014-11-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
JP2018098297A (ja) * 2016-12-09 2018-06-21 株式会社村田製作所 チップ型電子部品の製造方法
US10141114B2 (en) 2016-04-14 2018-11-27 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP2019110158A (ja) * 2017-12-15 2019-07-04 太陽誘電株式会社 積層セラミックコンデンサ
JP7331320B2 (ja) 2018-09-05 2023-08-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125762B2 (en) * 2008-08-11 2012-02-28 Vishay Sprague, Inc. High voltage capacitors
KR101452068B1 (ko) * 2012-12-18 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
CN103050278B (zh) * 2012-12-20 2016-07-06 广东风华高新科技股份有限公司 多层陶瓷电容器及其制备方法
KR101412940B1 (ko) * 2013-03-29 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101548797B1 (ko) * 2013-04-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR20150042500A (ko) * 2013-10-11 2015-04-21 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
US10510487B2 (en) * 2015-12-25 2019-12-17 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
US11011313B2 (en) * 2017-07-11 2021-05-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR102495669B1 (ko) 2018-08-10 2023-02-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN109215906A (zh) * 2018-08-24 2019-01-15 东莞市仙桥电子科技有限公司 新型贴片式ntc及其制造方法
KR101970507B1 (ko) 2018-11-07 2019-04-22 안재현 건축용 기능성 경량판재와 그 제조방법
KR102551222B1 (ko) 2018-12-17 2023-07-03 삼성전기주식회사 적층형 커패시터
JP7221718B2 (ja) 2019-02-13 2023-02-14 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7024756B2 (ja) * 2019-03-28 2022-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP7385374B2 (ja) 2019-05-13 2023-11-22 太陽誘電株式会社 積層セラミック電子部品
JP7188345B2 (ja) * 2019-09-30 2022-12-13 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2022034315A (ja) * 2020-08-18 2022-03-03 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
CN115458331B (zh) * 2022-08-29 2024-08-02 广东风华高新科技股份有限公司 一种多层陶瓷电容器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000124057A (ja) * 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09260206A (ja) 1996-03-26 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP2005259772A (ja) 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP2005303160A (ja) 2004-04-15 2005-10-27 Murata Mfg Co Ltd 積層型半導体セラミック電子部品
US7075775B2 (en) 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
JP5304159B2 (ja) * 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR100992286B1 (ko) * 2008-10-10 2010-11-05 삼성전기주식회사 적층형 칩 커패시터
JP2011003846A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法
KR101832490B1 (ko) * 2011-05-31 2018-02-27 삼성전기주식회사 적층 세라믹 커패시터
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000124057A (ja) * 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222749A (ja) * 2013-05-13 2014-11-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
US9177722B2 (en) 2013-05-13 2015-11-03 Samsung Electron-Mechanics Co., Ltd. Multilayer ceramic electronic component and board for mounting the same
US10141114B2 (en) 2016-04-14 2018-11-27 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP2018098297A (ja) * 2016-12-09 2018-06-21 株式会社村田製作所 チップ型電子部品の製造方法
JP2019110158A (ja) * 2017-12-15 2019-07-04 太陽誘電株式会社 積層セラミックコンデンサ
JP7331320B2 (ja) 2018-09-05 2023-08-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ

Also Published As

Publication number Publication date
US20120229951A1 (en) 2012-09-13
JP5653886B2 (ja) 2015-01-14
US8542476B2 (en) 2013-09-24
JP2015029123A (ja) 2015-02-12
KR20120103058A (ko) 2012-09-19
CN102683018B (zh) 2015-04-29
CN102683018A (zh) 2012-09-19
KR101187939B1 (ko) 2012-10-08

Similar Documents

Publication Publication Date Title
JP5653886B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5512625B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP7315138B2 (ja) 積層セラミックキャパシタ
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5654102B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021002645A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101240804B1 (ko) 적층 세라믹 커패시터
KR101240738B1 (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130722

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130920

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140618

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140718

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140818

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141119

R150 Certificate of patent or registration of utility model

Ref document number: 5653886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250