CN107103995A - 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板 - Google Patents

多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板 Download PDF

Info

Publication number
CN107103995A
CN107103995A CN201610846949.2A CN201610846949A CN107103995A CN 107103995 A CN107103995 A CN 107103995A CN 201610846949 A CN201610846949 A CN 201610846949A CN 107103995 A CN107103995 A CN 107103995A
Authority
CN
China
Prior art keywords
thickness
main body
layer
electrode
caldding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610846949.2A
Other languages
English (en)
Other versions
CN107103995B (zh
Inventor
李炳华
安永圭
朴祥秀
朴珉哲
金兑奕
朴兴吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN107103995A publication Critical patent/CN107103995A/zh
Application granted granted Critical
Publication of CN107103995B publication Critical patent/CN107103995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

提供一种多层陶瓷电容器，该多层陶瓷电容器包括：其中层叠有多个介电层的陶瓷主体；包括多个第一内电极和第二内电极并形成电容的活性层，第一内电极和第二内电极形成为交替地暴露在陶瓷主体的两端面并使介电层插入第一内电极和第二内电极之间；形成在活性层上部上的上覆盖层；形成在活性层下部上的下覆盖层，并且下覆盖层的厚度大于上覆盖层的厚度；和覆盖陶瓷主体两端面的第一外电极和第二外电极，当形成在内电极沿长度方向的端部和陶瓷主体的一个端面之间的L边部的宽度是LM，形成在内电极的沿宽度方向的侧与陶瓷主体的一个侧面之间的W‑边部的宽度是WM，并且下覆盖层的厚度为B时，满足0.3≤LM/B≤2.0以及0.5≤B/WM≤5.0。

Description

多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板
本申请是申请日为2013年02月25日、申请号为201310058121.7、名称为“多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板”的中国专利申请的分案申请。
相关申请的交叉引用
本申请要求在2012年12月18日递交于韩国知识产权局的韩国专利申请No.10-2012-0148252的优先权，该申请公开的内容通过引用合并于此。
技术领域
本发明涉及多层陶瓷电容器以及安装有多层陶瓷电容器的电路板。
背景技术
多层陶瓷电容器(层叠的片式电子元件)是一种安装在各种电子产品例如成像装置(或者影像装置)诸如液晶显示器(LCDs)、等离子显示板(PDPs)等，电脑，智能电话，便携式电话等的印刷电路板(PCB)板上以充放电的片式电容器。
多层陶瓷电容器(MLCC)，具有诸如紧凑、保证高容量以及便于安装的优点，可以用作各种电子装置的元件。
MLCC可以包括多个介电层以及内电极，在MLCC的结构中，具有不同极性的内电极交替层叠在介电层之间。
介电层具有压电性和电致伸缩(electrostrictive)性。因此，当向MLCC施加DC电压或者AC电压时，内电极之间会发生压电现象，产生振动。
振动传递到安装(通过MLCC的焊接)有MLCC的PCB，致使PCB的整体成为传声发射表面以产生作为噪声的振动声音。
振动声音可以对应于从20Hz至2000Hz的声音频率范围，使得使用者不舒适，并且这种使得使用者不舒适的振动声音为所知的声噪声(acoustic noise)。
为了降低声噪声，已经研发了其中增加MLCC的下覆盖层的产品。
同样，具有增加的下覆盖层的MLCC安装为水平安装类型的MLCC，由此相对厚的下覆盖层设置在印刷电路板(PCB)的底部上以有利地降低声噪声。
同时，在产品中的MLCC的下覆盖层的厚度增加以便于降低声噪声的情况下，叠层的数量增加或者介电层变薄，以实现高电容量，导致分层缺陷或者击穿电压(BDV)降低。
【相关现有文件】
(专利文件1)日本专利公开号No.2006-203165。
发明内容
本发明的一方面提供一种多层陶瓷电容器(MLCC)以及安装有该MLCC的电路板。
根据本发明的一个方面，提供一种多层陶瓷电容器，该多层陶瓷电容器包括：陶瓷主体，该陶瓷主体中层叠有多个介电层；活性层，该活性层包括多个第一内电极和第二内电极并形成电容，该多个第一内电极和第二内电极形成为交替地暴露在所述陶瓷主体的两个端面并使所述介电层插入第一内电极和第二内电极之间；上覆盖层，该上覆盖层形成在所述活性层的上部上；下覆盖层，该下覆盖层形成在所述活性层的下部上并且所述下覆盖层的厚度大于所述上覆盖层的厚度；以及第一外电极和第二外电极，该第一外电极和第二外电极覆盖所述陶瓷主体的两个端面，其中当形成在所述内电极的沿长度方向的端部和所述陶瓷主体的一个端面之间的L-边部的宽度是LM，形成在所述内电极的沿宽度方向的侧和所述陶瓷主体的一个侧面之间的W-边部的宽度是WM，并且所述下覆盖层的厚度是B时，满足0.3≤LM/B≤2.0以及0.5≤B/WM≤5.0，
其中，LM大于WM，并且
当所述陶瓷主体的总厚度的一半是A，所述下覆盖层的厚度是B，所述活性层的总厚度的一半是C，，所述上覆盖层的厚度是D时，所述活性层的中心部偏离所述陶瓷主体的中心部的比率(B+C)/A可以满足1.063≤(B+C)/A≤1.745。
当所述下覆盖层的厚度是B并且所述上覆盖层的厚度是D时，所述上覆盖层的厚度D和所述下覆盖层的厚度B的比率(D/B或者D：B)可以满足0.021≤D/B≤0.422的范围。
当所述陶瓷主体的总厚度的一半是A并且所述下覆盖层的厚度是B时，所述下覆盖层的厚度B与所述陶瓷主体的厚度的一半A的比率(B/A)可以满足0.329≤B/A≤1.522的范围。
当所述下覆盖层的厚度是B并且所述活性层的总厚度的一半是C时，所述活性层C的厚度的一半C与所述下覆盖层的厚度B的比率(C/B)可以满足0.146≤C/B≤2.458的范围。
由于当施加电压时所述活性层的中心部中产生的应变与所述下覆盖层中产生的应变不同，形成在所述陶瓷主体的两个端部的拐点(PI)可以形成在所述陶瓷主体的沿厚度方向的中心部的下方。
根据本发明的另一方面，提供一种用于安装多层陶瓷电容器(MLCC)的电路板，该电路板包括：印刷电路板，该印刷电路板的上部上形成有第一电极垫和第二电极垫；以及MLCC，该MLCC安装在PCB上，其中所述MLCC包括：陶瓷主体，该陶瓷主体中层叠有多个介电层；活性层，该活性层包括多个第一内电极和第二内电极并形成电容，该多个第一内电极和第二内电极形成为交替地暴露在所述陶瓷主体的两个端面并使所述介电层插入第一内电极和第二内电极之间；上覆盖层，该上覆盖层形成在所述活性层的上部上；下覆盖层，该下覆盖层形成在所述活性层的下部上并且所述下覆盖层的厚度大于所述上覆盖层的厚度，以及第一外电极和第二外电极，该第一和外电极第二外电极形成在所述陶瓷主体的两个端面上并且通过焊料连接于所述第一电极垫和第二电极垫，其中当形成在所述内电极的沿长度方向的端部和所述陶瓷主体的一个端面之间的L-边部的宽度为LM，形成在所述内电极的沿宽度方向的侧和所述陶瓷主体的一个侧面之间的W-边部的宽度为WM，并且所述下覆盖层的厚度为B时，满足0.3≤LM/B≤2.0以及0.5≤B/WM≤5.0，并且
其中，LM大于WM，
当所述陶瓷主体的总厚度的一半是A，所述下覆盖层的厚度是B，所述活性层的总厚度的一半是C，所述活性层的厚度是D时，所述活性层的中心部偏离所述陶瓷主体的中心部的比率(B+C)/A满足1.063≤(B+C)/A≤1.745。
当所述下覆盖层的厚度是B并且所述上覆盖层的厚度是D时，所述上覆盖层的厚度D与所述下覆盖层的厚度B之间的比率(D/B or D：B)可以满足0.021≤D/B≤0.422的范围。
当所述陶瓷主体的总厚度的一半是A并且所述下覆盖层的厚度是B时，所述下覆盖层的厚度B与所述陶瓷主体的厚度的一半A的比率可以满足0.329≤B/A≤1.522的范围。
当所述下覆盖层的厚度是B并且所述活性层的总厚度的一半是C时，所述活性层的厚度的一半C与所述下覆盖层的厚度B的比率(C/B)可以满足0.146≤C/B≤2.458的范围。
由于当施加电压时所述活性层的中心部中产生的应变与所述下覆盖层中产生的应变不同，形成在所述陶瓷主体的两个端部的拐点(PI)可以形成在所述陶瓷主体的沿厚度方向的中心部的下方。
附图说明
通过下文结合附图进行的详细描述，本发明的上述和其它方面、特征和另外的优点以下将被更加清楚地理解，附图中：
图1是根据本发明的一种实施方式的多层陶瓷电容器(MLCC)的局部切除的立体示意图；
图2是图1的MLCC的从所述MLCC的沿宽度方向的中心部沿长度和厚度方向截取的横截面视图；
图3是图1的MLCC的从所述MLCC的沿长度方向的中心部沿宽度和厚度方向截取的横截面视图；
图4是图1的MLCC的从所述MLCC的沿宽度方向的中心部沿长度和厚度方向截取的以显示所述MLCC所包括的元件的尺寸关系的示意截面图；
图5是图1的MLCC的从所述MLCC的沿长度方向的中心部沿宽度方向和厚度方向截取的以显示所述MLCC所包括的元件的尺寸关系的示意截面图；
图6是说明安装在印刷电路板(PCB)上的图1的MLCC的立体图；
图7是图6的MLCC和PCB沿长度方向截取的横截面图；以及
图8是说明安装在PCB上的图6的MLCC在施加电压时变形的横截面示意图。
具体实施方式
现在将结合附图详细描述本发明的实施方式。
本发明可以通过多种不同形式实施并且不应理解为由在此展示的实施方式所限制。
相反地，提供的这些实施方式便于全面和充分地公开本发明，并且将对于本领域的技术人员充分表述本发明的范围。
附图中，为了清楚起见，元件的形状和尺寸可能被放大，并且相同的引用数字将始终用于指示相同或者类似的元件。
同样地，在各个实施方式的附图中阐述相同概念范围内具有相同功能的元件将使用相同的引用数字描述。
为了使本发明的实施方式清楚，可以如下定义六面体的方向：图1中标示的L、W以及T分别指示长度方向、宽度方向和厚度方向。在此，厚度方向可以与层叠介电层的层叠方向具有相同的概念。
同样地，在本实施方式中，为了描述的目的，沿陶瓷主体的长度方向形成第一外电极和第二外电极的表面被设定为水平端面，并且垂直于该水平端面的表面被设定为左侧面或者右侧面。
多层陶瓷电容器(MLCC)
参见图1至图3，根据本发明的一种实施方式的MLCC100可以包括：陶瓷主体110；活性层115，该活性层115具有第一内电极121和第二内电极122；上覆盖层112和下覆盖层113；以及第一外电极131和第二外电极132，该第一外电极和第二外电极覆盖陶瓷主体110的两个端面。
陶瓷主体110通过层叠多个介电层111然后进行烧结(fire)而形成，并且陶瓷主体110的构造和尺寸以及介电层111的层叠数量不受本实施方式中所显示的限制。
同样地，形成陶瓷主体110的多个介电层111处于烧结状态并且邻近的介电层50可以成为一体，由此不使用扫描电子显微镜(SEM)的情况下可能无法明显分辨介电层111和介电层50之间的界限。
陶瓷主体110可以包括：活性层115，该活性层115作为用于形成电容的电容器的一部分；上层112和下层113(上层112和下层113作为边部(margin portion))形成在活性层115的上部和下部上；L-边部116(L-边部116作为长度方向的边部)形成在活性层115和陶瓷主体110的端面之间；以及W-边部117(W-边部117作为宽度方向的边部)形成在活性层115和陶瓷主体110的侧面之间。
活性层115可以通过重复地层叠第一内电极121和第二内电极122并使介电层115插入第一内电极121和第二内电极122之间来形成。
在此，介电层111的厚度可以根据MLCC的电容量设计随意变化。优选地，烧结操作完成后，一个介电层111的厚度可以在0.1μm至10.0μm的范围内，但是本发明并不限制于此。
同样地，介电层111可以由具有高介电常数(或者高K-电介质(high K-dielectrics))的陶瓷粉制成，例如，钛酸钡(BaTiO3)基的粉末，钛酸锶基(SrTiO3)基的粉末等，但是本发明并不限制于此。
上覆盖层112和下覆盖层123可以由与介电层111相同材料制成并且具有与介电层111相同的构造，除了它们不包括内电极。
上覆盖层112和下覆盖层123可以通过在活性层115的上表面和下表面上层叠单个介电层或者两个或者更多个介电层来形成，并且基本上用于阻止第一内电极121和第二内电极122由于物理或者化学压力而引起的损坏。
另外，通过将介电层的层叠数量增加到大于上覆盖层112的介电层的层叠数量，下覆盖层113的厚度可以大于上覆盖层112的厚度。
另外，根据本发明的一种实施方式的MLCC可以进一步包括一个或多个假电极(dummy electrode)，该假电极沿陶瓷主体110的厚度方向层叠在上覆盖层112内，由此它们可以从陶瓷主体110的上表面ST看到。
因此，可以清楚地分辨形成上覆盖层112所在的上表面ST和形成下覆盖层113所在的下表面SB。因此，当将MLCC100安装在PCB上时，可以容易地检查MLCC的垂直安装方向，以阻止MLCC倒置安装，由此，可以提高安装板的装配性并且可以降低安装板的损坏率(defectrate)。
在此，为了能够从陶瓷主体110的上表面容易地看到假电极，上覆盖层112的上表面部分(在该上表面部分中没有形成假电极)的厚度E可以在满足安全可靠性的厚度范围内具有最小厚度。
另外，为了能够从陶瓷主体110的上表面容易地看到假电极，设置在上覆盖层112内的位于最上部上的假电极可以形成为尽可能地靠近陶瓷主体110的上表面ST。
假电极可以形成为内电极并沿与设置在活性层115的最上部上的第一内电极121相同的方向形成，并且假电极不具有不同极性的内电极层叠并使介电层插入不同极性的内电极之间的结构。
因此，除了由于受到形成在陶瓷主体110的沿长度方向的两端部上的外电极131和132或者形成电容量的活性层115的影响而产生的寄生电容量，假电极对于电容的形成没有贡献。
根据本发明的一种实施方式的假电极的结构可以根据需要进行多种修改，并且本发明不限制于此。
另外，第一内电极121和第二内电极122(第一内电极121和第二内电极122为具有不同极性的一对电极)可以通过(在陶瓷生片上)印刷包括导电金属的导电糊以具有预定的厚度，由此第一内电极121和第二内电极122沿介电层111的层叠方向交替暴露于两个端面，并且第一内电极121和第二内电极122可以通过设置在第一内电极121和第二内电极122之间的介电层111彼此绝缘。
也就是，第一内电极121和第二内电极122可以通过其交替暴露于陶瓷主体110的两个端面的部分电连接于第一外电极131和第二外电极132。
因此，当向第一外电极131和第二外电极132施加电压时，相互面对的第一内电极121和第二内电极122之间积累电荷并且，在此，MLCC100的电容量与第一内电极121和第二内电极122的相互重叠的区域的面积成比例。
第一内电极和第二内电极的厚度可以根据需要决定。例如，第一内电极和第二内电极的厚度的范围可以从0.2μm至1.0μm，但是本发明不限制于此。
另外，包含在导电糊中的形成第一内电极121和第二内电极122的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或者它们的合金，但是本发明并不限制于此。
另外，导电糊可以通过使用丝网方法(screening method)、凹版印刷方法等进行印刷，但是本发明并不限制于此。
第一外电极131和第二外电极132可以由包括导电金属的导电糊制成，并且导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或者它们的合金，但是本发明并不限制于此。
在下文中，将描述包括在根据本发明实施方式的MLCC中的构成元件和声噪声之间的关系。
参见图4，陶瓷主体110的总厚度的一半是A，下覆盖层113的厚度是B，活性层115的总厚度的一半是C，以及上覆盖层112的厚度是D。
在此，陶瓷主体110的总厚度指陶瓷主体110的上表面ST至陶瓷主体110的下表面SB的距离，并且活性层115的总厚度指从形成在活性层115的最上部上的第一内电极121的上表面至形成在活性层115的最下部上的第二内电极122的下表面的距离。
另外，下覆盖层113的厚度B指沿厚度方向从形成在活性层115的最下部上的第二内电极122的下表面至陶瓷主体110的下表面SB的距离，并且上覆盖层112的厚度D指沿厚度方向从形成在活性层115的最上部上的第一内电极121的上表面至陶瓷主体110的上表面ST的距离。
当具有不同电极的电压施加于形成在MLCC100的两个端部上的第一外电极131和第二外电极132时，陶瓷主体110由于介电层111的反压电效应(inverse piezoelectriceffect)而沿厚度方向伸长和收缩，而第一外电极131和第二外电极132的两端部由于泊松效果(Poisson effect)而收缩和伸长，该收缩和伸长沿厚度方向并与陶瓷主体110的伸长和收缩相反。
在此，活性层115的中心部是陶瓷主体110的两端部中的沿第一外电极131和第二外电极132的长度方向伸缩最大的部分，由此产生声噪声。
也就是，在本实施方式中，为了降低当施加电压时由于活性层150的中心部CLA中产生的应变与下覆盖层113中产生的应变之间的不同导致的声噪声，在陶瓷主体110的沿厚度方向的中心部CLC的下方，可以在陶瓷主体110的两个端部形成拐点(point ofinflection)(PI)。
在此，为了进一步降低声噪声，优选地，活性层115的中心部CLA偏离陶瓷主体110的中心部的比率((B+C)：A)满足1.063≤(B+C)/A≤1.745的范围。
另外，陶瓷主体110的厚度D的一半(A)与下覆盖层113的厚度B的比率(B：A)(或者B/A)满足0.329≤B/A≤1.522的范围。
另外，下覆盖层113的厚度B和活性层115的厚度的一半(C)的比率可以满足0.146≤C/B≤2.458的范围。
接下来，将描述根据本发明的MLCC所包括的构成元件的尺寸和产生的缺陷(crack)之间的关系。
参见图4和图5，形成在内电极的沿长度方向的端部和陶瓷主体110的一个端面之间的L-边部的宽度是LM，形成在内电极的沿宽度方向的侧与陶瓷主体部110的一个侧面之间的W-边部117的宽度是WM，并且A、B、C以及D如上述定义。
在此，L-边部116所指的区域中，内电极没有沿陶瓷主体110的长度方向重叠，没有形成电容量，并且W-边部117所指的区域中，内电极没有沿陶瓷主体110的宽度方向重叠。
另外，LM指在长度-厚度方向的横截面(LT横截面)中，活性层115和陶瓷主体110的一个端面之间的距离，WM指在宽度-厚度方向的横截面(WT横截面)中，活性层115和陶瓷主体110的一个侧面之间的距离。
在MLCC100的情况下，活性层115和边部之间由于内电极的存在或不存在或者内电极的数量的不同而产生密度差别(density difference)，由此在烧结工序中产生应力以导致在陶瓷主体110中产生裂纹或者导致陶瓷主体110的分层。另外，当在烧结工序中没有平稳地实施脱脂(debinding)时，会产生裂纹。
因此，为了阻止由于烧结密度的不同而产生的裂纹和分层，优选地，L-边部116的宽度LM与下覆盖层113的厚度B的比率满足0.3≤LM/B≤2.0，并且下覆盖层113的厚度B与W-边部117的宽度WM的比率满足0.5≤B/WM≤5.0。
试验实例
以下将进行根据本发明的实施方式的多层陶瓷电容器(MLCC)以及对比性示例。
通过以下步骤制作根据示例的MLCC。
首先，将包括粉末例如钛酸钡(BaTiO3)等的浆料涂覆到承载膜，然后干燥以制备多个厚度为1.8μm的陶瓷生片。
接下来，内电极通过使用丝网(screen)在陶瓷生片上涂覆用于镍内电极的导电糊来形成内电极。
层叠大约370个陶瓷生片，并且在此，相比层叠在其上形成有内电极的陶瓷生片的上方的那些没有内电极的陶瓷生片来说，层叠在其上形成有内电极的陶瓷生片的下方的、没有内电极的陶瓷生片的数量更多。在85℃以1000kgf/cm2的压力条件下等静压(isostactic-press)层叠(或者层叠体)。将完成挤压的陶瓷生片分割为单个的片条，并且通过将分割的片条在大气环境下以230℃保持60小时来进行脱脂工序。
此后，在10-11atm～10-10atm(低于Ni/NiO均衡氧分压(Ni/NiO equilibriumoxygen partial pressure)的氧分压(oxygen partial pressure)中，在还原性气氛条件下烧结生片，使得内电极不会被氧化。在烧结操作后，层叠的片状电容器(chip capacitor)的片条尺寸(长度×宽度(L×W))为1.64mm×0.88mm(L×W，1608规格(size))。这里，将制造公差设定成长×宽为±0.1mm，并且检测(表1)满足所述制造公差的片条的声噪声，以及观察裂纹的产生并在8585检测中测量(表2)绝缘电阻缺陷(insulation resistancedefect)。
此后，片条将进行例如外电极形成工序、电镀工序等工序以制成MLCC。
【表1】
*表示对比例，AN为声噪声
表1中的数据通过基于扫描电子显微镜(SEM)获取的影像测量MLCC100的陶瓷主体110的中心部的截面的尺寸获得，该截面从陶瓷主体110的沿图3所示的宽度(W)方向的中心部沿长度方向(L)和厚度方向(T)截取。
在此，如上描述，A定义为陶瓷主体110的总厚度的一半，B定义为下覆盖层113的厚度，C定义为活性层115的总厚度的一半以及D定义为上覆盖层112的厚度。
为了测量声噪声，每个板(board)的用于测量声噪声的单个样本(MLCC)沿垂直方向进行辨别并且安装在PCB板上，然后将板安装在测量夹具(measurement jig)中。
此后，通过使用DC电源和信号发生器(或者函数发生器(function generator))向在安装在检测夹具中的样本的两端施加DC电压和交流电压。通过直接安装在PCB上方的传声器(microphone)测量声噪声。
在表1中，样本1至样本3是具有覆盖对称结构的对比样本，其中下覆盖层113的厚度B和上覆盖层的厚度D基本相同，并且样本4至样本13是具有其中上覆盖层112的厚度D大于下覆盖层的厚度B的结构的对比样本。
样本14、样本15以及样本35至样本37是具有其中下覆盖层113的厚度D大于上覆盖层112的厚度D的结构的对比样本，并且样本16至样本34是本发明的实施方式。
在此，当(B+C)/A接近1时，意味着活性层115的中心部没有过多地偏离陶瓷主体110的中心部。样本1至样本3的(B+C)/A值具有覆盖对称结构，其中下覆盖层113的厚度B以及上覆盖层112的厚度D基本上相同，接近为1。
当(B+C)/A大于1时，可能意味着活性层115的中心部沿向上的方向偏离陶瓷主体110的中心部，并且当(B+C)/A小于1时，可能意味着活性层115的中心部沿向下的方向偏离陶瓷主体110的中心部。
参见表1，可以看出，在样本16至样本34中，活性层115的中心部偏离陶瓷主体110的中心部的比率(B+C)/A满足1.063≤(B+C)/A≤1.745的范围，声噪声明显减少至小于20dB。
另外，样本1至样本15中，活性层115的中心部偏离陶瓷主体110的中心部的比率(B+C)/A小于1.063，样本1至样本15具有的结构中，活性层115的中心部几乎没有偏离陶瓷主体110的中心部或者活性层115的中心部沿向下的方向偏离陶瓷主体110的中心部。
样本1至样本15的(B+C)/A小于1.063，具有从25dB至32.5dB的声噪声范围，因此可以看出样本1至样本15相比于本发明的实施方式没有降低声噪声的效果。
另外，在样本35至样本37的情况下，其中活性层115的中心部偏离陶瓷主体110的中心部的比率(B+C)/A超过1.745，电容量低于目标值，产生缺陷电容(defectivecapacitance)。
在表1中，标示为“NG”的电容实施率(即电容量与目标电容量值的比率)表示当目标电容量值为100％时，电容量值相对于目标电容量值小于80％。
另外，可以看出，上覆盖层112的厚度D与下覆盖层113的厚度B之间的比率(D：B)满足0.021≤D/B≤0.422的范围的实施方式已经明显降低了声噪声。
同时，可以看出，上覆盖层112的厚度D与下覆盖层113的厚度B之间的比率(D：B)超过0.422的对比样本没有降低声噪声的效果。
如果上覆盖层112的厚度D与下覆盖层113的厚度B之间的比率(D：B)小于0.021，下覆盖层113的厚度B显著地大于上覆盖层112的厚度D，可能产生裂纹和分层以及由于相对于目标电容量较低的电容量所导致的缺陷电容。
在各实施方式中，可以看出，在下覆盖层113的厚度B与陶瓷主体110的厚度A的比率(B/A)以及活性层115的厚度C与下覆盖层113的厚度B的比率(C/B)分别满足0.329≤B/A≤1.522和0.146≤C/B≤2.458的样本19至样本34中，声噪声进一步减少至小于18dB。
另外，可以看出，在下覆盖层113的厚度B与陶瓷主体110的厚度A的比率(B/A)超过1.522或者活性层115的厚度C与下覆盖层113的厚度B的比率(C/B)小于0.146的样本35至样本37中，相对于目标电容的电容非常低，以至于产生缺陷电容。
【表2】
样本 LM/B B/WM 烧结后产生的裂纹 绝缘电阻缺陷
1* 0.1 7.0 12/200 18/200
2* 0.2 6.0 0/200 7/200
3 0.3 5.0 0/200 0/200
4 0.4 4.0 0/200 0/200
5 0.5 3.0 0/200 0/200
6 0.6 2.0 0/200 0/200
7 0.8 1.0 0/200 0/200
8 1.0 0.8 0/200 0/200
9 2.0 0.5 0/200 0/200
10* 3.0 0.3 8/200 9/200
11* 4.0 0.2 13/200 21/200
*表示对比例
表2中的数据通过基于扫描电子显微镜(SEM)获取的影像测量MLCC100的陶瓷主体110的横截面(图4)的尺寸和MLCC100的陶瓷主体110的横截面(图5)的尺寸获得，图4的横截面从陶瓷主体110的沿宽度方向(W)上的中心部沿长度方向(L)和厚度方向(T)截取，图5的横截面从陶瓷主体110的沿长度方向(L)的中心部沿宽度方向(W)和厚度方向(T)截取。
在此，如上所描述，B、LM以及WM指下覆盖层113的厚度、L-边部116的宽度以及W-边部117的宽度。
为了测量绝缘电阻缺陷，将MLCC的样本放在湿度是85％、温度是85℃的环境下，并且检测和测量绝缘电阻值等于或者小于105Ω的样本。
如表2所示，当LM/B小于0.3并且B/WM大于5.0时，由于烧结密度差异而产生裂纹，或者绝缘电阻缺陷较高，并且当LM/B超过2.0并且B/WM小于0.5时，脱脂无法顺利实施而由此产生裂纹。
特别地，在样本2的情况中，烧结工序结束后没有产生裂纹，但是它具有较高的绝缘电阻缺陷率。
因此，优选地，MLCC的尺寸满足0.3≤LM/B≤2.0以及0.5≤B/WM≤5.0。
安装有MLCC的电路板
参见图6和图7，根据本发明的MLCC100的安装板200可以包括：PCB210，MLCC100水平安装在该PCB210上；以及第一电极垫221和第二电极垫222，第一电极垫221和第二电极垫222形成在PCB210的上表面上并彼此间隔开。
在此，在MLCC100的下覆盖层113设置在底部并且第一外电极131和第二外电极132与第一电极垫221和第二电极垫222在第一电极221和第二电极222上接触的状态下，MLCC100可以通过焊料230电连接于PCB210。
在MLCC100安装在PCB210上的状态下，当施加电压时，可能产生声噪声。
在此，第一电极垫221和第二电极垫222的尺寸可以是用于确定将第一和外电极131第二外电极132连接于第一电极垫221和第二电极垫222的焊料230的数量的指示物(indicator)，并且可以根据焊料230的数量调整声噪声的幅度。
参见图8，PCB210上安装有MLCC100，当不同极性的电压施加于形成在MLCC100的两个端部上的第一外电极131和第二外电极132时，陶瓷主体110由于介电层111的反压电效应沿厚度方向伸长和收缩，而第一外电极131和第二外电极132的两个端部由于泊松效应收缩和伸长，并且该收缩和伸长沿厚度方向并与陶瓷主体110的伸长和收缩相反。
在此，活性层115的中心部是第一外电极131和第二外电极132的两端部中沿长度方向伸缩最大的部分，产生声噪声。
当MLCC100的沿长度方向的两个端部伸长最大时，产生了由于伸长导致向外推动焊料230的上部的力①，以及在焊料230的下部通过推向外侧的力产生了推动外电极的收缩力②。
因此，在本实施方式中，当由于在施加电压时活性层115的中心部CLA中产生的应变与下覆盖层113中产生的应变不同而导致形成在陶瓷主体的两个端部的拐点(PI)形成为低于焊料的高度时，声噪声可以进一步地减少。
在此，活性层115，第一内电极121和第二内电极122，上覆盖层112和下覆盖层113，以及陶瓷主体110的第一外电极131和第二外电极132的结构类似于如上描述的实施方式的形式，因此将省略对这些结构的详细描述以避免冗余。
如前所述，根据本发明的实施方式，MLCC中产生的振动减少，由此，当MLCC安装在PCB上时，声噪声可以减少。
另外，根据本发明的实施方式，可以通过调整MLCC的覆盖层和边部的尺寸来减少裂纹和分层的产生。
虽然已经结合实施方式图示和描述了本发明，但对于本领域的技术人员来说，可以在不脱离本发明的由随附的权利要求限定的精神和范围的前提下进行修改和更改是显而易见的。

Claims (10)

1.一种多层陶瓷电容器，该多层陶瓷电容器包括：
陶瓷主体，在该陶瓷主体中层叠有多个介电层；
活性层，该活性层包括多个第一内电极和第二内电极并形成电容，所述多个第一内电极和第二内电极形成为交替地暴露在所述陶瓷主体的两个端面并使所述介电层插入所述第一内电极和所述第二内电极之间；
上覆盖层，该上覆盖层形成在所述活性层的上部上；
下覆盖层，该下覆盖层形成在所述活性层的下部上，并且所述下覆盖层的厚度大于所述上覆盖层的厚度；以及
第一外电极和第二外电极，该第一外电极和第二外电极覆盖所述陶瓷主体的两个端面，
其中，当形成在内电极的沿长度方向的端部和所述陶瓷主体的一个端面之间的L-边部的宽度是LM，形成在所述内电极的沿宽度方向的一侧和所述陶瓷主体的一个侧面之间的W-边部的宽度是WM，并且所述下覆盖层的厚度是B时，满足0.3≤LM/B≤2.0以及0.5≤B/WM≤5.0，
其中，LM大于WM，并且
其中，当所述陶瓷主体的总厚度的一半是A，所述下覆盖层的厚度是B，所述活性层的总厚度的一半是C，所述上覆盖层的厚度是D时，所述活性层的中心部偏离所述陶瓷主体的中心部的比率(B+C)/A满足1.063≤(B+C)/A≤1.745。
2.根据权利要求1所述的多层陶瓷电容器，其中，当所述下覆盖层的厚度是B并且所述上覆盖层的厚度是D时，所述上覆盖层的厚度D和所述下覆盖层的厚度B之间的比率满足0.021≤D/B≤0.422的范围。
3.根据权利要求1所述的多层陶瓷电容器，其中，当所述陶瓷主体的总厚度的一半是A并且所述下覆盖层的厚度是B时，所述下覆盖层的厚度B与所述陶瓷主体的厚度的一半A的比率满足0.329≤B/A≤1.522的范围。
4.根据权利要求1所述的多层陶瓷电容器，其中，当所述下覆盖层的厚度是B并且所述活性层的总厚度的一半是C时，所述活性层的厚度的一半C与所述下覆盖层的厚度B的比率满足0.146≤C/B≤2.458的范围。
5.根据权利要求1所述的多层陶瓷电容器，其中，由于当施加电压时所述活性层的中心部中产生的应变与所述下覆盖层中产生的应变不同，形成在所述陶瓷主体的两个端部上的拐点形成在所述陶瓷主体的沿厚度方向的中心部的下方。
6.一种用于安装多层陶瓷电容器的电路板，该电路板包括：
印刷电路板，该印刷电路板的上部上形成有第一电极垫和第二电极垫；以及
多层陶瓷电容器，该多层陶瓷电容器安装在所述印刷电路板上，
其中，所述多层陶瓷电容器包括：陶瓷主体，该陶瓷主体中层叠有多个介电层；活性层，该活性层包括多个第一内电极和第二内电极并形成电容，该多个第一内电极和第二内电极形成为交替地暴露在所述陶瓷主体的两个端面上并使所述介电层插入所述第一内电极和所述第二内电极之间；上覆盖层，该上覆盖层形成在所述活性层的上部上；下覆盖层，该下覆盖层形成在所述活性层的下部上，并且所述下覆盖层的厚度大于所述上覆盖层的厚度；以及第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷主体的两个端面上并且通过焊料与所述第一电极垫和第二电极垫连接，
其中，当形成在所述内电极的沿长度方向的端部和所述陶瓷主体的一个端面之间的L-边部的宽度是LM，形成在所述内电极的沿宽度方向的一侧和所述陶瓷主体的一个侧面之间的W-边部的宽度是WM，并且所述下覆盖层的厚度是B时，满足0.3≤LM/B≤2.0以及0.5≤B/WM≤5.0，并且
其中，LM大于WM，
其中，当所述陶瓷主体的总厚度的一半是A，所述下覆盖层的厚度是B，所述活性层的总厚度的一半是C，所述上覆盖层的厚度是D时，所述活性层的中心部偏离所述陶瓷主体的中心部的比率(B+C)/A满足1.063≤(B+C)/A≤1.745。
7.根据权利要求6所述的电路板，其中，当所述下覆盖层的厚度是B并且所述上覆盖层的厚度是D时，所述上覆盖层的厚度D与所述下覆盖层的厚度B之间的比率满足0.021≤D/B≤0.422的范围。
8.根据权利要求6所述的电路板，其中，当所述陶瓷主体的总厚度的一半是A并且所述下覆盖层的厚度是B时，所述下覆盖层的厚度B与所述陶瓷主体的厚度的一半A的比率满足0.329≤B/A≤1.522的范围。
9.根据权利要求6所述的电路板，其中，当所述下覆盖层的厚度是B并且所述活性层的总厚度的一半是C时，所述活性层的厚度的一半C与所述下覆盖层的厚度B的比率满足0.146≤C/B≤2.458。
10.根据权利要求6所述的电路板，其中，由于当施加电压时所述活性层的中心部中产生的应变与所述下覆盖层中产生的应变不同，形成在所述陶瓷主体的两个端部的拐点形成在所述陶瓷主体的沿厚度方向的中心部的下方。
CN201610846949.2A 2012-12-18 2013-02-25 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板 Active CN107103995B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120148252A KR101452068B1 (ko) 2012-12-18 2012-12-18 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
KR10-2012-0148252 2012-12-18
CN201310058121.7A CN103871741A (zh) 2012-12-18 2013-02-25 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310058121.7A Division CN103871741A (zh) 2012-12-18 2013-02-25 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板

Publications (2)

Publication Number Publication Date
CN107103995A true CN107103995A (zh) 2017-08-29
CN107103995B CN107103995B (zh) 2020-02-04

Family

ID=50935230

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610846949.2A Active CN107103995B (zh) 2012-12-18 2013-02-25 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板
CN201310058121.7A Pending CN103871741A (zh) 2012-12-18 2013-02-25 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310058121.7A Pending CN103871741A (zh) 2012-12-18 2013-02-25 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板

Country Status (5)

Country Link
US (1) US9263185B2 (zh)
JP (1) JP5563111B2 (zh)
KR (1) KR101452068B1 (zh)
CN (2) CN107103995B (zh)
TW (1) TWI486980B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935464A (zh) * 2017-12-15 2019-06-25 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105143186A (zh) 2013-02-22 2015-12-09 出光兴产株式会社 蒽衍生物、有机电致发光元件用材料、有机电致发光元件和电子设备
KR101496813B1 (ko) * 2013-07-05 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR101489815B1 (ko) * 2013-07-11 2015-02-04 삼성전기주식회사 적층 세라믹 커패시터
KR101474152B1 (ko) * 2013-07-17 2014-12-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN104575369B (zh) * 2013-10-21 2017-07-25 上海和辉光电有限公司 像素驱动电路及显示装置
JP2015099815A (ja) * 2013-11-18 2015-05-28 株式会社東芝 電子機器
JP2015153764A (ja) * 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
JP2014212349A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040816A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040819A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040817A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015026844A (ja) 2014-08-13 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014220529A (ja) 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212350A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212352A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212351A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015008312A (ja) 2014-08-13 2015-01-15 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014232898A (ja) 2014-09-18 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
US9627136B2 (en) * 2014-09-30 2017-04-18 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US9831035B2 (en) 2014-10-31 2017-11-28 Deere & Company Capacitor with improved heat dissipation
US9439278B2 (en) * 2014-12-12 2016-09-06 Deere & Company Film capacitor having a package for heat transfer
US10431382B2 (en) 2015-08-31 2019-10-01 Apple Inc. Printed circuit board assembly having a damping layer
JP2017069417A (ja) * 2015-09-30 2017-04-06 株式会社村田製作所 積層コンデンサ
US10609813B2 (en) * 2016-06-14 2020-03-31 Intel Corporation Capacitive interconnect in a semiconductor package
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
US10510492B2 (en) 2017-05-19 2019-12-17 Apple Inc. Multilayer ceramic capacitor with low acoustic noise
KR102497972B1 (ko) 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102550163B1 (ko) 2018-08-14 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11610738B2 (en) * 2019-09-30 2023-03-21 Avago Technologies International Sales PTE, Limited Low profile passive components and devices and packages including the same
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2022014534A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品
KR20220058118A (ko) 2020-10-30 2022-05-09 삼성전기주식회사 적층형 전자 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989726A (en) * 1996-07-04 1999-11-23 Murata Manufacturing Co., Ltd. Multi-layer ceramic electronic part
JP2000150292A (ja) * 1998-11-17 2000-05-30 Tokin Ceramics Corp 積層セラミックコンデンサ
CN102683018A (zh) * 2011-03-09 2012-09-19 三星电机株式会社 多层陶瓷电容器和该多层陶瓷电容器的制造方法
US20120300361A1 (en) * 2011-05-25 2012-11-29 Tdk Corporation Multilayer capacitor and method for manufacturing the same
CN102810397A (zh) * 2011-05-31 2012-12-05 三星电机株式会社 多层陶瓷电子元件和多层陶瓷电容器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2001035738A (ja) * 1999-07-15 2001-02-09 Murata Mfg Co Ltd 積層セラミック電子部品
US7092236B2 (en) 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP2007243040A (ja) * 2006-03-10 2007-09-20 Tdk Corp 積層セラミック電子部品
KR101120004B1 (ko) * 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989726A (en) * 1996-07-04 1999-11-23 Murata Manufacturing Co., Ltd. Multi-layer ceramic electronic part
JP2000150292A (ja) * 1998-11-17 2000-05-30 Tokin Ceramics Corp 積層セラミックコンデンサ
CN102683018A (zh) * 2011-03-09 2012-09-19 三星电机株式会社 多层陶瓷电容器和该多层陶瓷电容器的制造方法
US20120300361A1 (en) * 2011-05-25 2012-11-29 Tdk Corporation Multilayer capacitor and method for manufacturing the same
CN102810397A (zh) * 2011-05-31 2012-12-05 三星电机株式会社 多层陶瓷电子元件和多层陶瓷电容器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935464A (zh) * 2017-12-15 2019-06-25 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板
CN109935464B (zh) * 2017-12-15 2021-04-27 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板

Also Published As

Publication number Publication date
US20140166351A1 (en) 2014-06-19
US9263185B2 (en) 2016-02-16
KR101452068B1 (ko) 2014-10-16
TW201426779A (zh) 2014-07-01
JP5563111B2 (ja) 2014-07-30
CN103871741A (zh) 2014-06-18
CN107103995B (zh) 2020-02-04
KR20140078935A (ko) 2014-06-26
JP2014120751A (ja) 2014-06-30
TWI486980B (zh) 2015-06-01

Similar Documents

Publication Publication Date Title
CN107103995A (zh) 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板
US9627139B2 (en) Multilayered ceramic capacitor and board for mounting the same
CN107833745B (zh) 多层陶瓷电容器及用于安装该多层陶瓷电容器的板
US9373446B2 (en) Multilayer ceramic electronic part, board having the same mounted thereon, and manufacturing method thereof
JP6371365B2 (ja) 積層セラミックコンデンサ
US9343229B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
TWI500056B (zh) 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件
CN104576050B (zh) 多层陶瓷电子组件和具有多层陶瓷电子组件的印刷电路板
US9099240B2 (en) Multilayered ceramic capacitor and board for mounting the same
US9288906B2 (en) Mounting circuit board of multilayer ceramic capacitor
US9299497B2 (en) Multilayer ceramic capacitor and board for mounting the same
CN103915252A (zh) 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板
CN104465088A (zh) 多层陶瓷电容器及用于安装该多层陶瓷电容器的板
CN103871737B (zh) 多层陶瓷电容器和用于安装该多层陶瓷电容器的板
KR20180070866A (ko) 적층 세라믹 커패시터
TWI480903B (zh) 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件
KR20140129610A (ko) 적층 세라믹 전자부품 및 그 실장 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant