JP6658485B2 - チップ型電子部品の製造方法 - Google Patents
チップ型電子部品の製造方法 Download PDFInfo
- Publication number
- JP6658485B2 JP6658485B2 JP2016239614A JP2016239614A JP6658485B2 JP 6658485 B2 JP6658485 B2 JP 6658485B2 JP 2016239614 A JP2016239614 A JP 2016239614A JP 2016239614 A JP2016239614 A JP 2016239614A JP 6658485 B2 JP6658485 B2 JP 6658485B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- electronic component
- face
- component body
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000001035 drying Methods 0.000 claims description 6
- 238000007654 immersion Methods 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 description 8
- 238000003892 spreading Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002904 solvent Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
Description
複数の内部電極を備え、互いに対向する一対の端面、互いに対向する一対の側面、および前記内部電極の主面に直交する方向において互いに対向する一対の主面を有し、前記内部電極が前記端面に引き出されている電子部品素体であって、前記一対の側面が向かい合う方向において、前記端面における前記内部電極の端部と前記側面との間の距離が10μm以上20μm以下である電子部品素体の前記端面に導電ペーストを付着させて焼き付けることにより、外部電極を形成する工程を備えたチップ型電子部品の製造方法において、
前記外部電極を形成する工程は、
前記電子部品素体の前記端面の全体と、前記側面および前記主面の一部とを、第1の粘度を有する第1の導電ペーストに浸漬した後、第1の引き上げ速度で引き上げることによって、前記端面の全体と、前記側面および前記主面の一部に前記第1の導電ペーストを付着させる第1の工程と、
前記第1の工程の終了後に、前記第1の導電ペーストが付着した前記端面を、前記第1の導電ペーストに浸漬した後、前記第1の引き上げ速度よりも遅い第2の引き上げ速度で引き上げることによって、前記側面および前記主面に付着している前記第1の導電ペーストの厚さを薄くする第2の工程と、
前記第2の工程の終了後に、前記第1の導電ペーストが付着した前記端面を、同一の測定条件および同一の測定方法で測定したときに前記第1の粘度よりも高い第2の粘度を有する第2の導電ペーストに浸漬した後、前記第1の引き上げ速度および前記第2の引き上げ速度よりも速い第3の引き上げ速度で引き上げることによって、前記端面に付着している前記第1の導電ペーストの厚さを薄くし、かつ、少なくとも前記端面の外周部分に前記第2の導電ペーストを付着させる第3の工程と、
前記第3の工程の終了後に、前記第1の導電ペーストおよび前記第2の導電ペーストが付着した前記端面を、前記第2の導電ペーストに浸漬した後、前記第1の引き上げ速度および前記第2の引き上げ速度よりも速い第4の引き上げ速度で引き上げる第4の工程と、
を有することを特徴とする。
11a 第1の端面
11b 第2の端面
12a 第1の側面
12b 第2の側面
13a 第1の主面
13b 第2の主面
21 セラミック層
22a 第1の内部電極
22b 第2の内部電極
30 ペースト展開プレート
41 第1の導電ペースト
41a 電子部品素体に付着した第1の導電ペースト
42 第2の導電ペースト
42a 電子部品素体に付着した第2の導電ペースト
50 チップ型電子部品
51a 第1の外部電極
51b 第2の外部電極
211 外層セラミック層
212 誘電体セラミック層
L1 幅方向において、端面における内部電極の端部と側面との間の距離
L11 外部電極の最も厚い部分の厚さ
L12 端面における内部電極の端部の位置における外部電極の厚さ
Claims (5)
- 複数の内部電極を備え、互いに対向する一対の端面、互いに対向する一対の側面、および前記内部電極の主面に直交する方向において互いに対向する一対の主面を有し、前記内部電極が前記端面に引き出されている電子部品素体であって、前記一対の側面が向かい合う方向において、前記端面における前記内部電極の端部と前記側面との間の距離が10μm以上20μm以下である電子部品素体の前記端面に導電ペーストを付着させて焼き付けることにより、外部電極を形成する工程を備えたチップ型電子部品の製造方法において、
前記外部電極を形成する工程は、
前記電子部品素体の前記端面の全体と、前記側面および前記主面の一部とを、第1の粘度を有する第1の導電ペーストに浸漬した後、第1の引き上げ速度で引き上げることによって、前記端面の全体と、前記側面および前記主面の一部に前記第1の導電ペーストを付着させる第1の工程と、
前記第1の工程の終了後に、前記第1の導電ペーストが付着した前記端面を、前記第1の導電ペーストに浸漬した後、前記第1の引き上げ速度よりも遅い第2の引き上げ速度で引き上げることによって、前記側面および前記主面に付着している前記第1の導電ペーストの厚さを薄くする第2の工程と、
前記第2の工程の終了後に、前記第1の導電ペーストが付着した前記端面を、同一の測定条件および同一の測定方法で測定したときに前記第1の粘度よりも高い第2の粘度を有する第2の導電ペーストに浸漬した後、前記第1の引き上げ速度および前記第2の引き上げ速度よりも速い第3の引き上げ速度で引き上げることによって、前記端面に付着している前記第1の導電ペーストの厚さを薄くし、かつ、少なくとも前記端面の外周部分に前記第2の導電ペーストを付着させる第3の工程と、
前記第3の工程の終了後に、前記第1の導電ペーストおよび前記第2の導電ペーストが付着した前記端面を、前記第2の導電ペーストに浸漬した後、前記第1の引き上げ速度および前記第2の引き上げ速度よりも速い第4の引き上げ速度で引き上げる第4の工程と、
を有することを特徴とするチップ型電子部品の製造方法。 - 前記第3の工程が終わってから前記第4の工程を行う前に、付着した前記第1の導電ペーストおよび前記第2の導電ペーストを乾燥させる工程を有することを特徴とする請求項1に記載のチップ型電子部品の製造方法。
- 前記第2の工程において、前記電子部品素体を前記第1の導電ペーストに浸漬する深さは、前記第1の工程において、前記電子部品素体を前記第1の導電ペーストに浸漬する深さよりも浅いことを特徴とする請求項1または2に記載のチップ型電子部品の製造方法。
- 前記第3の工程および前記第4の工程において、前記電子部品素体を前記第2の導電ペーストに浸漬する深さは、前記第1の工程において、前記電子部品素体を前記第1の導電ペーストに浸漬する深さよりも浅いことを特徴とする請求項1〜3のいずれかに記載のチップ型電子部品の製造方法。
- 前記第1の粘度は、18Pa・s以上30Pa・s以下であり、前記第2の粘度は、31Pa・s以上40Pa・s以下であることを特徴とする請求項4に記載のチップ型電子部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016239614A JP6658485B2 (ja) | 2016-12-09 | 2016-12-09 | チップ型電子部品の製造方法 |
KR1020170164006A KR102111537B1 (ko) | 2016-12-09 | 2017-12-01 | 칩형 전자부품의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016239614A JP6658485B2 (ja) | 2016-12-09 | 2016-12-09 | チップ型電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018098297A JP2018098297A (ja) | 2018-06-21 |
JP6658485B2 true JP6658485B2 (ja) | 2020-03-04 |
Family
ID=62633094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016239614A Active JP6658485B2 (ja) | 2016-12-09 | 2016-12-09 | チップ型電子部品の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6658485B2 (ja) |
KR (1) | KR102111537B1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347153A (ja) * | 2002-05-22 | 2003-12-05 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JP2005019921A (ja) * | 2003-06-30 | 2005-01-20 | Tdk Corp | 外部電極形成方法及び電子部品 |
JP2005064282A (ja) | 2003-08-14 | 2005-03-10 | Tdk Corp | チップ状電子部品の外部電極形成方法およびチップ状電子部品 |
JP2009239204A (ja) * | 2008-03-28 | 2009-10-15 | Tdk Corp | 電子部品の製造方法 |
JP5136389B2 (ja) * | 2008-12-19 | 2013-02-06 | Tdk株式会社 | 電子部品の製造方法 |
KR101187939B1 (ko) * | 2011-03-09 | 2012-10-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101681358B1 (ko) * | 2013-04-08 | 2016-11-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
-
2016
- 2016-12-09 JP JP2016239614A patent/JP6658485B2/ja active Active
-
2017
- 2017-12-01 KR KR1020170164006A patent/KR102111537B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR102111537B1 (ko) | 2020-05-15 |
JP2018098297A (ja) | 2018-06-21 |
KR20180066847A (ko) | 2018-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6504722B2 (ja) | 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法及び積層セラミックキャパシタの実装基板 | |
TWI406309B (zh) | 積層陶瓷電子零件 | |
JP5678905B2 (ja) | 積層セラミック電子部品の製造方法 | |
KR101217820B1 (ko) | 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판 | |
JP2016134616A (ja) | 積層セラミック電子部品、その製造方法及び電子部品が実装された回路基板 | |
CN112614697B (zh) | 层叠陶瓷电容器 | |
JP2014072522A (ja) | チップ素子及びその製造方法 | |
JP2019004080A (ja) | 電子部品、電子装置、及び電子部品の製造方法 | |
JP2017028253A (ja) | 積層セラミック電子部品およびその製造方法 | |
KR101933415B1 (ko) | 커패시터 및 그의 제조 방법 | |
US20230187138A1 (en) | Ceramic electronic component | |
JP2017073539A (ja) | 電子部品 | |
JP7063550B2 (ja) | インダクタ部品及びその製造方法 | |
JP6373247B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP6058291B2 (ja) | 積層型チップ素子及びその製造方法 | |
US9343235B2 (en) | Multilayer ceramic capacitor and assembly board having the same | |
JP2017011142A (ja) | セラミック電子部品 | |
JP2019021899A (ja) | キャパシタ部品 | |
JP6658485B2 (ja) | チップ型電子部品の製造方法 | |
JP2019021907A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP2010147406A (ja) | 電子部品の製造方法 | |
JP2019106443A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2018160500A (ja) | 電子部品の製造方法 | |
US9620445B1 (en) | Chip package structure and method of manufacturing the same | |
JP2004103927A (ja) | 外部電極の形成方法及び電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6658485 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |