KR102459262B1 - 서미스터 소자 및 그 제조 방법 - Google Patents

서미스터 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102459262B1
KR102459262B1 KR1020207019057A KR20207019057A KR102459262B1 KR 102459262 B1 KR102459262 B1 KR 102459262B1 KR 1020207019057 A KR1020207019057 A KR 1020207019057A KR 20207019057 A KR20207019057 A KR 20207019057A KR 102459262 B1 KR102459262 B1 KR 102459262B1
Authority
KR
South Korea
Prior art keywords
ruo
intermediate layer
thermistor
conductive intermediate
layer
Prior art date
Application number
KR1020207019057A
Other languages
English (en)
Other versions
KR20200105834A (ko
Inventor
다케히로 요네자와
가즈타카 후지와라
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20200105834A publication Critical patent/KR20200105834A/ko
Application granted granted Critical
Publication of KR102459262B1 publication Critical patent/KR102459262B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06526Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06573Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the permanent binder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283Precursor compositions therefor, e.g. pastes, inks, glass frits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

이 서미스터 소자에서는, 서미스터 재료로 형성된 서미스터 소체와, 서미스터 소체 상에 형성된 도전성 중간층과, 도전성 중간층 상에 형성된 전극층을 구비하고, 도전성 중간층이, 서미스터 소체의 표면의 요철을 따라, 서로 접촉한 RuO2 입이 균일하게 분포되어 있음과 함께 RuO2 입의 간극에 SiO2 가 개재된 층으로서, 서미스터 소체의 표면의 요철을 따라 서미스터 소체에 밀착된 상태로 형성되어 있다.

Description

서미스터 소자 및 그 제조 방법
본 발명은, 높은 밀착성의 도전 중간층을 구비한 신뢰성이 높은 서미스터 소자 및 그 제조 방법에 관한 것이다.
본원은, 2018년 1월 15일에, 일본에 출원된 일본 특허출원 2018-004419호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
일반적으로, 자동차 관련 기술, 정보 기기, 통신 기기, 의료용 기기, 주택 설비 기기 등의 온도 센서로서, 서미스터 온도 센서가 채용되고 있다. 이 서미스터 온도 센서에 사용되는 서미스터 소자는, 특히 온도가 반복적으로 크게 변화되는 혹독한 환경에서 사용되는 경우도 많다.
또, 이와 같은 서미스터 소자에서는, 종래, 서미스터 소체 상에 Au 등의 귀금속 페이스트를 사용하여 전극을 형성하고 있는 것이 채용되고 있다.
예를 들어, 특허문헌 1 에서는, 전극이 서미스터 소체 상의 소자 전극과 그 소자 전극 상의 커버 전극의 2 층 구조를 갖고, 소자 전극이 유리 플릿과 RuO2 (이산화루테늄) 를 함유한 막이고, 커버 전극이 귀금속과 유리 플릿을 함유하는 페이스트로 형성된 막인 서미스터가 기재되어 있다. 이 서미스터에서는, 유리 플릿과 RuO2 를 함유한 페이스트를 서미스터 소체의 표면에 도포하고, 이것을 베이킹 처리함으로써, 막상으로 소자 전극을 형성하고 있다. 이 소자 전극에 의해 전극 면적을 확보하여 서미스터의 전기적 특성을 유지시키고, 솔더링에 의한 배선과 소자 전극의 전기적 접속을 귀금속 페이스트의 커버 전극에 의해 확보하고 있다.
일본 특허공보 제3661160호
상기 종래의 기술에는, 이하의 과제가 남아 있다.
즉, 상기 종래의 서미스터에서는, 유리 플릿과 RuO2 입(粒)을 함유한 페이스트를 서미스터 소체의 표면에 도포하고, 이것을 베이킹 처리함으로써, 전극의 중간층을 형성하고 있다. 이 때, RuO2 입끼리 사이에 유리 플릿 입자가 개입된 상태에서 RuO2 의 네트워크가 형성되어 RuO2 입끼리의 접촉이 감소하거나, RuO2 입끼리 사이에 유리 플릿이 비집고 들어감으로써 RuO2 입끼리의 전기적 도통을 저해하고 있는 부분이 많이 발생한다. 종래의 서미스터에서는 이러한 영향으로, 중간층의 저항치가 증가하는 문제가 있었다. RuO2 를 함유하는 중간층의 역할은, 전극의 일부가 중간층으로부터 박리된 경우에 있어서도, 서미스터 소자와 전기 회로의 전기적인 접속을 유지함으로써, 소자의 저항치를 증대시키지 않는 것이다. 그러나, 상기 종래의 서미스터와 같이 저항치가 높은 중간층에서는, 전기적인 접속이 불충분하여, 장시간 사용에 의한 히트 사이클에 의해 전극의 박리가 진행될 때에, 저항치가 현저하게 증대되는 문제가 있었다. 또한, 상기 종래의 서미스터에서는, 중간층 내부 및 중간층과 서미스터 소체 사이에 유리층이나 공극이 점재되어 있고, 그 불균일성에서 기인한 변형이나 열응력이 발생한다. 결과, 중간층 자체의 강도나, 소체와의 충분한 밀착성이 얻어지지 않아, 중간층 내부에서의 파괴나 중간층과 서미스터 소체 사이에 박리가 발생하기 쉬워져, 중간층이 보조 전극으로서의 역할을 충분히 할 수 없는 문제가 있었다. 또한, RuO2 입을 함유한 점도가 높은 페이스트를 서미스터 소체의 표면에 도포하기 때문에, 후막의 중간층 밖에 형성할 수 없고, 희소 금속인 Ru 를 함유하는 RuO2 입의 사용량이 많아지는 문제도 있었다.
본 발명은, 상기 서술한 과제를 감안하여 이루어진 것으로, RuO2 를 함유한 도전성 중간층의 저저항화가 가능함과 함께, 높은 밀착성에 의해 전극의 박리에 수반하는 저항치의 증대를 억제할 수 있는 서미스터 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위하여 이하의 구성을 채용하였다. 즉, 제 1 발명에 관련된 서미스터 소자에서는, 서미스터 재료로 형성된 서미스터 소체와, 상기 서미스터 소체 상에 형성된 도전성 중간층과, 상기 도전성 중간층 상에 형성된 전극층을 구비하고, 상기 도전성 중간층이, 상기 서미스터 소체의 표면의 요철을 따라, 서로 접촉한 RuO2 입이 균일하게 분포되어 있음과 함께, 상기 RuO2 입의 간극에 SiO2 가 개재된 층으로서, 상기 서미스터 소체의 표면의 요철을 따라 상기 서미스터 소체에 밀착된 상태로 형성되어 있는 것을 특징으로 한다.
이 서미스터 소자에서는, 도전성 중간층이, 서미스터 소체의 표면의 요철을 따라 서로 접촉한 RuO2 입이 균일하게 분포되어 있음과 함께, RuO2 입의 간극에 SiO2 가 개재된 층으로서, 서미스터 소체의 표면의 요철을 따라 서미스터 소체에 밀착된 상태로 형성되어 있다. 이와 같이, 도전성 중간층의 RuO2 입으로서 서미스터 소체의 표면의 면 내에 균일하게 분포된 RuO2 입에 의해, 서미스터 소체의 표면을 따라, 도전성 중간층과 서미스터 소체의 밀착성의 면 내 분포가 균일하고 높은 밀착성이 얻어짐과 함께 안정적인 전기적 특성이 얻어진다.
제 2 발명에 관련된 서미스터 소자는, 제 1 발명에 기재된 서미스터 소자로서, 상기 도전성 중간층의 두께가 100 ∼ 1000 ㎚ 인 것을 특징으로 한다.
즉, 이 서미스터 소자에서는, 도전성 중간층의 두께가 100 ∼ 1000 ㎚ 이므로, 박막으로 충분한 저항치의 도전성 중간층이 얻어진다. 또한, 도전성 중간층의 두께가 100 ㎚ 미만이면, 저항치가 불충분해지는 경우가 있다. 또, 도전성 중간층의 두께는 1000 ㎚ 까지에서 충분한 저저항과 밀착성이 얻어지고, 그것을 초과하는 두께를 얻으려면 필요 이상으로 RuO2 입을 사용하게 되어, 고비용이 된다.
제 3 발명에 관련된 서미스터 소자의 제조 방법은, 제 1 또는 제 2 발명의 서미스터 소자를 제조하는 방법으로서, 서미스터 재료로 형성된 서미스터 소체 상에 도전성 중간층을 형성하는 중간층 형성 공정과, 상기 도전성 중간층 상에 전극층을 형성하는 전극 형성 공정을 갖고, 상기 중간층 형성 공정이, RuO2 입과 유기 용매를 함유한 RuO2 분산액을 상기 서미스터 소체 상에 도포하고, 건조시켜 RuO2 층을 형성하는 공정과, 상기 RuO2 층 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, 상기 RuO2 층 중에 상기 실리카 졸겔액을 침투시킨 상태에서 건조시키고 상기 도전성 중간층을 형성하는 공정을 갖고, 상기 RuO2 분산액의 도포와 상기 실리카 졸겔액의 도포를, 예를 들어 스핀 코트나, 딥 코트, 슬롯 다이 코트 등의 습식 도공법에 의해 실시하는 것을 특징으로 한다.
즉, 이 서미스터 소자의 제조 방법에서는, RuO2 분산액의 도포와 실리카 졸겔액의 도포를, 스핀 코트나, 딥 코트, 슬롯 다이 코트 등의 습식 도공법에 의해 실시하므로, RuO2 입이 서미스터 소체 상의 면 내에 있어서 균일하게 분포된 얇고 저저항인 RuO2 층 및 도전성 중간층을 용이하게 얻을 수 있다.
또한, 이 서미스터 소자의 제조 방법에서는, 중간층 형성 공정에 있어서, RuO2 입과 유기 용매를 함유한 RuO2 분산액을 서미스터 소체 상에 도포하고, 건조시켜 RuO2 층을 형성하므로, 이 시점에서 많은 RuO2 입끼리가 서로 접촉한 상태의 RuO2 층이 형성된다. 또한, RuO2 층 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, RuO2 입끼리가 서로 접촉한 상태를 유지한 채로 RuO2 입의 간극에 실리카 졸겔액을 침투시킨 상태에서 건조시켜 도전성 중간층을 형성한다. 즉, RuO2 층이, 서미스터 소체 상의 면 내에 있어서 균일하게 분포되고 서로 접촉한 RuO2 입끼리에 의한 응집 구조를 갖고, RuO2 입끼리가 서로 접촉한 RuO2 입의 그 간극에 실리카 졸겔액이 침입하고, 건조 후에 상기 간극에 SiO2 가 개재되는 상태가 된다. 실리카 졸겔액은 건조시킴으로써 순도가 높은 SiO2 가 되어 경화되고, 도전성 중간층의 강도를 담보함과 함께, 서미스터 소체와 도전성 중간층을 강고하게 밀착시키는 기능을 한다. 유리 플릿을 함유하는 RuO2 페이스트로 형성한 종래의 중간층에서는, 유리 플릿이 방해하여 RuO2 입끼리가 충분히 접촉할 수 없는 데 반하여, 본원 발명에서는, 유리 플릿을 함유하지 않는 RuO2 분산액으로 미리 RuO2 입끼리가 서로 접촉한 RuO2 층을 형성한 후에, 바인더로서 SiO2 를 RuO2 입의 간극에 개재시킨다. 이와 같은 본 발명의 제조 방법에 의하면, RuO2 입끼리의 접촉 면적을 많이 확보할 수 있다. 또한, 녹은 유리 플릿이 RuO2 입끼리의 접촉면에 비집고 들어가 접촉을 저해하여 고저항화되는 경우가 없다. 따라서, 도전성 중간층의 저저항화를 도모할 수 있다. 또, 유리 플릿을 함유하는 RuO2 페이스트보다 점도가 낮은 RuO2 분산액을 도포하기 때문에, 유리 플릿을 함유하는 RuO2 페이스트로 형성하는 것보다도 얇은 도전성 중간층을 형성할 수 있다. 이상 설명한 바와 같이, 서미스터 소체에 직접 많은 RuO2 입이 접촉한 RuO2 층을 미리 형성하므로, 저저항의 도전성 중간층이 얻어진다. 또, 서미스터 소체와 도전 중간층의 밀착성이 높음으로써 히트 사이클 시험에 있어서 전극의 박리가 진행되어도, 저저항의 도전성 중간층은 박리되지 않고 보조 전극으로서 작용한다. 또한, 도전성 중간층에 있어서의 전기 저항의 면 내 분포를 균일화함으로써, 소자의 저항치의 증대를 억제 가능하다.
본 발명에 의하면, 이하의 효과를 발휘한다.
즉, 본 발명에 관련된 서미스터 소자에서는, 도전성 중간층이, 서미스터 소체의 표면의 요철을 따라 응집된 RuO2 입이 균일하게 분포되어 있음과 함께 RuO2 입의 간극에 SiO2 가 개재된 층으로서, 서미스터 소체의 표면의 요철을 따라 서미스터 소체에 밀착된 상태로 형성되어 있다. 본 구성에서는, 도전성 중간층의 RuO2 입으로서 서미스터 소체의 표면의 면 내에 균일하게 분포된 RuO2 입에 의해, 서미스터 소체의 표면을 따라, 도전성 중간층과 서미스터 소체의 밀착성의 면 내 분포가 균일하고 높은 밀착성이 얻어짐과 함께 안정적인 전기적 특성이 얻어진다.
따라서, 본 발명에서는, 얇은 도전성 중간층에서도 저저항이 얻어지고, 서미스터 소체와 도전성 중간층이 높은 밀착성에 의해 히트 사이클 시험 등에 있어서 전극의 박리가 진행되어도, 저항치의 증대를 억제 가능하다.
또, 본 발명에 관련된 서미스터 소자의 제조 방법에 의하면, RuO2 분산액의 도포와 실리카 졸겔액의 도포를, 스핀 코트나, 딥 코트, 슬롯 다이 코트 등의 습식 도공법에 의해 실시하므로, RuO2 입이 서미스터 소체 상의 면 내에 있어서 균일하게 분포된 얇고 저저항인 RuO2 층 및 도전성 중간층을 용이하게 얻을 수 있다.
도 1 은, 본 발명에 관련된 서미스터 소자 및 그 제조 방법의 일 실시형태에 있어서, 서미스터 소자를 나타내는 주요부의 확대 단면도이다.
도 2 는, 본 실시형태에 있어서, 서미스터 소자를 나타내는 단면도이다.
도 3A 는, 본 실시형태의 서미스터 소자의 제조 방법의 RuO2 층을 형성하는 공정을 나타내는 단면도이다.
도 3B 는, 본 실시형태의 서미스터 소자의 제조 방법의 도전성 중간층을 형성하는 공정을 나타내는 단면도이다.
도 3C 는, 본 실시형태의 서미스터 소자의 제조 방법의 전극층을 형성하는 공정을 나타내는 단면도이다.
도 4A 는,「균일하게 분포」의 정의를 설명하기 위하여, 본 발명의 실시예 7 의 서미스터 소자의 SEM 이미지를 사용한 설명도이다.
도 4B 는,「균일하게 분포」의 정의를 설명하기 위하여, 본 발명의 비교예 5 의 서미스터 소자의 SEM 이미지를 사용한 설명도이다.
도 5A 는「서로 접촉」상태를 설명하기 위하여, 본 발명의 실시예 7 의 서미스터 소자의 도전성 중간층을 나타내는 확대 단면도이다.
도 5B 는「서로 접촉」상태를 설명하기 위하여, 도 5A 로 나타내는 확대 단면도 중의 사각선으로 둘러싼 영역 내의 입자의 연결 상태를 구상 입자로서 모식적으로 나타낸 도면이다.
도 6 은, 서미스터 소자 및 그 제조 방법의 종래예 (비교예 4) 에 있어서, 서미스터 소자의 단면을 나타내는 SEM 사진이다.
도 7 은, 서미스터 소자 및 그 제조 방법의 본 발명에 관련된 실시예 (실시예 4) 에 있어서, 서미스터 소자의 단면을 나타내는 SEM 사진이다.
도 8 은, 본 발명에 관련된 실시예 (실시예 4) 에 있어서, 서미스터 소자의 단면을 나타내는 SEM 사진의 주요부 확대도이다.
도 9 는, 본 발명에 관련된 실시예 (실시예 4) 에 있어서, 전극층 형성 전의 단면 상태를 나타내는 SEM 사진이다.
도 10 은, 본 발명에 관련된 실시예 (실시예 4) 에 있어서, 전극층 형성 전의 표면 상태를 나타내는 도전성 중간층의 SEM 사진이다.
도 11 은, 본 발명에 관련된 실시예 (실시예 1 ∼ 6) 및 비교예 (비교예 1 ∼ 3) 에 있어서, 히트 사이클 시험 결과를 나타내는 히트 사이클 수에 대한 저항치 변화 (△R25) 를 나타내는 그래프이다.
도 12 는, 본 발명에 관련된 실시예 (실시예 7) 및 비교예 (비교예 4 ∼ 5) 에 있어서, 히트 사이클 시험 결과를 나타내는 히트 사이클 수에 대한 저항치 변화율을 나타내는 그래프이다.
이하, 본 발명에 관련된 서미스터 소자 및 그 제조 방법의 일 실시형태를, 도 1 내지 도 5A 및 도 5B 를 참조하면서 설명한다. 또한, 이하의 설명에 사용하는 각 도면에서는, 각 부재를 인식 가능 또는 인식 용이한 크기로 하기 위하여 필요에 따라 축척을 적절히 변경하고 있다.
본 실시형태의 서미스터 소자 (1) 는, 도 1 내지 도 3A ∼ 3C 에 나타내는 바와 같이, 서미스터 재료로 형성된 서미스터 소체 (2) 와, 서미스터 소체 (2) 상에 형성된 도전성 중간층 (4) 과, 도전성 중간층 (4) 상에 형성된 전극층 (5) 을 구비하고 있다.
상기 도전성 중간층 (4) 은, 서미스터 소체 (2) 의 표면의 요철을 따라 응집된 RuO2 입 (3a) 이 균일하게 분포되어 있음과 함께 RuO2 입 (3a) 의 간극에 SiO2 가 개재된 층으로서, 서미스터 소체 (2) 의 표면의 요철을 따라 서미스터 소체 (2) 에 밀착된 상태로 형성되어 있다.
이와 같이 도전성 중간층 (4) 은, 전기적으로 서로 접촉한 RuO2 입 (3a) 에 의한 층상으로 응집된 구조를 갖고 있고, 두께가 100 ∼ 1000 ㎚ 이다. 즉, 도전성 중간층 (4) 은, 서로 접촉하여 전기적으로 도통된 RuO2 입으로 구성되고, 응집된 RuO2 입 (3a) 에 발생하고 있는 간극에 SiO2 가 비집고 들어가 있다.
또한, 본원 발명에 있어서의 상기「균일하게 분포」는, 도 4A 에 나타내는 바와 같이, 주사형 전자 현미경에 의한 단면 관찰로부터, 도전성 중간층 (4) 내에, 주위를 RuO2 입 (3a) 에 둘러싸이고, 직경 300 ㎚ 이상의 원에 의한 공간에 내접하는 RuO2 입 (3a) 이 존재하지 않는 영역을, 서미스터 소체 (2) 의 표면을 따른 방향에 있어서의 도전성 중간층 (4) 의 5 ㎛ 중에 포함하지 않는 경우를 의미하고 있다.
또, 상기 단면 관찰은, 이온 연마에 의해 단면 가공하고, 가속 전압 1 ㎸, 반사 전자 이미지로 판정한다.
또한, 도 4A 는, 후술하는 본 발명의 실시예 7 에 있어서의 반사 전자 이미지이고, 도 4B 는, 후술하는 본 발명의 비교예 5 에 있어서의 반사 전자 이미지이다. 도 4A 로 나타내는 바와 같이, 본 발명의 실시예 7 에서는, 상기 RuO2 입 (3a) 이 존재하지 않는 영역을, 서미스터 소체 (2) 의 표면을 따른 방향에 있어서의 도전성 중간층 (4) 의 5 ㎛ 중에 포함하지 않기 때문에, RuO2 입 (3a) 이「균일하게 분포」되어 있다. 한편, 비교예 5 에서는, 도 4B 로 나타내는 바와 같이 상기 RuO2 입 (3a) 이 존재하지 않는 영역을, 서미스터 소체 (2) 의 표면을 따른 방향에 있어서의 도전성 중간층 (4) 의 5 ㎛ 중에 포함하고 있기 때문에, RuO2 입 (3a) 이「균일하게 분포」되어 있다고는 할 수 없다.
또, 본원 발명에 있어서의 상기「서로 접촉」은, RuO2 입 (3a) 의 구상 입자가 접촉하고 있거나, 또는 네킹하고 있는 상태를 나타내고 있고, RuO2 입 사이를 전자가 이동 가능하여 양호한 도전성을 갖고 있는 것을 나타내고 있다. 반대로 말하면, RuO2 입 (3a) 에 의한 중간층이 양호한 도전성을 갖고 있는 것은, RuO2 입 (3a) 끼리가 서로 접촉하고 있는 것을 나타내고 있다. 도 5A 에 RuO2 입 (3a) 의「서로 접촉」인 상태를 나타내기 위하여, 본 발명의 실시예 7 의 도전성 중간층 (4) 의 확대 단면도 또, 이 확대 단면도 (SEM 이미지) 를 나타낸다. 또, 이 확대 도면 중의 사각선으로 둘러싼 영역 내의 입자의 연결 상태를 구상 입자로서 모식적으로, 도 5B 에 나타낸다. 이 도 5B 에 있어서, 그레이로 나타낸 RuO2 입 (3a) 의 간극 부분에는 SiO2 가 개재되어 있다.
이 서미스터 소자 (1) 는, -55 ℃ 에서 30 min 와, 200 ℃ 에서 30 min 를 1 사이클로 하고, 이것을 50 사이클 반복한 히트 사이클 시험 전후로, 25 ℃ 에서의 저항치의 변화율이 2.5 % 미만이다.
본 실시형태의 서미스터 소자 (1) 의 제조 방법은, 도 3A ∼ 도 3C 에 나타내는 바와 같이, 서미스터 재료로 형성된 서미스터 소체 (2) 상에 도전성 중간층 (4) 을 형성하는 중간층 형성 공정과, 도전성 중간층 (4) 상에 전극층 (5) 을 형성하는 전극 형성 공정을 갖고 있다.
상기 중간층 형성 공정은, 도 3A 에 나타내는 바와 같이, RuO2 입 (3a) 과 유기 용매를 함유한 RuO2 분산액을 서미스터 소체 (2) 상에 도포하고, 건조시켜 RuO2 층 (3) 을 형성하는 공정과, 도 3B 에 나타내는 바와 같이, RuO2 층 (3) 상에 실리콘 알콕시드의 올리고머체와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, RuO2 층 (3) 중에 실리카 졸겔액을 침투시킨 상태에서 건조시켜 도전성 중간층 (4) 을 형성하는 공정을 갖고 있다.
또, 상기 RuO2 분산액의 도포와 상기 실리카 졸겔액의 도포는, 스핀 코트나, 딥 코트, 슬롯 다이 코트 등의 습식 도공법에 의해 실시한다.
상기 전극 형성 공정에서는, 귀금속을 함유하는 귀금속 페이스트를 도전성 중간층 (4) 에 도포하는 공정과, 도 3C 에 나타내는 바와 같이, 도포한 귀금속 페이스트를 가열하여 베이킹하여 귀금속의 전극층 (5) 을 형성하는 공정을 갖고 있다.
또한, 상기 RuO2 층 (3) 의 두께는, 100 ∼ 1000 ㎚ 로 된다.
상기 서미스터 소체 (2) 로는, 예를 들어 Mn-Co-Fe, Mn-Co-Fe-Al, Mn-Co-Fe-Cu 등이 채용 가능하다. 이 서미스터 소체 (2) 의 두께는, 예를 들어 200 ㎛ 이다.
상기 RuO2 분산액은, 예를 들어 RuO2 입 (3a) 과, 유기 용매를 혼합한 RuO2 잉크이다.
상기 RuO2 입 (3a) 은, 그 평균 입경이 10 ㎚ ∼ 100 ㎚ 인 것이 사용되는 것이 바람직하고, 특히 50 ㎚ 정도인 것이 바람직하다.
유기 용매에는, 에탄올 등 공지된 용매를 1 종류 또는 복수의 혼합물 사용할 수 있고, 상기 유기 용매에 녹는 분산제를 함유해도 된다. 분산제로서는 흡착기를 복수 갖는 폴리머형인 것이 바람직하다.
RuO2 분산액에 있어서, RuO2 입 (3a) 의 함유 비율은 특별히 한정되지 않지만, 5 질량% ∼ 30 질량% 인 경우, RuO2 입 (3a) 이 존재하지 않는 영역이 잘 형성되지 않고, 또한, 종래의 유리 플릿과 RuO2 를 함유한 페이스트보다 점도가 낮기 때문에 얇은 RuO2 층 (3) 을 형성할 수 있다.
상기 실리카 졸겔액은, 예를 들어 실리콘 알콕시드의 올리고머체와 에탄올과 물과 질산의 혼합액이다. 또한, 이 실리카 졸겔액에 사용하는 유기 용매로는, 상기 에탄올 이외의 다른 유기 용매를 채용해도 상관없다. 또, 실리카 졸겔액에 사용하는 산은, 가수 분해 반응을 촉진하는 촉매로서 기능하고, 상기 질산 이외의 산을 채용해도 상관없다.
상기 귀금속 페이스트는, 예를 들어 유리 플릿을 함유한 Au 페이스트이다.
상기 중간층 형성 공정에서는, RuO2 입 (3a) 과 유기 용매를 함유한 RuO2 분산액을 서미스터 소체 (2) 상에 도포하고, 건조시켜 RuO2 층 (3) 을 형성하므로, 이 시점에서 많은 RuO2 입 (3a) 끼리가 서로 접촉한 상태의 얇은 RuO2 층 (3) 이 형성된다.
구체적으로는, RuO2 입 (3a) 을 함유한 RuO2 분산액을 서미스터 소체 (2) 상에 스핀 코트나, 딥 코트, 슬롯 다이 코트 등의 습식 도공법으로 도포하고, 예를 들어 150 ℃, 10 min 로 건조시키면, RuO2 분산액 중의 유기 용제는 증발하여 RuO2 입 (3a) 끼리가 서로 접촉한 상태의 RuO2 층 (3) 이 형성된다. 이 때, RuO2 입 (3a) 끼리의 접촉 부분 이외에는, 미세한 간극이 발생하고 있다.
다음으로, RuO2 층 (3) 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, RuO2 층 (3) 중에 실리카 졸겔액을 침투시킨 상태에서 건조시켜 도전성 중간층 (4) 을 형성하면, 서로 접촉한 RuO2 입 (3a) 끼리에 의한 응집된 층을 갖고, RuO2 입 (3a) 의 간극에 실리카 졸겔액이 침입하고, 건조 후에 상기 간극에 SiO2 가 개재되는 상태가 된다. 실리카 졸겔액은 건조시킴으로써 순도가 높은 SiO2 가 되어 경화되어, 도전성 중간층 (4) 의 강도를 담보함과 함께, 서미스터 소체 (2) 와 도전성 중간층 (4) 을 강고하게 밀착시키는 기능을 한다.
구체적으로는, RuO2 층 (3) 상에 실리카 졸겔액을 스핀 코트에 의해 도포하면, RuO2 층 (3) 중에 실리카 졸겔액이 RuO2 입 (3a) 의 미세한 간극에 침투하고, 예를 들어 150 ℃, 10 min 로 건조시킴으로써 에탄올과 물과 질산이 증발함과 함께 실리콘 알콕시드의 올리고머체의 중합이 진행되어, 간극 내에 SiO2 만이 잔존한다. 이 때, SiO2 가 RuO2 입 (3a) 의 바인더로서 기능한다. 이와 같이, 서로 접촉하고 있는 RuO2 입 (3a) 의 미세한 간극에 SiO2 가 개재된 도전성 중간층 (4) 이 형성된다.
도전성 중간층 (4) 의 두께는 100 ㎚ ∼ 1000 ㎚ 이고, 150 ㎚ ∼ 500 ㎚ 이면 보다 바람직하다.
이 후, 도전성 중간층 (4) 상에 귀금속 페이스트를 도포하고, 예를 들어 850 ℃, 10 min 로 베이킹 처리를 실시하면, 가열에 의해 접촉하고 있는 RuO2 입 (3a) 끼리의 밀착성이 높아진다. 또, 실리카 졸겔액으로 다 메우지 못한 RuO2 입 (3a) 끼리의 간극에도 유리 플릿이 녹아 침투한다.
이와 같이 하여, 도 1 및 도 2 에 나타내는 바와 같이, Au 의 전극층 (5) 이 도전성 중간층 (4) 상에 형성된 서미스터 소자 (1) 가 제조된다.
본 실시형태의 서미스터 소자 (1) 에서는, 도전성 중간층 (4) 이, 서미스터 소체 (2) 의 표면의 요철을 따라 응집된 RuO2 입이 균일하게 분포되어 있음과 함께 RuO2 입 (3a) 의 간극에 SiO2 가 개재된 층으로서, 서미스터 소체 (2) 의 표면의 요철을 따라 서미스터 소체 (2) 에 밀착된 상태로 형성되어 있다. 이와 같이, 도전성 중간층의 RuO2 입 (3a) 으로서 서미스터 소체의 표면의 면 내에 균일하게 분포된 RuO2 입 (3a) 에 의해, 서미스터 소체 (2) 의 표면을 따라, 도전성 중간층과 서미스터 소체의 밀착성의 면 내 분포가 균일하고 높은 밀착성이 얻어짐과 함께 안정적인 전기적 특성이 얻어진다.
또, 도전성 중간층 (4) 의 두께가 100 ∼ 1000 ㎚ 이므로, 박막으로 충분한 저항치의 도전성 중간층 (4) 이 얻어진다.
따라서, 얇은 도전성 중간층 (4) 에서도 저저항이 얻어져, 서미스터 소체 (2) 와 도전성 중간층 (4) 이 높은 밀착성에 의해 히트 사이클 시험 등에 있어서 도전성 중간층 (4) 과 전극층 (5) 사이의 박리가 진행되어도, 저항치의 증대를 억제 가능하다.
본 실시형태의 서미스터 소자 (1) 의 제조 방법에서는, 유리 플릿을 함유하지 않는 RuO2 분산액에서 미리 RuO2 입 (3a) 끼리가 서로 접촉한 RuO2 층 (3) 을 형성한 후에, 바인더로서 SiO2 를 RuO2 입 (3a) 의 간극에 개재시키고 있다. 이 제조 방법에 의하면, RuO2 입 (3a) 끼리의 접촉 면적을 많이 확보하고, 또한 녹은 유리 플릿이 RuO2 입 (3a) 끼리의 접촉면에 비집고 들어가 접촉을 저해하여 고저항화되는 경우가 없기 때문에, 도전성 중간층 (4) 의 저저항화를 도모할 수 있다. 또한, 유리 플릿을 함유하는 RuO2 페이스트로 형성한 종래의 중간층에서는, 유리 플릿이 방해하여 RuO2 입 (3a) 끼리가 충분히 접촉할 수 없다.
또, 본 실시형태의 서미스터 소자 (1) 의 제조 방법에서는, 페이스트보다 점도가 낮은 RuO2 분산액을 도포하기 때문에, 페이스트로 형성하는 것보다도 얇은 도전성 중간층 (4) 을 형성할 수 있다.
여기서 페이스트보다 낮은 점도란, 페이스트의 점도가 통상적으로 수십 ∼ 수백 Pa·s 인 데 반하여, 예를 들어 0.001 Pa·s ∼ 0.1 Pa·s 정도인 것을 나타내고 있다.
또한, 서미스터 소체 (2) 에 직접 많은 RuO2 입 (3a) 이 밀착된 RuO2 층 (3) 을 미리 형성하므로, 저저항의 도전성 중간층 (4) 이 얻어지고, 서미스터 소체 (2) 와 도전성 중간층 (4) 이 높은 밀착성에 의해 히트 사이클 시험 등에 있어서 전극의 박리가 진행되어도, 저항치의 증대를 억제 가능하다.
특히, 본 실시형태의 서미스터 소자 (1) 의 제조 방법에서는, RuO2 분산액의 도포와 실리카 졸겔액의 도포를 스핀 코트나, 딥 코트, 슬롯 다이 코트 등의 습식 도공법에 의해 실시하므로, RuO2 입 (3a) 이 서미스터 소체 (2) 상의 면 내에 있어서 균일하게 분포된 얇고 저저항인 RuO2 층 (3) 및 도전성 중간층 (4) 을 용이하게 얻을 수 있다.
또, 귀금속을 함유하는 귀금속 페이스트를 도전성 중간층 (4) 에 도포하는 공정과, 도포한 귀금속 페이스트를 가열하여 베이킹하여 귀금속의 전극층 (5) 을 형성하는 공정을 갖고 있으므로, 귀금속 페이스트를 베이킹할 때에, RuO2 입 (3a) 끼리의 밀착이 보다 강해진다. 또, 실리카 졸겔액으로 다 메우지 못한 RuO2 입 (3a) 끼리의 간극에 귀금속 페이스트에 함유되는 유리 플릿이 녹아 침투함으로써, 바인더로서 보다 강고하게 RuO2 입 (3a) 끼리를 고정시켜, 안정적인 도전성 중간층 (4) 을 얻을 수 있다.
실시예
상기 실시형태에 기초하여 제조한 서미스터 소자 (1) 에 대해, 단면의 SEM 사진을 도 7 및 도 8 에 나타냄과 함께, 전극층 형성 전의 단면 상태 및 도전성 중간층의 표면 상태를 나타내는 SEM 사진을 도 9 및 도 10 에 나타낸다 (실시예 4).
또한, 비교를 위하여, 유리 플릿과 RuO2 를 함유한 페이스트로 도전성 중간층을 형성한 종래의 서미스터 소자에 대해서도, 단면의 SEM 사진을 도 6 에 나타낸다 (비교예 4).
구체적으로는, 도 7 ∼ 도 10 으로 나타내는 서미스터 소자 (1) 는, Mn-Co-Fe-Al-O 로 구성되는 서미스터 소체 (2), RuO2 입 (3a) 으로 구성되는 RuO2 층 (3) 의 간극에 SiO2 가 개재되어 있는 도전성 중간층 (4), 및 Au 를 사용하여 형성한 전극층 (5) 으로 이루어진다.
도 6 으로 나타내는 종래의 서미스터 소자는, Mn-Co-Fe-Al-O 로 구성되는 서미스터 소체 (2′), 유리 플릿과 RuO2 를 함유한 페이스트로 형성되는 도전성 중간층 (4′), 및 Au 를 사용하여 형성한 전극층 (5′) 으로 이루어진다.
이들의 사진으로부터 알 수 있는 바와 같이, 종래예 (비교예 4) 를 나타내는 도 6 에서는, 도전성 중간층 (4′) 중에 유리층 (10) 의 덩어리가 다수 분산되어 있어 RuO2 입이 존재하고 있지 않은 영역이 점재되어 있고, RuO2 입이 불균일하게 분포되어 있다. 한편, 도 7 로 나타내는 본 발명의 도전성 중간층 (4) 은, 서미스터 소체 (2) 의 표면의 요철을 따라 응집된 RuO2 입이 균일하게 분포되어 박막을 구성하고 있다 (실시예 4).
종래예 (비교예 4) 를 나타내는 도 6 에서는, 서미스터 소체 (2′) 와 도전성 중간층 (4′) 사이에 유리층 (10) 이 점재되어 있고, 도전성 중간층 (4′) 이 서미스터 소체 (2′) 에 밀착되어 있지 않은 부분이 점재되어 있다. 한편, 도 7 로 나타내는 본 발명의 도전성 중간층 (4) 에서는, 서미스터 소체 (2) 와 도전성 중간층 (4) 사이에 유리층은 보이지 않고, RuO2 입끼리가 연속적으로 접촉 및 밀착된 상태이고, 도전성 중간층 (4) 은 서미스터 소체 (2) 의 표면의 요철을 따라 서미스터 소체 (2) 에 밀착된 상태에서 박막상으로 형성되어 있다 (실시예 4).
다음으로, 히트 사이클 시험용으로 제조한 서미스터 소자 (1) 의 실시예는, 치수를 1.0 × 1.0 × 0.2 ㎜ 로 한 플레이크상, 즉 전체의 사이즈가, 평면에서 보아 1.0 × 1.0 ㎜ 임과 함께, 두께가 0.2 ㎜ 인 플레이크 서미스터로 하였다.
실시예 1 ∼ 6 에서 사용하는 서미스터 소자 (1) 는, Mn-Co-Fe-Al-O 로 구성되는 서미스터 소체 (2), RuO2 입 (3a) 으로 구성되는 RuO2 층 (3) 의 간극에 SiO2 가 개재되어 있는 도전성 중간층 (4), 및 Au 페이스트를 사용하여 형성한 전극층 (5) 으로 이루어진다. 또한, 각 실시예 1 ∼ 6 에서 변화시킨 도전성 중간층 (4) 의 두께는 표 1 에 나타냈다. 표 1 로 나타내는 베이킹 시간은 Au 전극을 베이킹할 때의 최고 온도에 도달한 후, 그 온도를 유지한 시간의 베이킹 시간을 나타낸다.
이 서미스터 소자 (1) 를, 금메탈라이즈된 AlN 기판에 박상의 Au-Sn 솔더를 사용하여 N2 플로 중, 325 ℃ 의 조건에서 실장하였다. 이 서미스터 소자를 실장한 AlN 기판을 배선이 이루어진 프린트 기판 상에 접착제로 고정시키고, Au 와이어 본딩에 의해 평가 회로를 형성하고, 평가용의 샘플로 하였다.
히트 사이클 시험은, -55 ℃ 에서 30 min 와, 200 ℃ 에서 30 min 를 1 사이클로 하고, 이것을 25 사이클 및 50 사이클 반복한 히트 사이클 시험 전후로 측정한, 25 ℃ 에 있어서의 저항치의 변화율의 결과를, 표 1 및 도 11 에 나타낸다. 이 히트 사이클 시험에서는, -55 ℃ 에서 30 min 와, 200 ℃ 에서 30 min 사이에, 상온 (25 ℃) 에서 3 min 를 사이에 두고 실시하고 있다.
표 1 에서는 25 ℃ 에 있어서의 저항치를「R25 [Ω]」로 나타내고, 초기의 25 ℃ 에 있어서의 저항치로부터의, 각 사이클 후의 저항치의 변화율을「ΔR25」로 나타내고 있다.
초기의 저항치, 25 사이클 후의 저항치, 50 사이클 후의 저항치는, 평가용 샘플을 측정용 케이블에 접속하고, 샘플 부분을 방수백에 넣고, 25.000 ± 0.005 ℃ 로 조정된 항온 수조에 15 분간 침지하여 온도를 안정시킨 후, 측정용 케이블을 접속한 KEITHLEY 제조 3706 시스템 스위치 멀티미터로 측정하였다.
또한, 비교예로서, 본 발명의 도전성 중간층을 채용하지 않고, 실시예 1 ∼ 6 에서 사용한 서미스터 소체 상에, 실시예 1 ∼ 6 에서 사용한 Au 페이스트를 직접 도포하고, 베이킹 처리한 것을 동일하게, 시험을 실시한 결과도, 표 1 및 도 11 에 나타낸다. 또한, 실시예, 비교예 모두 소자 20 개에 대해 측정하고, 그 평균치이다.
이것들의 히트 사이클 시험의 결과로부터 알 수 있는 바와 같이, 비교예 1 ∼ 3 에서는, 모두 저항치가 현저하게 증대되어 있는 것에 반하여, 상기 제법에 의한 도전성 중간층을 채용한 본 발명의 실시예 1 ∼ 6 에서는, 모두 저항률의 변화가 적었다. 이것은 히트 사이클 시험에 의해 전극의 박리가 확장되어 전극의 박리율이 높아지는 것에 수반하여, 비교예에서는, 중간층을 갖고 있지 않기 때문에, 저항치가 현저하게 증대되어 있는 것에 반하여, 본 발명의 실시예에서는, 전극의 박리가 발생해도, 도전성 중간층이 저저항이고, 서미스터 소체와의 높은 밀착성을 갖기 때문에 저항치의 증대가 억제되어 있는 것으로 생각된다. 이들의 시험 결과는, 전극의 박리율의 변화에 수반하는 저항률 변화의 시뮬레이션 결과와도 합치하고 있다.
Figure 112020068406820-pct00001
또, 본 발명의 실시예 7 로서, Mn-Co-Fe-Al-O 로 구성되는 서미스터 소체에, 스핀 코트에 의해 막두께 약 200 ㎚ 의 RuO2 입을 함유하는 도전성 중간층을 형성한 후, 도전성 중간층에 Au 페이스트에 의한 전극층을 형성한 서미스터 소자를 제조하였다. 얻어진 서미스터 소자를 실시예 1 ∼ 6 과 동일하게 AlN 기판에 실장하여, 실시예 1 ∼ 6 과 동일하게 평가 회로를 형성하고, 히트 사이클 시험 (-40 ℃ 와 85 ℃ 의 반복) 을 실시했을 때의 저항치 변화율을 도 12 에 나타낸다. 또한, 비교예 4 로서, 실시예 7 의 도전성 중간층 대신에, 종래의 유리 플릿을 함유하는 RuO2 페이스트를 사용하여 도전성 중간층을 형성한 것을 제조하였다. 비교예 5 로서, 도전성 중간층이 없는 것, 즉 실시예 7 에서 사용한 서미스터 소체에 직접 Au 페이스트에 의한 전극층을 형성한 서미스터 소자를 제조하고, 이들 비교예도 실시예 7 과 동일한 히트 사이클 시험 시험을 실시하여 평가하였다. 그 결과도 도 12 에 나타낸다.
저항 변화율은 실시예 1 ∼ 6 과 동일한 방법으로 측정하였다.
또한, 모두 소자 사이즈가 0.6 × 0.6 × 0.2 ㎜ 이고, 각 서미스터 소자 20 개에 대해 평가를 실시하고, 그 중 가장 저항치의 변화가 큰 것을 나타내고 있다.
이 히트 사이클 시험에 있어서도, 본 발명의 실시예 7 은, 거의 저항치가 변화하고 있지 않지만, 종래의 RuO2 페이스트를 사용하여 도전성 중간층을 형성한 비교예 4 는 저항치가 증가하고, 또한 도전성 중간층이 없는 비교예 5 는 저항치가 보다 크게 증가하고 있다.
다음으로, 본 발명의 실시예 (실시예 4) 와 상기 종래예 (비교예 4) 에 대해 다이 쉐어 시험을 실시하였다.
또한, 다이 쉐어 시험은, AuSn 솔더를 사용하여 Au 메탈라이즈 기판에 종래예 (비교예 4) 및 본 발명의 실시예 (실시예 4) 의 서미스터 소자를 실장하여 실시하였다.
다이 쉐어 시험은, XYZTEC 사의 본드 테스터 Condor 를 사용하여, 갭을 0.05 ㎜, 쉐어 속도를 1 ㎜/s 의 조건 하에서 실시하였다.
이들의 결과, 유리 플릿과 RuO2 를 함유한 페이스트의 인쇄로 후막의 도전 중간층을 형성한 종래예 (비교예 4) 에서는, 서미스터 소체와 도전 중간층 사이에서 박리가 발생하였다. 한편, 상기 스핀 코트에서 박막의 도전 중간층을 형성한 본 발명의 실시예 (실시예 4) 에서는, 전극층과 도전 중간층 사이, 또는 전극층과 AuSn 솔더 사이에서 박리가 발생하고 있고, 서미스터 소체와 도전 중간층의 밀착성이 높은 것을 알 수 있다.
또한, 상기 종래예의 다이 쉐어 강도는, 3.9 kgf/㎟ (N = 5 의 평균치) 이고, 상기 본 발명의 실시예의 다이 쉐어 강도는, 종래예보다 높고, 5.8 kgf/㎟ (N = 5 의 평균치) 였다.
또한, 본 발명의 기술 범위는 상기 실시형태 및 상기 실시예에 한정되는 것이 아니며, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지의 변경을 가하는 것이 가능하다.
1 : 서미스터 소자
2 : 서미스터 소체
3 : RuO2
3a : RuO2
4 : 도전성 중간층
5 : 전극층

Claims (3)

  1. 서미스터 재료로 형성된 서미스터 소체와,
    상기 서미스터 소체 상에 형성된 도전성 중간층과,
    상기 도전성 중간층 상에 형성된 전극층을 구비하고,
    상기 도전성 중간층이, 상기 서미스터 소체의 표면의 요철을 따라, 서로 접촉한 RuO2 입이 균일하게 분포되어 있음과 함께 상기 RuO2 입의 간극에 SiO2 가 개재된 층으로서, 상기 서미스터 소체의 표면의 요철을 따라 상기 서미스터 소체에 밀착된 상태로 형성되고,
    상기 균일하게 분포가, 주사형 전자 현미경에 의한 단면 관찰로부터, 상기 도전성 중간층 내에, 주위가 상기 RuO2 입에 둘러싸이고, 직경 300 ㎚ 이상의 원에 의한 공간에 내접하는 상기 RuO2 입이 존재하지 않는 영역을, 상기 서미스터 소체의 표면을 따른 방향에 있어서의 상기 도전성 중간층의 5 ㎛ 중에 포함하지 않는 상태인 것을 특징으로 하는 서미스터 소자.
  2. 제 1 항에 있어서,
    상기 도전성 중간층의 두께가 100 ∼ 1000 ㎚ 인 것을 특징으로 하는 서미스터 소자.
  3. 제 1 항 또는 제 2 항에 기재된 서미스터 소자를 제조하는 방법으로서,
    서미스터 재료로 형성된 서미스터 소체 상에 도전성 중간층을 형성하는 중간층 형성 공정과,
    상기 도전성 중간층 상에 전극층을 형성하는 전극 형성 공정을 갖고,
    상기 중간층 형성 공정이, RuO2 입과 유기 용매를 함유한 RuO2 분산액을 상기 서미스터 소체 상에 도포하고, 상기 RuO2 분산액을 건조시켜 RuO2 층을 형성하는 공정과,
    상기 RuO2 층 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, 상기 RuO2 층 내에 상기 실리카 졸겔액을 침투시킨 상태에서, 상기 실리카 졸겔액을 건조시켜 상기 도전성 중간층을 형성하는 공정을 갖고,
    상기 RuO2 분산액의 도포와 상기 실리카 졸겔액의 도포를, 습식 도공법에 의해 실시하는 것을 특징으로 하는 서미스터 소자의 제조 방법.
KR1020207019057A 2018-01-15 2019-01-15 서미스터 소자 및 그 제조 방법 KR102459262B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-004419 2018-01-15
JP2018004419A JP6590004B2 (ja) 2018-01-15 2018-01-15 サーミスタ素子及びその製造方法
PCT/JP2019/000906 WO2019139162A1 (ja) 2018-01-15 2019-01-15 サーミスタ素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20200105834A KR20200105834A (ko) 2020-09-09
KR102459262B1 true KR102459262B1 (ko) 2022-10-25

Family

ID=67219593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019057A KR102459262B1 (ko) 2018-01-15 2019-01-15 서미스터 소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US11017924B2 (ko)
EP (1) EP3742459A4 (ko)
JP (1) JP6590004B2 (ko)
KR (1) KR102459262B1 (ko)
CN (2) CN114121392B (ko)
TW (1) TWI783108B (ko)
WO (1) WO2019139162A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111247607A (zh) * 2018-01-17 2020-06-05 三菱综合材料株式会社 热敏电阻元件及其制造方法
JP7256478B2 (ja) * 2020-02-13 2023-04-12 株式会社村田製作所 成膜方法及び電子部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141881A (ja) 2005-11-14 2007-06-07 Oizumi Seisakusho:Kk サーミスタの電極構造
WO2009129452A1 (en) 2008-04-18 2009-10-22 E. I. Du Pont De Nemours And Company Surface-modified ruthenium oxide conductive material, lead-free glass(es), thick film resistor paste(s), and devices made therefrom
WO2017104645A1 (ja) * 2015-12-18 2017-06-22 Semitec株式会社 サーミスタ及びサーミスタを用いた装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288417B2 (ja) * 1992-01-14 2002-06-04 旭硝子株式会社 低反射導電膜が形成されたブラウン管パネル及びその製造方法
JP2717054B2 (ja) * 1993-09-28 1998-02-18 コーア株式会社 厚膜サーミスタおよび厚膜サーミスタ用の組成物
JPH07140022A (ja) * 1993-11-16 1995-06-02 Matsushita Electric Ind Co Ltd 抵抗素子用ペースト、抵抗素子および力学量センサ
JP3661160B2 (ja) * 1995-12-28 2005-06-15 株式会社大泉製作所 サーミスタ
JP3175102B2 (ja) * 1996-05-20 2001-06-11 株式会社村田製作所 正特性サーミスタ素体および正特性サーミスタ
JP2000124008A (ja) * 1998-10-21 2000-04-28 Tdk Corp 複合チップサーミスタ電子部品およびその製造方法
JP2002124403A (ja) * 2000-08-10 2002-04-26 Nippon Soken Inc 耐還元性サーミスタ素子とその製造方法および温度センサ
JP2002151306A (ja) * 2000-11-09 2002-05-24 Koa Corp 電子部品およびその作製方法
JP4298239B2 (ja) * 2002-08-29 2009-07-15 コーア株式会社 電極組成物および電子部品
DE102006033691A1 (de) * 2006-07-20 2008-01-31 Epcos Ag Widerstandselement mit PTC-Eigenschaften und hoher elektrischer und thermischer Leitfähigkeit
JP2009194168A (ja) * 2008-02-14 2009-08-27 Tdk Corp サーミスタ及びその製造方法
JP5437304B2 (ja) * 2010-04-28 2014-03-12 株式会社デンソー 温度センサ素子及びその製造方法、温度センサ
JP6406022B2 (ja) * 2015-01-13 2018-10-17 株式会社村田製作所 Ntcサーミスタ素子の製造方法
JP6673766B2 (ja) 2016-06-30 2020-03-25 株式会社ブリヂストン 路面状態判別方法
CN111247607A (zh) * 2018-01-17 2020-06-05 三菱综合材料株式会社 热敏电阻元件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141881A (ja) 2005-11-14 2007-06-07 Oizumi Seisakusho:Kk サーミスタの電極構造
WO2009129452A1 (en) 2008-04-18 2009-10-22 E. I. Du Pont De Nemours And Company Surface-modified ruthenium oxide conductive material, lead-free glass(es), thick film resistor paste(s), and devices made therefrom
WO2017104645A1 (ja) * 2015-12-18 2017-06-22 Semitec株式会社 サーミスタ及びサーミスタを用いた装置

Also Published As

Publication number Publication date
US20210065940A1 (en) 2021-03-04
TWI783108B (zh) 2022-11-11
CN114121392A (zh) 2022-03-01
EP3742459A1 (en) 2020-11-25
JP2019125653A (ja) 2019-07-25
WO2019139162A1 (ja) 2019-07-18
CN114121392B (zh) 2024-04-19
US11017924B2 (en) 2021-05-25
KR20200105834A (ko) 2020-09-09
EP3742459A4 (en) 2021-10-27
JP6590004B2 (ja) 2019-10-16
CN111566761B (zh) 2022-10-04
CN111566761A (zh) 2020-08-21
TW201941226A (zh) 2019-10-16

Similar Documents

Publication Publication Date Title
KR102459262B1 (ko) 서미스터 소자 및 그 제조 방법
JPH05136566A (ja) 多層電子回路の製造方法
JP3927250B2 (ja) 窒化アルミニウム基板用厚膜導体ペースト組成物
JPWO2007032201A1 (ja) チップ状電子部品
JP2648712B2 (ja) 異方導電性接着剤およびその異方導電性接着剤を使用した電極間を電気的に接続する方法並びにその方法により形成される電気回路基板
JP6365603B2 (ja) サーミスタ素子及びその製造方法
KR102352029B1 (ko) 서미스터 소자 및 그 제조 방법
WO2015025347A1 (ja) 電子回路基板、それを用いた半導体装置及びその製造方法
JPH06283225A (ja) 三層構造異方性導電膜部材の製造方法
JPH10283840A (ja) 窒化アルミ基板用銅導体ペースト及び窒化アルミ基板
US3903344A (en) Adherent solderable cermet conductor
KR910001031B1 (ko) 후막 전자 물질
WO2019139160A1 (ja) 導電性膜及びその製造方法
TWI742227B (zh) 熱敏電阻元件及其製造方法
JPH10233119A (ja) 銅導体ペースト及び該銅導体ペーストを印刷した基板
JPH1074419A (ja) チップ抵抗体の端子電極用導電性ペースト組成物
TW201510015A (zh) 導電性膏及附導電膜之基材
JPH0660716A (ja) 導電ペースト及びそれを用いたセラミック電子部品の電極形成方法
JP2005108956A (ja) チップ状電子部品
JP2648712C (ko)
TW200426881A (en) Conductive sintered compact for fixing electrodes in electronic device envelope
JPS61248301A (ja) 導体組成物
JP2009049308A (ja) 電子部品の実装構造
JPH10298457A (ja) 焼付型導電塗料
JPH01310502A (ja) 薄膜抵抗体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant