JP3661160B2 - サーミスタ - Google Patents
サーミスタ Download PDFInfo
- Publication number
- JP3661160B2 JP3661160B2 JP34273295A JP34273295A JP3661160B2 JP 3661160 B2 JP3661160 B2 JP 3661160B2 JP 34273295 A JP34273295 A JP 34273295A JP 34273295 A JP34273295 A JP 34273295A JP 3661160 B2 JP3661160 B2 JP 3661160B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thermistor
- wiring
- cover
- noble metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高温ハンダ（融点が３０９℃付近）を用いて、サーミスタ素子両面に配線処理が施されるサーミスタに関する。
【０００２】
【従来の技術】
従来、サーミスタはサーミスタ素子両面に素子電極が取付けられており、素子電極は、貴金属ペーストを用いて素子両面に膜状に形成されていた。
【０００３】
ところで、この種のサーミスタにおいて、高温ハンダを使用して素子電極にリード線を取付ける際に、素子電極は高温下に曝されるため、素子電極をなす貴金属ペーストの一部がハンダ側に拡散されてしまい、結果として素子電極の電極面積が減少して電極の抵抗値が異常に大きくなってしまい、サーミスタの電気的特性が悪化したり、また電極面積が減少してハンダ付けの面積が実質的に減少し、ハンダ付け強度が劣化する等の不具合が生じていた。
【０００４】
【発明が解決しようとする課題】
上述した課題を解決するため、従来ではサーミスタ素子の表面に貴金属ペーストを２回塗布する等の方法により、膜厚の厚い素子電極をサーミスタ素子の表面に形成し、これにより貴金属の一部がハンダ側に拡散されたとしても、素子電極の電極面積を一定に確保するようにしていた。
【０００５】
しかしながら素子電極の膜厚が厚くなったとしても、素子電極自身が高温ハンダに拡散され易い貴金属であるため、貴金属がハンダ側に拡散する量を考慮に入れて一定の電極面積を確保する必要があり、このことを考慮に入れてハンダ付け作業を行なうこととなるため、ハンダ付け温度，時間等の管理が難しく、実際の製造には不向きなものであった。
【０００６】
また貴金属ペーストを２回塗布する必要があるため、電極材料費がサーミスタの価格を高騰させてしまうという問題があった。
【０００７】
本発明の目的は、共晶ハンダ或いは高温ハンダによる配線処理を施しても、必要な電極面積を確保できるサーミスタを提供することにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明に係るサーミスタは、サーミスタ素子の電極にハンダ付けによる配線処理が施されるサーミスタであって、
電極は、特性が異なる素子電極とカバー電極との２層構造からなり、
素子電極は、ガラスフリットとＲｕＯ 2 とを含み、サーミスタ素子に積層して膜状に形成され、電極面積を確保してサーミスタの電気的特性を維持するものであり、
カバー電極は、貴金属とガラスフリットとを含むペーストを前記素子電極を被覆して膜状に形成され、配線がハンダ付けされて該配線と前記素子電極との電気的接続を確保するものである。
【０００９】
また前記素子電極は、ＲｕＯ 2 と貴金属とガラスフリットを含むペーストで形成されたものである。
【００１３】
また前記貴金属は、少なくともＡｕ，Ａｇ，Ａｇ／Ｐｄ，Ｐｔ／Ａｕの一成分を含むものである。
【００１４】
サーミスタに設けた電極は、特性が異なる素子電極とカバー電極との２層構造からなっている。下層の素子電極により電極面積を確保してサーミスタの電気的特性を維持させ、上層のカバー電極により配線と素子電極との電気的接続を確保させる。
【００１５】
【発明の実施の形態】
以下、本発明を図により説明する。図１〜図３は、本発明の実施形態に係るサーミスタを示す断面図である。
【００１６】
図において本発明に係るサーミスタは、サーミスタ素子１の電極にハンダ付けによる配線処理が施されるサーミスタであって、電極は、特性が異なる素子電極２とカバー電極３との２層構造からなっている。
【００１７】
素子電極２は、少なくとも抵抗値の酸化物からなり、サーミスタ素子１の表面に積層して膜状に形成され、電極面積を確保してサーミスタの電気的特性を維持するものである。ここに、サーミスタの電気的特性とは、比抵抗，Ｂ定数等を含む特性をいう。比抵抗は、単位長さ当たりの電気抵抗を意味し、またＢ定数は、２５℃と５０℃の抵抗値の比から算出されたサーミスタ定数を意味する。
【００１８】
カバー電極３は、素子電極２を被覆して膜状に形成され、配線がハンダ付けされて該配線と素子電極２との電気的接続を確保するものである。ここに、配線とは、リード線，プリント基板上にパターン形成された導線パターン等を含むものであり、要はサーミスタ素子１と外部回路との間に介装されて、電源，信号の授受等の機能を作用するものであれば、いずれのものでもよい。
【００１９】
またサーミスタ素子１の形状は、ディスク型，チップ型，角型等に成形されるが、サーミスタ素子１の使用目的，使用場所，用途等に合わせて、サーミスタ素子１の形状は種々変更される。
【００２０】
サーミスタの電極は、低抵抗値をもつことが条件とされ、一般に貴金属ペーストが用いられている。ところが、貴金属ペーストは、高温ハンダ（融点３０９℃付近）を使用して高温下に曝されることにより溶融し、ハンダ側に拡散する性質があるため、結果として電極面積が縮小して電極の抵抗値が異常に大きくなってしまう。
【００２１】
そこで本発明は、サーミスタの電極を機能分割して電極面積の縮小化に対処している。すなわち、サーミスタの電極を素子電極２とカバー電極３を積層した２層構造とし、素子電極２に電極面積を確保してサーミスタの電気的特性を維持する機能を分担させ、カバー電極３に配線と素子電極２との電気的接続を確保する機能を分担させている。
【００２２】
上記のように各電極２，３に機能を分担させるにあたっては、貴金属ペーストがハンダ側に拡散するという特性を考慮に入れなければならず、本発明では、酸化物はハンダとは馴染まず、ハンダをはじく作用があることに着目し、サーミスタ素子１の表面に直に形成される素子電極２を低抵抗値をもつ酸化物で形成し、素子電極２を酸化物電極として構成している。
【００２３】
本発明における素子電極２は酸化物電極であるため、ハンダ付けの高温下に曝されたとしても、ハンダとは馴染まずにハンダをはじく作用があるため拡散現象がなく、結果として必要な電極面積を確保できることとなり、電極面積の減少による不良発生を防止できる。
【００２４】
しかも素子電極２は、低抵抗値の酸化物を選定しており、電極の抵抗値を低く抑えることができる。
【００２５】
素子電極２によりサーミスタに必要な電極面積が確保されることとなるが、素子電極２は酸化物電極であり、ハンダをはじく作用があるため、素子電極２と配線との電気的接続を確保する必要が生じる。
【００２６】
以上のように電極面積は素子電極２により確保されているため、カバー電極３によって電極面積を確保する必要はなく、カバー電極３は、素子電極２と配線との電気的接続を確保することを重要な役割とすればよい。
【００２７】
そこで本発明は、素子電極２を被覆してカバー電極３を積層して形成している。ここに、カバー電極３には、ハンダと馴染みがよい素材を用いて、素子電極２と配線との電気的接続を確保させており、電極を２層構造としたことによる悪影響を生じることはない。
【００２８】
本発明では、上述した電極の機能分担を達成するため電極の素材を選定しており、具体的には素子電極２は、低抵抗値の酸化物とガラスフリットを含むペーストで形成しており、前記酸化物としては、ＲｕＯ2、またはＲｕＯ2と貴金属との組合せのうちいずれかを用いている。そして前記ペーストをサーミスタ素子１の表面に塗布し、これを焼付け処理をすることにより、サーミスタ素子１に素子電極２を膜状に形成している。
【００２９】
またカバー電極３は、貴金属とガラスフリットを含むペーストで形成しており、このペーストを素子電極２を被覆して塗布し、これを焼付け処理をすることにより、素子電極２上にカバー電極３を膜状に一体に形成している。
【００３０】
また貴金属としては、Ａｕ，Ａｇ，Ａｇ／Ｐｄ，Ｐｔ／Ａｕの内少なくとも一成分を用いている。
【００３１】
次に素子電極２及びカバー電極３からなる電極をサーミスタ素子１に設ける場合について図を用いて説明する。
【００３２】
図１では、サーミスタ素子１の対向する端面に素子電極２とカバー電極３の２層構造の電極をそれぞれ設けている。この構造のものでは、配線としてリード線を用い、リード線を上下のカバー電極３にそれぞれ高温ハンダ付けすることとなる。
【００３３】
図２及び図３は、プリント基板に表面実装されるサーミスタの例を示すものである。
【００３４】
図２では、サーミスタ素子１の左右端を取り囲むように素子電極２とカバー電極３とを設け、サーミスタ素子１の上面又は下面に配置されたカバー電極３ａ，３ａ又は３ｂ，３ｂのいずれかを、プリント基板にパターン形成された導体パターン（配線）に高温ハンダをもって直付けするようにしたものである。
【００３５】
図２に示す例では、対をなすカバー電極３ａ，３ａ又は３ｂ，３ｂを左右対称に設けていたが、図３は、対をなす一対のカバー電極３ａ，３ａ又は３ｂ，３ｂがサーミスタ素子１の表面上に占める割合を異ならせて電極を設け、サーミスタ素子１の上面又は下面に配置されたカバー電極３ａ，３ａ又は３ｂ，３ｂのいずれかを、プリント基板にパターン形成された導体パターン（配線）に高温ハンダをもって直付けするようにしたものである。
【００３６】
（実施例）以下に本発明の実施例を示す。
【００３７】
各実施例と比較例のサーミスタ素子は、ポリビニールアルコールをバインダーとして素子材料に添加し、所要量を取り出して４０ｍｍ×４０ｍｍ×１２ｍｍのブロックに成形後、１４００℃で５時間大気中で焼成し、得られたブロックをスライスして厚み２００〜１０００ミクロンのウェーハーを取り出し、まず素子電極２をスクリーン印刷により塗布乾燥後、次にカバー電極３を同じようにスクリーン印刷により塗布し、８５０℃で１０分間大気中で加熱し焼き付けた後、所望の寸法にカッテイングしてチップに成形加工したものである。
なお、比較例の電極としては、貴金属ペーストのみをスクリーン印刷により２回塗布し、８５０℃で１０分間加熱し焼き付けたものを用いている。
【００３８】
表１には実施例と比較例の電極材料及び電極構造の違いを示し、表２には実施例と比較例の試験結果（ｎ＝１０，ここにｎは資料の個数を表わす）を示している。
【００３９】
【表１】
【００４０】
【表２】
【００４１】
表１と表２から明らかなように、本発明のように電極を素子電極２とカバー電極３の二層構造とし、かつ素子電極２をＲｕＯ2系電極（酸化物電極）として構成することにより、高温ハンダによる電極面積の減少を抑制することができ、サーミスタの電極抵抗値の変化を防止することができる。なお、本発明においては、比較的ハンダが喰われが少ないといわれている共晶ハンダによる配線処理において、ハンダによる電極面積の減少を抑制して、サーミスタの電極抵抗値の変化を防止できることが分かった。
【００４２】
【発明の効果】
以上のように本発明によれば、サーミスタの電極を２層構造として、ハンダ喰われ等によりカバー電極の一部が損失しても、素子電極が「ハンダ食われ」の影響を受けないようにしたため、サーミスタ自身の電気的特性（比抵抗，Ｂ定数等）の低下を防止することができ、高温ハンダを用いて配線処理するのに適したサーミスタを提供することができる。
【００４３】
また本発明に係る機能分担した２層構造のサーミスタの電極は、高温ハンダに限らず共晶ハンダの場合も同じ効果を発揮することができ、ガラス封止型サーミスタ（素子の両面電極面をリード線で圧着した状態でガラス封入されたもの例えばＤＨＴ型サーミスタ）の場合にも同様に適用することができる。
【００４４】
さらに高温ハンダ或いは共晶ハンダを用いても、サーミスタの電極面積が減少することはなく、ハンダ付け面積の減少を防止して必要なハンダ付け強度を確保することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るサーミスタを示すものであって、配線としてのリード線を電極にハンダ付けした構造を示す断面図である。
【図２】本発明の一実施形態に係るサーミスタを示すものであって、表面実装タイプを示す断面図である。
【図３】本発明の一実施形態に係るサーミスタを示すものであって、他の表面実装タイプを示す断面図である。
【符号の説明】
１ サーミスタ素子
２ 素子電極
３ カバー電極
【発明の属する技術分野】
本発明は、高温ハンダ（融点が３０９℃付近）を用いて、サーミスタ素子両面に配線処理が施されるサーミスタに関する。
【０００２】
【従来の技術】
従来、サーミスタはサーミスタ素子両面に素子電極が取付けられており、素子電極は、貴金属ペーストを用いて素子両面に膜状に形成されていた。
【０００３】
ところで、この種のサーミスタにおいて、高温ハンダを使用して素子電極にリード線を取付ける際に、素子電極は高温下に曝されるため、素子電極をなす貴金属ペーストの一部がハンダ側に拡散されてしまい、結果として素子電極の電極面積が減少して電極の抵抗値が異常に大きくなってしまい、サーミスタの電気的特性が悪化したり、また電極面積が減少してハンダ付けの面積が実質的に減少し、ハンダ付け強度が劣化する等の不具合が生じていた。
【０００４】
【発明が解決しようとする課題】
上述した課題を解決するため、従来ではサーミスタ素子の表面に貴金属ペーストを２回塗布する等の方法により、膜厚の厚い素子電極をサーミスタ素子の表面に形成し、これにより貴金属の一部がハンダ側に拡散されたとしても、素子電極の電極面積を一定に確保するようにしていた。
【０００５】
しかしながら素子電極の膜厚が厚くなったとしても、素子電極自身が高温ハンダに拡散され易い貴金属であるため、貴金属がハンダ側に拡散する量を考慮に入れて一定の電極面積を確保する必要があり、このことを考慮に入れてハンダ付け作業を行なうこととなるため、ハンダ付け温度，時間等の管理が難しく、実際の製造には不向きなものであった。
【０００６】
また貴金属ペーストを２回塗布する必要があるため、電極材料費がサーミスタの価格を高騰させてしまうという問題があった。
【０００７】
本発明の目的は、共晶ハンダ或いは高温ハンダによる配線処理を施しても、必要な電極面積を確保できるサーミスタを提供することにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明に係るサーミスタは、サーミスタ素子の電極にハンダ付けによる配線処理が施されるサーミスタであって、
電極は、特性が異なる素子電極とカバー電極との２層構造からなり、
素子電極は、ガラスフリットとＲｕＯ 2 とを含み、サーミスタ素子に積層して膜状に形成され、電極面積を確保してサーミスタの電気的特性を維持するものであり、
カバー電極は、貴金属とガラスフリットとを含むペーストを前記素子電極を被覆して膜状に形成され、配線がハンダ付けされて該配線と前記素子電極との電気的接続を確保するものである。
【０００９】
また前記素子電極は、ＲｕＯ 2 と貴金属とガラスフリットを含むペーストで形成されたものである。
【００１３】
また前記貴金属は、少なくともＡｕ，Ａｇ，Ａｇ／Ｐｄ，Ｐｔ／Ａｕの一成分を含むものである。
【００１４】
サーミスタに設けた電極は、特性が異なる素子電極とカバー電極との２層構造からなっている。下層の素子電極により電極面積を確保してサーミスタの電気的特性を維持させ、上層のカバー電極により配線と素子電極との電気的接続を確保させる。
【００１５】
【発明の実施の形態】
以下、本発明を図により説明する。図１〜図３は、本発明の実施形態に係るサーミスタを示す断面図である。
【００１６】
図において本発明に係るサーミスタは、サーミスタ素子１の電極にハンダ付けによる配線処理が施されるサーミスタであって、電極は、特性が異なる素子電極２とカバー電極３との２層構造からなっている。
【００１７】
素子電極２は、少なくとも抵抗値の酸化物からなり、サーミスタ素子１の表面に積層して膜状に形成され、電極面積を確保してサーミスタの電気的特性を維持するものである。ここに、サーミスタの電気的特性とは、比抵抗，Ｂ定数等を含む特性をいう。比抵抗は、単位長さ当たりの電気抵抗を意味し、またＢ定数は、２５℃と５０℃の抵抗値の比から算出されたサーミスタ定数を意味する。
【００１８】
カバー電極３は、素子電極２を被覆して膜状に形成され、配線がハンダ付けされて該配線と素子電極２との電気的接続を確保するものである。ここに、配線とは、リード線，プリント基板上にパターン形成された導線パターン等を含むものであり、要はサーミスタ素子１と外部回路との間に介装されて、電源，信号の授受等の機能を作用するものであれば、いずれのものでもよい。
【００１９】
またサーミスタ素子１の形状は、ディスク型，チップ型，角型等に成形されるが、サーミスタ素子１の使用目的，使用場所，用途等に合わせて、サーミスタ素子１の形状は種々変更される。
【００２０】
サーミスタの電極は、低抵抗値をもつことが条件とされ、一般に貴金属ペーストが用いられている。ところが、貴金属ペーストは、高温ハンダ（融点３０９℃付近）を使用して高温下に曝されることにより溶融し、ハンダ側に拡散する性質があるため、結果として電極面積が縮小して電極の抵抗値が異常に大きくなってしまう。
【００２１】
そこで本発明は、サーミスタの電極を機能分割して電極面積の縮小化に対処している。すなわち、サーミスタの電極を素子電極２とカバー電極３を積層した２層構造とし、素子電極２に電極面積を確保してサーミスタの電気的特性を維持する機能を分担させ、カバー電極３に配線と素子電極２との電気的接続を確保する機能を分担させている。
【００２２】
上記のように各電極２，３に機能を分担させるにあたっては、貴金属ペーストがハンダ側に拡散するという特性を考慮に入れなければならず、本発明では、酸化物はハンダとは馴染まず、ハンダをはじく作用があることに着目し、サーミスタ素子１の表面に直に形成される素子電極２を低抵抗値をもつ酸化物で形成し、素子電極２を酸化物電極として構成している。
【００２３】
本発明における素子電極２は酸化物電極であるため、ハンダ付けの高温下に曝されたとしても、ハンダとは馴染まずにハンダをはじく作用があるため拡散現象がなく、結果として必要な電極面積を確保できることとなり、電極面積の減少による不良発生を防止できる。
【００２４】
しかも素子電極２は、低抵抗値の酸化物を選定しており、電極の抵抗値を低く抑えることができる。
【００２５】
素子電極２によりサーミスタに必要な電極面積が確保されることとなるが、素子電極２は酸化物電極であり、ハンダをはじく作用があるため、素子電極２と配線との電気的接続を確保する必要が生じる。
【００２６】
以上のように電極面積は素子電極２により確保されているため、カバー電極３によって電極面積を確保する必要はなく、カバー電極３は、素子電極２と配線との電気的接続を確保することを重要な役割とすればよい。
【００２７】
そこで本発明は、素子電極２を被覆してカバー電極３を積層して形成している。ここに、カバー電極３には、ハンダと馴染みがよい素材を用いて、素子電極２と配線との電気的接続を確保させており、電極を２層構造としたことによる悪影響を生じることはない。
【００２８】
本発明では、上述した電極の機能分担を達成するため電極の素材を選定しており、具体的には素子電極２は、低抵抗値の酸化物とガラスフリットを含むペーストで形成しており、前記酸化物としては、ＲｕＯ2、またはＲｕＯ2と貴金属との組合せのうちいずれかを用いている。そして前記ペーストをサーミスタ素子１の表面に塗布し、これを焼付け処理をすることにより、サーミスタ素子１に素子電極２を膜状に形成している。
【００２９】
またカバー電極３は、貴金属とガラスフリットを含むペーストで形成しており、このペーストを素子電極２を被覆して塗布し、これを焼付け処理をすることにより、素子電極２上にカバー電極３を膜状に一体に形成している。
【００３０】
また貴金属としては、Ａｕ，Ａｇ，Ａｇ／Ｐｄ，Ｐｔ／Ａｕの内少なくとも一成分を用いている。
【００３１】
次に素子電極２及びカバー電極３からなる電極をサーミスタ素子１に設ける場合について図を用いて説明する。
【００３２】
図１では、サーミスタ素子１の対向する端面に素子電極２とカバー電極３の２層構造の電極をそれぞれ設けている。この構造のものでは、配線としてリード線を用い、リード線を上下のカバー電極３にそれぞれ高温ハンダ付けすることとなる。
【００３３】
図２及び図３は、プリント基板に表面実装されるサーミスタの例を示すものである。
【００３４】
図２では、サーミスタ素子１の左右端を取り囲むように素子電極２とカバー電極３とを設け、サーミスタ素子１の上面又は下面に配置されたカバー電極３ａ，３ａ又は３ｂ，３ｂのいずれかを、プリント基板にパターン形成された導体パターン（配線）に高温ハンダをもって直付けするようにしたものである。
【００３５】
図２に示す例では、対をなすカバー電極３ａ，３ａ又は３ｂ，３ｂを左右対称に設けていたが、図３は、対をなす一対のカバー電極３ａ，３ａ又は３ｂ，３ｂがサーミスタ素子１の表面上に占める割合を異ならせて電極を設け、サーミスタ素子１の上面又は下面に配置されたカバー電極３ａ，３ａ又は３ｂ，３ｂのいずれかを、プリント基板にパターン形成された導体パターン（配線）に高温ハンダをもって直付けするようにしたものである。
【００３６】
（実施例）以下に本発明の実施例を示す。
【００３７】
各実施例と比較例のサーミスタ素子は、ポリビニールアルコールをバインダーとして素子材料に添加し、所要量を取り出して４０ｍｍ×４０ｍｍ×１２ｍｍのブロックに成形後、１４００℃で５時間大気中で焼成し、得られたブロックをスライスして厚み２００〜１０００ミクロンのウェーハーを取り出し、まず素子電極２をスクリーン印刷により塗布乾燥後、次にカバー電極３を同じようにスクリーン印刷により塗布し、８５０℃で１０分間大気中で加熱し焼き付けた後、所望の寸法にカッテイングしてチップに成形加工したものである。
なお、比較例の電極としては、貴金属ペーストのみをスクリーン印刷により２回塗布し、８５０℃で１０分間加熱し焼き付けたものを用いている。
【００３８】
表１には実施例と比較例の電極材料及び電極構造の違いを示し、表２には実施例と比較例の試験結果（ｎ＝１０，ここにｎは資料の個数を表わす）を示している。
【００３９】
【表１】
【表２】
表１と表２から明らかなように、本発明のように電極を素子電極２とカバー電極３の二層構造とし、かつ素子電極２をＲｕＯ2系電極（酸化物電極）として構成することにより、高温ハンダによる電極面積の減少を抑制することができ、サーミスタの電極抵抗値の変化を防止することができる。なお、本発明においては、比較的ハンダが喰われが少ないといわれている共晶ハンダによる配線処理において、ハンダによる電極面積の減少を抑制して、サーミスタの電極抵抗値の変化を防止できることが分かった。
【００４２】
【発明の効果】
以上のように本発明によれば、サーミスタの電極を２層構造として、ハンダ喰われ等によりカバー電極の一部が損失しても、素子電極が「ハンダ食われ」の影響を受けないようにしたため、サーミスタ自身の電気的特性（比抵抗，Ｂ定数等）の低下を防止することができ、高温ハンダを用いて配線処理するのに適したサーミスタを提供することができる。
【００４３】
また本発明に係る機能分担した２層構造のサーミスタの電極は、高温ハンダに限らず共晶ハンダの場合も同じ効果を発揮することができ、ガラス封止型サーミスタ（素子の両面電極面をリード線で圧着した状態でガラス封入されたもの例えばＤＨＴ型サーミスタ）の場合にも同様に適用することができる。
【００４４】
さらに高温ハンダ或いは共晶ハンダを用いても、サーミスタの電極面積が減少することはなく、ハンダ付け面積の減少を防止して必要なハンダ付け強度を確保することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るサーミスタを示すものであって、配線としてのリード線を電極にハンダ付けした構造を示す断面図である。
【図２】本発明の一実施形態に係るサーミスタを示すものであって、表面実装タイプを示す断面図である。
【図３】本発明の一実施形態に係るサーミスタを示すものであって、他の表面実装タイプを示す断面図である。
【符号の説明】
１ サーミスタ素子
２ 素子電極
３ カバー電極
Claims (3)
- サーミスタ素子の電極にハンダ付けによる配線処理が施されるサーミスタであって、
電極は、特性が異なる素子電極とカバー電極との２層構造からなり、
素子電極は、少なくともガラスフリットとＲｕＯ 2 とを含み、サーミスタ素子に積層して膜状に形成され、電極面積を確保してサーミスタの電気的特性を維持するものであり、
カバー電極は、貴金属とガラスフリットとを含むペーストを前記素子電極を被覆して膜状に形成され、配線がハンダ付けされて該配線と前記素子電極との電気的接続を確保するものであることを特徴とするサーミスタ。 - 前記素子電極は、ＲｕＯ 2 と貴金属とガラスフリットを含むペーストで形成されたものであることを特徴とする請求項１に記載のサーミスタ。
- 前記貴金属は、少なくともＡｕ，Ａｇ，Ａｇ／Ｐｄ，Ｐｔ／Ａｕの一成分を含むものであることを特徴とする請求項１又は２に記載のサーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34273295A JP3661160B2 (ja) | 1995-12-28 | 1995-12-28 | サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34273295A JP3661160B2 (ja) | 1995-12-28 | 1995-12-28 | サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186002A JPH09186002A (ja) | 1997-07-15 |
| JP3661160B2 true JP3661160B2 (ja) | 2005-06-15 |
Family
ID=18356066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34273295A Expired - Lifetime JP3661160B2 (ja) | 1995-12-28 | 1995-12-28 | サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3661160B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019139162A1 (ja) | 2018-01-15 | 2019-07-18 | 三菱マテリアル株式会社 | サーミスタ素子及びその製造方法 |
| WO2019142367A1 (ja) | 2018-01-17 | 2019-07-25 | 三菱マテリアル株式会社 | サーミスタ素子及びその製造方法 |
| US10504638B2 (en) | 2015-12-18 | 2019-12-10 | Semitec Corporation | Thermistor and device using thermistor |
| JP2020136570A (ja) * | 2019-02-22 | 2020-08-31 | 三菱マテリアル株式会社 | サーミスタの製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496450B1 (ko) * | 2002-11-19 | 2005-06-20 | 엘에스전선 주식회사 | 인쇄회로기판의 표면실장형 전기장치 및 이를 제조하는 방법 |
| JP2007141881A (ja) * | 2005-11-14 | 2007-06-07 | Oizumi Seisakusho:Kk | サーミスタの電極構造 |
| JP6365603B2 (ja) * | 2016-07-21 | 2018-08-01 | 三菱マテリアル株式会社 | サーミスタ素子及びその製造方法 |
| TWI742227B (zh) * | 2018-01-19 | 2021-10-11 | 日商三菱綜合材料股份有限公司 | 熱敏電阻元件及其製造方法 |
| JP2024030943A (ja) * | 2022-08-25 | 2024-03-07 | 三菱マテリアル株式会社 | サーミスタ素子及びその製造方法 |
-
1995
- 1995-12-28 JP JP34273295A patent/JP3661160B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10504638B2 (en) | 2015-12-18 | 2019-12-10 | Semitec Corporation | Thermistor and device using thermistor |
| WO2019139162A1 (ja) | 2018-01-15 | 2019-07-18 | 三菱マテリアル株式会社 | サーミスタ素子及びその製造方法 |
| KR20200105834A (ko) | 2018-01-15 | 2020-09-09 | 미쓰비시 마테리알 가부시키가이샤 | 서미스터 소자 및 그 제조 방법 |
| US11017924B2 (en) | 2018-01-15 | 2021-05-25 | Mitsubishi Materials Corporation | Thermistor element and method for manufacturing same |
| WO2019142367A1 (ja) | 2018-01-17 | 2019-07-25 | 三菱マテリアル株式会社 | サーミスタ素子及びその製造方法 |
| US11107611B2 (en) | 2018-01-17 | 2021-08-31 | Mitsubishi Materials Corporation | Thermistor element and method for producing same |
| JP2020136570A (ja) * | 2019-02-22 | 2020-08-31 | 三菱マテリアル株式会社 | サーミスタの製造方法 |
| US11763967B2 (en) | 2019-02-22 | 2023-09-19 | Mitsubishi Materials Corporation | Method of manufacturing thermistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186002A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992771A (en) | Chip resistor and method of manufacturing a chip resistor | |
| EP0829886A2 (en) | Chip resistor and a method of producing the same | |
| JPH11195505A (ja) | 厚膜抵抗体及びその製造方法 | |
| JP3661160B2 (ja) | サーミスタ | |
| JP4244466B2 (ja) | 導電性ペーストおよびそれを用いた半導体セラミック電子部品 | |
| US4953273A (en) | Process for applying conductive terminations to ceramic components | |
| JP2616515B2 (ja) | 厚膜抵抗体，厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路 | |
| JP3661159B2 (ja) | 高温用ガラス封止型サーミスタ | |
| KR100358302B1 (ko) | 부온도 계수 써미스터 | |
| JP2777206B2 (ja) | 厚膜抵抗器の製造方法 | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JP2670756B2 (ja) | チップ形ヒューズ抵抗器、及びその製造方法 | |
| JPH10193170A (ja) | 半田付け物品 | |
| JPH1074419A (ja) | チップ抵抗体の端子電極用導電性ペースト組成物 | |
| JP2531023B2 (ja) | 導電性ペ―スト | |
| JPS63187601A (ja) | 厚膜回路板およびその製法 | |
| JP2503974B2 (ja) | 導電性ペ−スト | |
| JP2760035B2 (ja) | 厚膜回路基板 | |
| JP3760359B2 (ja) | 半導体セラミックコンデンサ用導電性組成物および半導体セラミックコンデンサ | |
| JP2556410Y2 (ja) | 集合電子部品 | |
| JP2765237B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JPS63285906A (ja) | 積層セラミックバリスタ | |
| JPH03109794A (ja) | チップ部品実装電子回路 | |
| JP2000286144A (ja) | 積層チップ部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040910 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |