JP2002151306A - 電子部品およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 外部電極を形成する際に、サーミスタ特性の
ばらつきを抑制することができる電子部品およびその製
造方法を提供する。 【解決手段】 サーミスタ１０は、サーミスタ素体１の
上下面にセラミックス絶縁体層４−１、４−２を設けサ
ーミスタ素体１が外部へ露出することを防止することに
より、外部電極形成工程におけるサーミスタ素体１が電
解メッキ液と接触してエッチングされることを防いでい
る。またサーミスタ１０は、サーミスタ素体１の上下面
に内部電極２−１、２−２を配置しサーミスタ素体１と
セラミックス絶縁体層４−１、４−２とが直接接触する
部分を低減することにより、サーミスタ１０の焼成工程
におけるサーミスタ素体１の成分とセラミックス絶縁体
層４−１、４−２の成分との相互拡散を抑制している。
これらの構造とすることにより作製時のサーミスタ特性
のばらつきが低減でき、その特性に対する信頼性が向上
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子部品およびそ
の作製方法に関し、例えば、サーミスタ体層、絶縁体層
および内部電極層を有し、表面実装に適する電子部品お
よびその作製方法に関するものである。

【０００２】

【従来の技術】サーミスタは正または負の温度係数を有
する抵抗体素子であり、特に負の温度係数（ＮＴＣ：Ne
gative Temperature Coefficient）を有するＮＴＣサー
ミスタ（以下、単にサーミスタと略記する）は、各種電
子回路における温度補償用等の抵抗素子として広く利用
されている。

【０００３】このサーミスタをプリント基板上に表面実
装な構造とした一例として、図１４（ａ）〜図１４
（ｃ）の箱体状のサーミスタ１００を示す。図１４
（ａ）〜図１４（ｃ）は、サーミスタ１００の上断面図
（図１４（ｂ）のＢ−Ｂ断面）、横断面図（図１４
（ａ）のＡ−Ａ断面）、横断面図（図１４（ｂ）のＣ−
Ｃ断面）である。サーミスタ１００は、例えば、長辺が
１〜３ｍｍ程度、短辺が０．５〜１．５ｍｍ程度であ
り、電極を保護しやすく小型化に適するようにサーミス
タ素体１中に内部電極２が設置された箱体状のチップ型
構造となっている。

【０００４】サーミスタ１００には、図１４（ｂ）に示
すようにサーミスタ素体１の内部に、例えば左右一対の
電極からなる内部電極２−１、２−２が、サーミスタ素
体１の上下方向に離間して層状に配置され、内部電極２
−１、２−２は、サーミスタ素体１の左右両端部でそれ
ぞれ外部電極３−１、３−２と接続している。

【０００５】サーミスタ素体１は、例えば、Ｍｎ（マン
ガン）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ａｌ（アルミ
ニウム）、Ｃｕ（銅）、Ｃｒ（クロム）およびＮｉ（ニ
ッケル）などの金属酸化物の中から用途に適した３〜４
個を選択し、溶媒などと混合して作製したペースト状の
組成物をドクターブレード法などを用いてセラミックス
グリーンシートとし、焼成したものである。

【０００６】内部電極２−１、２−２は、Ａｇ−Ｐｄな
どの厚膜ペーストをサーミスタ素体１を構成するグリー
ンシート上にスクリーン印刷などにより塗布して、これ
をサーミスタ素体１とともに高温で焼成することにより
形成する。また外部電極３−１、３−２は、箱体状のサ
ーミスタ素体１の側端部から上下面に回り込むように、
例えば、Ａｇ−Ｐｄなどの厚膜ペーストを塗布し、サー
ミスタ素体１の側端部に露出した内部電極２−１、２−
２とそれぞれ接続させ、これをサーミスタ素体１ととも
に高温で焼成した後に、電解メッキにてＮｉメッキを行
い、さらにＮｉメッキの上にはんだメッキまたはＳｎメ
ッキを行うことにより形成される。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
箱体状のサーミスタ１００には、次のような問題点があ
る。すなわち、サーミスタ１００に外部電極３−１、３
−２を塗布しサーミスタ１００を焼成した後に外部電極
３−１、３−２を電解メッキによりＮｉメッキ処理する
工程において、メッキ液に浸浸されたサーミスタ素体１
は、電解メッキ処理中に発生する水素によりその表面部
がエッチングされ溶解される。その結果、サーミスタ１
００は、特性のばらつきが大きくなり、さらに抵抗値の
製造ロット間の変動値およびＢ定数の製造ロット間の変
動も大きくなり、特性の信頼性も著しく低下する。

【０００８】本発明は、上述の問題点を解決するために
なされたものであり、その目的は、電子部品の製造時に
おける電気的特性の変動を抑えることのできる電子部品
およびその作製方法を提供することである。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品は、以下の構成を有する。すなわ
ち、略直方体形状を有するサーミスタ体と、前記サーミ
スタ体の長手方向の四側面を覆う少なくとも前記サーミ
スタ体よりも高い比抵抗を有する絶縁層と、前記サーミ
スタ体の四側面のうち対向する二面と前記絶縁層との間
に配置された少なくとも一対の内部電極と、前記サーミ
スタ体の長手方向の両端面にそれぞれ形成され、前記二
つの内部電極それぞれと電気的に接続される二つの外部
電極と、を有することを特徴とする。

【００１０】また例えば、前記少なくとも一対の内部電
極は一対の内部電極からなり、該一対の内部電極は前記
サーミスタ素体の上面および下面に配置されていること
を特徴とする。

【００１１】また例えば、前記少なくとも一対の内部電
極は複数対の内部電極からなり、該複数対の内部電極の
うちの少なくとも二つの内部電極が前記サーミスタ素体
の四側面のうち対向する二面に配置されており、残りの
内部電極が前記サーミスタ体内または前記サーミスタ体
の四側面のうち対向する二面に配置されていることを特
徴とする。

【００１２】また例えば、前記サーミスタ体内には、前
記サーミスタ体を複数に分割するように配置されたサー
ミスタ体よりも高い比抵抗を有する絶縁層を更に有し、
前記絶縁層が前記サーミスタ体と接触する部分にも前記
内部電極が配置されていることを特徴とする。

【００１３】また例えば、前記絶縁層は、アルミナ、チ
タニア、シリカ、ジルコニア、ムライト、窒化珪素また
はそれらの複合体を用いて形成されることを特徴とす
る。

【００１４】また例えば、前記内部電極は、白金、パラ
ジウム、金、銀、銀−パラジウム合金のいずれかを用い
て形成されることを特徴とする。

【００１５】また例えば、前記サーミスタ体は、Ｍｎ、
Ｃｏ、Ｆｅ、Ａｌ、Ｃｕ、ＣｒまたはＮｉの金属酸化物
の中から選択された金属酸化物を複合して形成されるこ
とを特徴とする。

【００１６】上記目的を達成するために、本発明の電子
部品の作製方法は、以下の構成を有する。すなわち、略
直方体形状を有するサーミスタ体と、前記サーミスタ体
の長手方向の四側面を覆う少なくとも前記サーミスタ体
よりも高い比抵抗を有する絶縁層と、前記サーミスタ体
の四側面のうち対向する二面と前記絶縁層との間に配置
された少なくとも一対の内部電極と、前記サーミスタ体
の長手方向の両端面にそれぞれ形成され、前記二つの内
部電極それぞれと電気的に接続される二つの外部電極
と、を有する電子部品の作製方法であって、前記絶縁体
層を形成する第１の絶縁体層形成工程と、前記第１の絶
縁体層形成工程で形成した層の上に第１の内部電極を形
成する第１の内部電極形成工程と、前記第１の内部電極
形成工程で形成した層の上に前記サーミスタ体を形成す
るサーミスタ形成工程と、前記サーミスタ形成工程で形
成した層の上に第２の内部電極を形成する第２の内部電
極形成工程と、前記第２の内部電極形成工程で形成した
層の上に前記絶縁体層を形成する第２の絶縁体層形成工
程と、を有することを特徴とする。

【００１７】上記目的を達成するために、本発明の電子
部品の作製方法は、以下の構成を有する。すなわち、略
直方体形状を有するサーミスタ体と、前記サーミスタ体
の長手方向の四側面を覆う少なくとも前記サーミスタ体
よりも高い比抵抗を有する絶縁層と、前記サーミスタ体
の四側面のうち対向する二面と前記絶縁層との間に配置
された少なくとも一対の内部電極と、前記サーミスタ体
の長手方向の両端面にそれぞれ形成され、前記少なくと
も一対の内部電極それぞれと電気的に接続される二つの
外部電極と、を有する電子部品の作製方法であって、前
記サーミスタ体を形成するサーミスタ形成工程と、前記
サーミスタ体の四側面のうち対向する二面に少なくとも
一対の内部電極を形成する内部電極形成工程と、前記サ
ーミスタ体の長手方向の四側面を前記絶縁体層で被覆す
る絶縁体層形成工程と、前記絶縁体層で被覆された前記
サーミスタ体の内部電極に接続する外部電極を形成する
外部電極形成工程と、を有することを特徴とする。

【００１８】

【発明の実施の形態】上記サーミスタ製造時のＮｉメッ
キ処理工程におけるサーミスタ素体１のエッチング問題
を解決する例として、図１５（ａ）〜図１５（ｃ）に示
すサーミスタ２００が考えられる。図１５（ａ）〜図１
５（ｃ）は、サーミスタ２００の上断面図（図１５
（ｂ）のＢ−Ｂ断面）、横断面図（図１５（ａ）のＡ−
Ａ断面）、横断面図（図１５（ｂ）のＣ−Ｃ断面）であ
る。

【００１９】サーミスタ２００は、サーミスタ１００の
サーミスタ素体１の上下表面をセラミックス絶縁体層４
で被覆し、Ｎｉメッキ処理工程においてメッキ液にサー
ミスタ素体１を接触させないことによりメッキ処理工程
でのサーミスタ特性変動を改善するものである。

【００２０】図１６および図１７を用いて、サーミスタ
２００の作製方法を説明する。

【００２１】まずステップＳ２１０において、セラミッ
クス絶縁体層体のグリーンシート４−１、４−２、４−
３を所定の厚みになるように積層して、セラミックス絶
縁体層を形成する。次に、ステップＳ２２０において、
形成されたセラミックス絶縁体層の上にサーミスタペー
ストをスクリーン印刷などにより塗布するかサーミスタ
グリーンシートを用いて積層することによりサーミスタ
層１−１を形成する。

【００２２】次に、ステップＳ２３０において、形成さ
れたサーミスタ層１−１の上に第１の内部電極２−１を
スクリーン印刷などにより形成する。次に、ステップＳ
２４０において、形成された第１の内部電極層２−１の
上にさらにステップＳ２２０と同様の方法でサーミスタ
層１−２、１−３、１−４を形成する。

【００２３】次に、ステップＳ２５０において、形成さ
れたサーミスタ層１−４の上に第２の内部電極２−２を
スクリーン印刷などにより形成する。次に、ステップＳ
２６０において、形成された第２の内部電極層２−２の
上にサーミスタ層１−５をステップＳ２２０と同様の方
法で形成する。

【００２４】次に、ステップＳ２７０において、形成さ
れたサーミスタ層１−５の上にセラミックス絶縁体層グ
リーンシート４−４、４−５、４−６を積層して、セラ
ミックス絶縁体層を形成する。次に、ステップＳ２８０
において、形成された積層体を加熱してバインダー成分
を除去してから、ステップＳ２９０において、１０００
〜１４００℃で積層体を焼成することにより、図１５
（ｃ）に示すようにサーミスタ素体の長手方向の四側面
がセラミックス絶縁体層で被覆されたサーミスタ積層体
の焼結体を得る。

【００２５】次に、ステップＳ３００において、バレル
研磨などによりサーミスタ積層体の面取り加工を行って
から、サーミスタ積層体に外部電極３を形成する。

【００２６】外部電極３−１、３−２は、図１５に示す
ようにサーミスタ積層体の側端面から上下面に回り込む
ようにＡｇ−Ｐｄ等の厚膜ペーストを塗布し、側端面に
露出した内部電極２−１、２−２と接続させ焼成した後
に、サーミスタ積層体を電解層に浸浸して電解メッキ法
によりＮｉメッキを施してから、さらにハンダまたはＳ
ｎメッキを行うことにより形成する。

【００２７】このステップＳ３１０に示す外部電極３−
１、３−２において、電解層に浸浸されるサーミスタ積
層体２００の上下表面は、図１５に示すようにセラミッ
クス絶縁体層によって被覆されているため、図１４に示
するサーミスタ１００を作製する際のＮｉメッキ中に発
生する水素によりサーミスタ素体の表面部がエッチング
され溶解されることによるメッキ工程でのサーミスタ特
性の変動は防止することができる。

【００２８】しかしながら、図１５に示すセラミックス
絶縁体層４−１、４−２でサーミスタ素体１を被覆した
サーミスタ２００の作製時には以下の問題が発生する。
すなわち、図１６のステップＳ３９０における積層体の
焼成中にセラミックス絶縁体層層とサーミスタ層の各成
分が相互拡散することにより、サーミスタ層の組成が変
化する。その結果、サーミスタの特性の変動および異な
る製造ロット間におけるサーミスタの抵抗値やＢ定数の
ばらつきが大きくなる。

【００２９】以下に、図面を参照して、本発明の好適な
実施の形態である積層型のサーミスタ（以下、単にサー
ミスタと称す）およびその作製方法を詳細に説明する。

【００３０】なお、本実施の形態に記載されているサー
ミスタを作製する際に使用する各種組成物の組成比や混
合比あるいはサーミスタの構造などは、一例であり、特
に記載がない限りは、この発明の範囲をそれらのみに限
定する趣旨のものではなく、作製するサーミスタの特性
や仕様に応じて決定されるものである。

【００３１】［サーミスタ１０の構造］まず、図１
（ａ）〜図１（ｃ）を用いて、サーミスタ１０の構造の
特徴について説明する。

【００３２】図１（ａ）は、サーミスタ１０の上断面図
（図１（ｂ）のＢ_１−Ｂ_２−Ｂ_３−Ｂ_４断面）、図１
（ｂ）は、横断面図（図１（ａ）のＡ−Ａ断面）、図１
（ｃ）は、横断面図（図１（ｂ）のＣ−Ｃ断面）であ
る。また、１はサーミスタ素体、２−１、２−２は内部
電極、３−１、３−２は外部電極、４−１、４−２はセ
ラミックス絶縁体層もしくはサーミスタ素体の比抵抗に
対して高比抵抗を有する層（以下単にセラミックス絶縁
体層と称す）である。

【００３３】サーミスタ１０の構造は、図１（ａ）〜図
１（ｃ）に示されるように、サーミスタ素体１の側面お
よび上下面をセラミックス絶縁体層４−１、４−２が被
覆する構造となっており、この構造をとることによりサ
ーミスタ素体１が外部へ露出することを防止し、外部電
極形成工程におけるサーミスタ素体１が電解メッキ液と
接触してエッチングされることによるサーミスタ特性の
変動を防止している。

【００３４】また図１（ｂ）に示すようにサーミスタ素
体１とセラミックス絶縁体層４−１、４−２との界面
（すなわちサーミスタ素体１の上下面）には、内部電極
２−１、２−２が配置された構造となっており、サーミ
スタ素体１がセラミックス絶縁体層４−１、４−２と直
接接触する部分を低減する構造となっている。この構造
をとることにより、サーミスタ１０の焼成工程において
サーミスタ素体１とセラミックス絶縁体層４−１、４−
２とが直接接触した場合に生じる接触界面からのサーミ
スタ素体１の成分とセラミックス絶縁体層４−１、４−
２との成分との相互拡散の割合を低減することができ
る。

【００３５】上述のようにサーミスタ素体を被覆するセ
ラミックス絶縁体層およびサーミスタ素体とセラミック
ス絶縁体層の接触する界面に所定形状の１対の内部電極
を配置するとするサーミスタ１０構造とすることによ
り、サーミスタ焼成時や外部電極形成時におけるサーミ
スタ特性の変動を低減することができる。

【００３６】［サーミスタ１０の作製］次に、図２およ
び図３を参照して、サーミスタ１０の作製方法の一例に
ついて以下説明する。

【００３７】まずステップＳ１０において、セラミック
ス絶縁体層のグリーンシート４−１−１、４−１−２、
４−１−３を所定の厚みになるように積層して、セラミ
ックス絶縁体層４−１を形成する。ここで、セラミック
ス絶縁体層のグリーンシートは、アルミナ、チタニア、
シリカ、ジルコニア、ムライト、窒化珪素などの単体ま
たはそれらの複合体、例えば、アルミナ−シリカ、チタ
ニア−シリカ、ジルコニア−シリカなどを用いて形成さ
れる。

【００３８】次に、ステップＳ２０において、形成され
たセラミックス絶縁体層４−１の上に図２に示す形状の
第１の内部電極２−１をスクリーン印刷などにより所定
の厚みになるように形成する。ここで、内部電極は、白
金、パラジウム、金、銀、銀−パラジウム合金などの金
属を含む内部電極ペーストを用いて形成される。

【００３９】次に、ステップＳ３０において、形成され
た第１の内部電極２−１の上にさらにサーミスタペース
トをスクリーン印刷などにより塗布するかサーミスタグ
リーンシートを用いて積層することにより、図２に示す
形状のサーミスタ層１−１、１−２、１−３を形成す
る。この積層数は、作製するサーミスタの特性や仕様に
応じて決定される。ここで、サーミスタペーストは、Ｍ
ｎ、Ｃｏ、Ｆｅ、Ａｌ、Ｃｕ、ＣｒまたはＮｉなどの金
属酸化物の中から仕様によって選択された例えば３〜４
の金属酸化物を複合して形成される。

【００４０】次に、ステップＳ４０において、形成され
たサーミスタ１−３の上にさらに図２に示す形状の第２
の内部電極２−２を上述の内部電極ペーストを用いスク
リーン印刷などにより所定の厚みになるように形成す
る。

【００４１】次に、ステップＳ５０において、形成され
た第２の内部電極層２−２の上に上述のセラミックス絶
縁体層のグリーンシート４−２−１、４−２−２、４−
２−３をステップＳ１０で説明したのと同様の方法で形
成する。

【００４２】次に、ステップＳ６０において、形成され
た積層体を加熱してバインダー成分を除去してから、ス
テップＳ７０において、１０００〜１４００℃で積層体
を焼成することにより、図１（ｃ）に示すようにサーミ
スタ素体の長手方向の四側面がセラミックス絶縁体層で
被覆されたサーミスタ積層体の焼結体を得る。

【００４３】なお、ステップＳ７０における積層体の焼
成中において、上述のようにセラミックス絶縁体層４−
２−１、４−１−３とサーミスタ層１は、それらの大部
分が第１または第２の内部電極層２−１、２−２を介し
て接触しており、セラミックス絶縁体層４−２−１、４
−１−３とサーミスタ層１とが直接接触している部分は
少ない。その結果、両成分の焼成中における相互拡散に
基づくサーミスタ層１の組成変化を低減することがで
き、セラミックス絶縁体層の成分がサーミスタ層１に混
入することによるサーミスタ特性の変動を低減すること
ができる。

【００４４】次に、ステップＳ８０において、バレル研
磨などによりサーミスタ積層体の面取り加工を行ってか
ら、サーミスタ積層体に外部電極３を形成する。

【００４５】外部電極３−１、３−２は、図１に示すよ
うにサーミスタ積層体の側端面から上下面に回り込むよ
うにＡｇーＰｄ等の厚膜ペーストを塗布し、側端面に露
出した内部電極２−１、２−２と接続させ焼成した後
に、サーミスタ積層体を電解層に浸浸して電解メッキ法
によりＮｉメッキを施してから、さらにハンダまたはＳ
ｎメッキを行うことにより形成する。

【００４６】なお、ステップＳ８０に示す外部電極３−
１、３−２の形成において、電解層に浸浸されるサーミ
スタ積層体１０は、図１に示すようにセラミックス絶縁
体層体層４−１、４−２などによって被覆されているた
め、上述のように図２に示するサーミスタ１０を作製す
る際のＮｉメッキ中に発生する水素によりサーミスタ素
体の表面部がエッチングされ溶解されることによるサー
ミスタ特性の変動は防止することができる。

【００４７】［サーミスタ１０の諸特性］次に、図４〜
図６を用いて、図２および図３に示す作製方法で作製し
たサーミスタ１０の諸特性について説明する。なおサー
ミスタ１０の諸特性は、図１５に示す従来法の改良によ
り作製された（以下、従来法２と称す）サーミスタ２０
０の諸特性と比較する。

【００４８】［抵抗値のばらつき］図４（ａ）および図
４（ｂ）は、作製した１００個のサーミスタ１０および
サーミスタ２００における同一作製ロット内での抵抗値
のばらつきを調べたものである。また、各縦軸は、測定
された抵抗値の平均値をＲ_０、各抵抗値をＲとしたとき
の測定された各抵抗値を（Ｒ−Ｒ_０）／Ｒで示したもの
であり、横軸は各抵抗値を有する数（ｍ）の全体数
（Ｎ）に対する割合（ｍ／Ｎ、すなわち各抵抗値を有す
る頻度）を示したものである。

【００４９】図４（ａ）と図４（ｂ）を比較すると、本
実施の形態の方法で作製した図４（ｂ）では、測定され
た各抵抗値（（Ｒ−Ｒ_０）／Ｒ）は、目標とする平均値
を有するものが多く、また目標値の抵抗値から外れたも
のでも±３％以内に収まっいる。これに対して、従来法
２で作製した図４（ａ）では、測定された各抵抗値
（（Ｒ−Ｒ_０）／Ｒ）は、目標とする平均値を有するも
のが少なく、また目標値の抵抗値から外れたものは、±
５％までの広範囲に存在することがわかった。

【００５０】サーミスタ１０がサーミスタ２００に比べ
て抵抗値のばらつきを低く抑えられることは、サーミス
タ１０がサーミスタ焼成時におけるセラミックス絶縁体
層の成分４−１、４−２がサーミスタ層１に混入するの
を内部電極層２−１、２−２を用いて低減していること
を示しており、セラミックス絶縁体層４−２−１、４−
１−３とサーミスタ層１との接触する部分を内部電極層
２−１、２−２を用いて減少させることが抵抗値のばら
つきの改善に有効であることを示している。

【００５１】［抵抗値のロット間のばらつき］次に、図
５（ａ）および図５（ｂ）を用いて、抵抗値のロット間
のばらつきについて説明する。図５（ａ）および図５
（ｂ）は、サーミスタ１０およびサーミスタ２００にお
ける異なる作製ロット（１１回作製）内での抵抗値のば
らつきを調べたものであり、各ロットにおける抵抗値
は、各ロットで作製した１００個の各サーミスタが示す
抵抗値の平均値である。

【００５２】各縦軸は、作製したサーミスタの目標抵抗
値（Ｒ）に対して作製した抵抗値の各ロットごとの平均
値を示したものであり、横軸は各ロット番号をを示した
ものである。なお、縦軸には抵抗値の管理上限（Ｒ＋Δ
Ｒ）および管理下限（Ｒ−ΔＲ）を記入してある。また
ΔＲは任意の値をとることができるが、ここでは目標抵
抗値（Ｒ）の３％とした。

【００５３】図５（ａ）と図５（ｂ）を比較すると、従
来法２で作製した図５（ａ）では、測定された各ロット
ごとの平均の抵抗値（Ｒ）は、管理上限（Ｒ＋ΔＲ）と
管理下限（Ｒ−ΔＲ）の範囲から外れるものや管理上限
と管理下限の範囲にあるものの管理上限や管理下限に近
いものも多く、ロット間でのばらつきが大きいことがわ
かる。

【００５４】これに対して、本実施形態の方法で作製し
た図５（ｂ）では、測定された各ロットごとの平均の抵
抗値（Ｒ）は、管理上限（Ｒ＋ΔＲ）と管理下限（Ｒ−
ΔＲ）の範囲にあり、しかも目標値に近いものが多く管
理上限や管理下限に近いものが少なく、ロット間でのば
らつきが小さいいことがわかる。

【００５５】サーミスタ１０がサーミスタ２００に比べ
て抵抗値のロット間のばらつきを低く抑えられること
は、サーミスタ１０がサーミスタ焼成時におけるセラミ
ックス絶縁体層の成分４−１、４−２がサーミスタ層１
に混入するのを内部電極層２−１、２−２を用いて低減
していることを示しており、セラミックス絶縁体層４−
２−１、４−１−３とサーミスタ層１との接触する部分
を内部電極層２−１、２−２を用いて減少させることが
抵抗値のロット間のばらつきの改善においても有効であ
ることを示している。

【００５６】［Ｂ定数のロット間のばらつき］次に、図
６（ａ）および図６（ｂ）を用いて、Ｂ定数のロット間
のばらつきについて説明する。図６（ａ）および図６
（ｂ）は、サーミスタ１０およびサーミスタ２００にお
ける異なる作製ロット（１１回作製）内でのＢ定数のば
らつきを調べたものであり、各ロットにおけるＢ定数
は、各ロットで作製した１００個の各サーミスタが示す
Ｂ定数の平均値である。

【００５７】各縦軸は、作製したサーミスタのＢ定数に
対して作製したＢ定数の各ロットごとの平均値を示した
ものであり、横軸は各ロット番号を示したものである。
なお、縦軸にはＢ定数の管理上限（Ｂ＋ΔＢ）および管
理下限（Ｂ−ΔＢ）を記入してある。またΔＢは任意の
値をとることができるが、ここでは目標Ｂ定数（Ｂ）の
１％とした。

【００５８】図６（ａ）と図６（ｂ）を比較すると、従
来法２で作製した図６（ａ）では、測定された各ロット
ごとの平均のＢ定数（Ｂ）は、管理上限（Ｂ＋ΔＢ）と
管理下限（Ｂ−ΔＢ）の範囲から外れるものや管理上限
と管理下限の範囲にあるものの管理上限や管理下限に近
いものも多く、ロット間でのばらつきが大きいことがわ
かる。

【００５９】これに対して、本実施形態の方法で作製し
た図６（ｂ）では、測定された各ロットごとの平均のＢ
定数（Ｂ）は、管理上限（Ｂ＋ΔＢ）と管理下限（Ｂ−
ΔＢ）の範囲にあり、しかも目標値に近いものが多く管
理上限や管理下限に近いものが少なく、ロット間でのば
らつきが小さいいことがわかる。

【００６０】サーミスタ１０がサーミスタ２００に比べ
てＢ定数のロット間のばらつきを低く抑えられること
は、サーミスタ１０がサーミスタ焼成時におけるセラミ
ックス絶縁体層の成分４−１、４−２がサーミスタ層１
に混入するのを内部電極層２−１、２−２を用いて低減
していることを示しており、セラミックス絶縁体層４−
２−１、４−１−３とサーミスタ層１との接触する部分
を内部電極層２−１、２−２を用いて減少させることが
Ｂ定数のロット間のばらつきの改善においても有効であ
ることを示している。

【００６１】以上説明したように、本実施形態の構造を
有するサーミスタを作製することにより、従来作製され
ていたサーミスタに比べて抵抗値のばらつきを小さく抑
えることができ、さらに抵抗値のロット間の変動やＢ定
数のロット間の変動を抑えることができる。

【００６２】なおサーミスタ１０の作製方法は、上記説
明した方法に限定されるものではないのはいうまでもな
い。例えば、上述の積層方法などを用いて予めサーミス
タ層１を作製し、次に作製したサーミスタ層１の上下面
に電気的に絶縁された状態となるように少なくとも１対
の内部電極を形成し、さらに上記内部電極が形成されて
いるサーミスタ層１の周囲を被覆するように絶縁層を形
成し、最後にそれぞれの内部電極と接続する１対の外部
武電極を形成しても良い。

【００６３】［他の実施形態］次に、図７〜図１０を用
いて、本発明の他の実施形態であるサーミスタ２０〜サ
ーミスタ７０について説明する。 ［サーミスタ２０の構造、作製方法、サーミスタ特性］
まず、図７（ａ）および図７（ｂ）を用いて、サーミス
タ２０の構造の特徴について説明する。図７（ａ）は、
サーミスタ２０の上断面図（図７（ｂ）のＢ_１−Ｂ_２−
Ｂ_３−Ｂ_４−Ｂ_５−Ｂ_６断面）、図７（ｂ）は、横断面
図（図７（ａ）のＡ−Ａ断面）である。また、１はサー
ミスタ素体、２−１−１、２−１−２、２−２−１、２
−２−２は内部電極、３−１、３−２は外部電極、４−
１、４−２はセラミックス絶縁体層もしくはサーミスタ
素体の比抵抗に対して高比抵抗を有する層（以下単にセ
ラミックス絶縁体層と称す）である。

【００６４】サーミスタ２０の第１の特徴は、図７
（ａ）および図７（ｂ）に示されるように、サーミスタ
素体１の側面および上下面をセラミックス絶縁体層４−
１、４−２を被覆する構造とすることでサーミスタ素体
１が外部へ露出することを防止し、外部電極形成工程に
おけるサーミスタ素体１が電解メッキ液と接触してエッ
チングされることによる特性変動を防止した点である。

【００６５】また第２の特徴は、サーミスタ素体１とセ
ラミックス絶縁体層４−１、４−２との界面であるサー
ミスタ素体１の上下面に２対の内部電極２−１−１、２
−１−２、２−２−１、２−２−２を配置することによ
り、サーミスタ素体１がセラミックス絶縁体層４−１、
４−２と直接接触する部分を低減する構造とした点であ
る。この構造をとることにより、前述のサーミスタ１０
で説明したのと同様に焼成工程におけるサーミスタ素体
１とセラミックス絶縁体層４−１、４−２との接触界面
からのサーミスタ素体成分とセラミックス絶縁体層成分
の相互拡散量を低減できる。

【００６６】これら第１及び第２の構造を有するサーミ
スタ２０を用いることにより、上述のサーミスタ作製時
におけるサーミスタ特性のばらつきを低減できる。なお
サーミスタ２０の作製時におけるサーミスタ特性のばら
つきを低減させる機能は、サーミスタ１０と同じであ
り、両者の違いは、上述のようにサーミスタ素体とセラ
ミックス絶縁体層との接触界面を低減するために用いる
内部電極の構造のみである。

【００６７】すなわち、サーミスタ１０では、１対の内
部電極２−１、２−２を用いて、サーミスタ素体１とセ
ラミックス絶縁体層４−１、４−２との接触部分を低減
するのに対して、サーミスタ２０では、２対の内部電極
２−１−１、２−１−２および内部電極２−２−１、２
−２−２を用いている。しかし、両者における内部電極
を用いて低減されるサーミスタ素体１とセラミックス絶
縁体層４−１、４−２との接触部分の面積は、ほぼ同じ
であり、焼成工程におけるサーミスタ素体成分とセラミ
ックス絶縁体層成分の相互拡散量は、それらの接触面積
に比例する。したがって、サーミスタ２０の作製時にお
けるサーミスタ特性低下を低減する機能は、サーミスタ
１０と同じである。

【００６８】次に、サーミスタ２０の作製方法について
説明する。ただし、サーミスタ２０の作製方法および使
用する原料は、前述のサーミスタ１０の作製方法と類似
しているので、以下の説明ではサーミスタ１０の作製方
法および使用する原料について説明した重複する点の説
明は省略し異なる点についてのみ説明する。

【００６９】サーミスタ２０の作製方法がサーミスタ１
０の作製方法と異なる点は、図２に示すステップＳ２０
およびステップＳ４０に示す第１および第２の電極形成
工程のみである。サーミスタ２０を作製する場合には、
ステップＳ２０において第１の電極形状に換えて図７に
示す内部電極２−１−１、２−１−２をスクリーン印刷
などにより形成し、ステップＳ４０において第２の電極
形状に換えて図７に示す内部電極２−１−１、２−１−
２をスクリーン印刷などにより形成すればよい。

【００７０】このようにして作製したサーミスタ２０に
ついてサーミスタ特性を測定したところ、図は省略する
が、図４〜図６で説明したサーミスタ１０の抵抗値のば
らつき、抵抗値のロット間の変動、Ｂ定数のロット間の
変動、のサーミスタ特性とほぼ同様の特性を示した。こ
のことから、サーミスタ２０は、サーミスタ１０と同様
の特性を有し、また従来法２のサーミスタ特性を改善す
ることができる。

【００７１】［サーミスタ３０の構造、作製方法、サー
ミスタ特性］次に、図８を用いて、サーミスタ３０の構
造の特徴について説明する。図８は、サーミスタ３０の
横断面図（図１（ｂ）のＡ−Ａ断面に相当する位置から
サーミスタ３０を見た図）である。また、１はサーミス
タ素体、２−１、２−２、２−３、２−４は内部電極、
３−１、３−２は外部電極、４−１、４−２はセラミッ
クス絶縁体層もしくはサーミスタ素体の比抵抗に対して
高比抵抗を有する層（以下単にセラミックス絶縁体層と
称す）である。

【００７２】サーミスタ３０の第１の特徴は、サーミス
タ素体１の側面および上下面をセラミックス絶縁体層４
−１、４−２を被覆する構造とすることでサーミスタ素
体１が外部へ露出することを防止し、外部電極形成工程
におけるサーミスタ素体１が電解メッキ液と接触してエ
ッチングされることによる特性変動を防止した点であ
る。

【００７３】第２の特徴は、サーミスタ素体１とセラミ
ックス絶縁体層４−１、４−２との界面であるサーミス
タ素体１の上下面に２対の内部電極２−１、２−４を配
置することにより、サーミスタ素体１がセラミックス絶
縁体層４−１、４−２と直接接触する部分を低減する構
造とした点である。この構造をとることにより、前述の
サーミスタ１０で説明したのと同様に焼成工程における
サーミスタ素体１とセラミックス絶縁体層４−１、４−
２との接触界面からのサーミスタ素体成分とセラミック
ス絶縁体層成分の相互拡散量を低減できる。

【００７４】第３の特徴は、サーミスタ素体１中にも１
対の内部電極２−２、２−３を配置することにより、内
部電極の積層数を図１に示すサーミスタ１０に比べ増加
させた構造とした点である。この構造をとることによ
り、図１に示すサーミスタ１０に比べさらに低い抵抗値
を有するサーミスタ特性を得ることができる。

【００７５】これら第１〜第３の構造を有するサーミス
タ３０を用いることにより、上述のサーミスタ作製時に
おけるサーミスタ特性低下を低減でき、また低い抵抗値
を有するサーミスタ特性を得ることができる。

【００７６】なおサーミスタ３０の作製時におけるサー
ミスタ特性のばらつきを低減させる機能は、サーミスタ
１０と同じであり、その説明は重複するのでここでの説
明は省略する。

【００７７】次に、サーミスタ３０の作製方法について
図３を用いて説明する。ただし、サーミスタ３０とサー
ミスタ１０との違いは、上述のようにサーミスタ素体中
にも内部電極が挿入された点のみであり、サーミスタ３
０の作製方法は、前述のサーミスタ１０の作製方法と類
似している。また使用する原料は同じである。そこで、
サーミスタ１０の作製方法で説明した重複する点の説明
は省略し異なる点についてのみ説明する。

【００７８】サーミスタ２０の作製方法がサーミスタ１
０の作製方法と異なる点は、図３に示すステップＳ２０
とステップＳ３０の工程を３度繰り返す点である。

【００７９】すなわち、ステップＳ２０において第１の
電極形成工程で図８に示す所定形状の内部電極２−４を
スクリーン印刷などにより形成し、ステップＳ３０にお
いてサーミスタ層の形成工程をしてから、ステップＳ２
０に戻って第１の電極形成工程で図８に示す所定形状の
内部電極２−３をスクリーン印刷などにより形成し、続
いてステップＳ３０においてサーミスタ層の形成工程を
し、さらにステップＳ２０に戻って第１の電極形成工程
で図８に示す所定形状の内部電極２−２をスクリーン印
刷などにより形成し続いてステップＳ３０においてサー
ミスタ層の形成工程する。

【００８０】この後で、ステップＳ４０に進み第２の電
極形成工程で図８に示す所定形状の内部電極２−１をス
クリーン印刷などにより形成すればよい。

【００８１】このようにして作製したサーミスタ３０に
ついてサーミスタ特性を測定したところ、図は省略する
が、図４〜図６で説明したサーミスタ１０の抵抗値のば
らつき、抵抗値のロット間の変動、Ｂ定数のロット間の
変動、のサーミスタ特性とほぼ同様の特性を示した。ま
たサーミスタ３０の抵抗値は、サーミスタ１０に比べ低
下した。このことから、サーミスタ３０を用いても従来
法２のサーミスタ特性のばらつきを改善することができ
る。

【００８２】［サーミスタ４０の構造、作製方法、サー
ミスタ特性］次に、図９を用いて、サーミスタ４０の構
造の特徴について説明する。図９は、サーミスタ４０の
横断面図（図１（ｂ）のＡ−Ａ断面に相当する位置から
サーミスタ４０を見た図）である。また、１はサーミス
タ素体、２−１−１〜２−３−２は内部電極、３−１、
３−２は外部電極、４−１、４−２はセラミックス絶縁
体層もしくはサーミスタ素体の比抵抗に対して高比抵抗
を有する層（以下単にセラミックス絶縁体層と称す）で
ある。

【００８３】サーミスタ３０の第１の特徴は、サーミス
タ素体１の側面および上下面をセラミックス絶縁体層４
−１、４−２を被覆する構造とすることでサーミスタ素
体１が外部へ露出することを防止し、外部電極形成工程
におけるサーミスタ素体１が電解メッキ液と接触してエ
ッチングされることによる特性変動を防止した点であ
る。

【００８４】第２の特徴は、サーミスタ素体１とセラミ
ックス絶縁体層４−１、４−２との界面であるサーミス
タ素体１の上下面に２対の内部電極２−１−１、２−１
−２、２−３−１、２−３−２を配置することにより、
サーミスタ素体１がセラミックス絶縁体層４−１、４−
２と直接接触する部分を低減する構造とした点である。
この構造をとることにより、前述のサーミスタ１０で説
明したのと同様に焼成工程におけるサーミスタ素体１と
セラミックス絶縁体層４−１、４−２との接触界面から
のサーミスタ素体成分とセラミックス絶縁体層成分の相
互拡散量を低減できる。

【００８５】第３の特徴は、サーミスタ素体１中にも１
対の内部電極２−２−１、２−２−２を配置することに
より、内部電極の積層数を図１に示すサーミスタ１０に
比べ増加させた構造とした点である。この構造をとるこ
とにより、図１に示すサーミスタ１０に比べさらに低い
抵抗値を有するサーミスタ特性を得ることができる。

【００８６】これら第１〜第３の構造を有するサーミス
タ４０を用いることにより、上述のサーミスタ作製時に
おけるサーミスタ特性低下を低減でき、また低い抵抗値
を有するサーミスタ特性を得ることができる。

【００８７】なおサーミスタ４０の作製時におけるサー
ミスタ特性のばらつきを低減する機能は、サーミスタ１
０と同じであり、その説明は重複するのでここでの説明
は省略する。

【００８８】次に、サーミスタ４０の作製方法について
図３を用いて説明する。ただし、サーミスタ４０とサー
ミスタ１０との違いは、上述のようにサーミスタ素体中
にも内部電極が挿入された点のみであり、サーミスタ４
０の作製方法は、前述のサーミスタ１０の作製方法と類
似している。また使用する原料は同じである。そこで、
サーミスタ１０の作製方法で説明した重複する点の説明
は省略し異なる点についてのみ以下に説明する。

【００８９】サーミスタ４０の作製方法がサーミスタ１
０の作製方法と異なる点は、図３に示すステップＳ２０
とステップＳ３０の工程を２度繰り返す点である。

【００９０】すなわち、ステップＳ２０において第１の
電極形成工程で図９に示す所定形状の内部電極２−３−
１、２−３−２をスクリーン印刷などにより形成し、ス
テップＳ３０においてサーミスタ層の形成工程をしてか
ら、ステップＳ２０に戻って第１の電極形成工程で図８
に示す所定形状の内部電極２−２−１、２−２−２をス
クリーン印刷などにより形成し、続いてステップＳ３０
においてサーミスタ層を形成する。

【００９１】この後で、ステップＳ４０に進み第２の電
極形成工程で図８に示す所定形状の内部電極２−１−
１、２−１−２をスクリーン印刷などにより形成すれば
よい。

【００９２】このようにして作製したサーミスタ４０に
ついてサーミスタ特性を測定したところ、図は省略する
が、図４〜図６で説明したサーミスタ１０の抵抗値のば
らつき、抵抗値のロット間の変動、Ｂ定数のロット間の
変動、のサーミスタ特性とほぼ同様の特性を示した。ま
たサーミスタ４０の抵抗値は、サーミスタ１０に比べ低
下した。このことから、サーミスタ４０を用いても従来
法２のサーミスタ特性のばらつきを改善することができ
る。

【００９３】［サーミスタ５０および６０の構造、作製
方法、サーミスタ特性］次に、図１０（ａ）および図１
０（ｂ）および図１１を用いて、サーミスタ５０および
サーミスタ６０の構造の特徴について説明する。

【００９４】図１０（ａ）は、サーミスタ５０の横断面
図（図１（ｂ）のＡ−Ａ断面に相当する位置からサーミ
スタ５０を見た図）、図１０（ｂ）は、横断面図（図１
０（ａ）のＣ−Ｃ断面）であり、図１１は、サーミスタ
６０の横断面図（図１（ｂ）のＡ−Ａ断面に相当する位
置からサーミスタ５０を見た図）である。

【００９５】サーミスタ５０において、１−１、１−２
は、サーミスタ素体、２−１〜２−４は内部電極、３−
１、３−２は外部電極、４−１、４−２、４−３はセラ
ミックス絶縁体層もしくはサーミスタ素体の比抵抗に対
して高比抵抗を有する層（以下単にセラミックス絶縁体
層と称す）である。また、サーミスタ６０において、１
−１、１−２は、サーミスタ素体、２−１−１〜２−４
は内部電極、３−１、３−２は外部電極、４−１、４−
２、４−３はセラミックス絶縁体層である。

【００９６】サーミスタ５０およびサーミスタ６０の第
１の特徴は、サーミスタ素体１の側面および上下面をセ
ラミックス絶縁体層４−１、４−３を被覆する構造とす
ることでサーミスタ素体１が外部へ露出することを防止
し、外部電極形成工程におけるサーミスタ素体１−１、
１−２が電解メッキ液と接触してエッチングされること
による特性変動を防止した点である。

【００９７】第２の特徴は、図１０または図１１に示す
ようにサーミスタ素体中に内部電極およびセラミックス
絶縁体層を配置することにより、内部電極の積層数を図
１に示すサーミスタ１０に比べ増加させた構造とした点
である。この構造をとることにより、図１に示すサーミ
スタ１０に比べさらに低い抵抗値を有するサーミスタ特
性を得ることができる。

【００９８】第３の特徴は、図１０または図１１に示す
ようにサーミスタ素体１−１、１−２とセラミックス絶
縁体層４−１、４−２、４−３との接触面に内部電極２
−１−１〜２−４−２または内部電極２−１〜２−４を
配置することにより、サーミスタ素体１−１、１−２が
セラミックス絶縁体層４−１、４−２と直接接触する部
分を低減する構造とした点である。この構造をとること
により、前述のサーミスタ１０で説明したのと同様に焼
成工程におけるサーミスタ素体１−１、１−２とセラミ
ックス絶縁体層４−１、４−２との接触界面からのサー
ミスタ素体成分とセラミックス絶縁体層成分の相互拡散
量を低減できる。

【００９９】これら第１〜第３の構造を有するサーミス
タ４０を用いることにより、サーミスタ作製時における
サーミスタ特性のばらつきを低減でき、また低い抵抗値
を有するサーミスタ特性を得ることができる。

【０１００】なおサーミスタ５０およびサーミスタ６０
作製時におけるサーミスタ特性低下を低減する機能は、
サーミスタ１０の機能と同じであり、その説明は重複す
るのでここでの説明は省略する。

【０１０１】次に、サーミスタ５０およびサーミスタ６
０の作製方法について図３を用いて説明する。ただし、
サーミスタ５０およびサーミスタ６０の作製方法は、前
述のサーミスタ１０の作製方法と類似している。また使
用する原料は同じである。そこで、サーミスタ１０の作
製方法で説明した重複する点の説明は省略し異なる点に
ついてのみ以下説明する。

【０１０２】サーミスタ５０およびサーミスタ６０の作
製方法がサーミスタ１０の作製方法と異なる点は、図３
に示すステップＳ１０〜ステップＳ４０の工程を２度繰
り返す点である。

【０１０３】すなわち、ステップＳ１０でセラミックス
絶縁体層体のグリーンシート４−１−１、４−１−２、
４−１−３を所定の厚みになるように積層して、セラミ
ックス絶縁体層体層４−１を形成し、次に、ステップＳ
２０の第１の電極形成工程で図９または図１０に示す所
定形状の内部電極をスクリーン印刷などにより形成し、
さらにステップＳ３０においてサーミスタ層を形成し、
ステップＳ４０の第２の電極形成工程で図９または図１
０に示す所定形状の内部電極をスクリーン印刷などによ
り形成してからステップＳ１０に戻り、再度ステップＳ
１０〜ステップＳ４０の工程を繰り返してからステップ
Ｓ５０に進む。

【０１０４】このようにして作製したサーミスタ５０お
よびサーミスタ６０についてサーミスタ特性を測定した
ところ、図は省略するが、図４〜図６で説明したサーミ
スタ１０の抵抗値のばらつき、抵抗値のロット間の変
動、Ｂ定数のロット間の変動、のサーミスタ特性とほぼ
同様の特性を示した。またサーミスタ５０およびサーミ
スタ６０の抵抗値は、サーミスタ１０に比べ低下した。
このことから、サーミスタ５０およびサーミスタ６０を
用いても従来法２のサーミスタ特性のばらつきを改善す
ることができる。

【０１０５】［サーミスタ７０および８０の構造、作製
方法、サーミスタ特性］次に、図１２および図１３を用
いて、サーミスタ７０およびサーミスタ８０の構造の特
徴について説明する。

【０１０６】図１２は、サーミスタ７０の横断面図（図
１（ｂ）のＡ−Ａ断面に相当する位置からサーミスタ７
０を見た図）であり、図１３は、サーミスタ８０の横断
面図（図１（ｂ）のＡ−Ａ断面に相当する位置からサー
ミスタ８０を見た図）である。

【０１０７】サーミスタ７０において、１−１、１−２
は、サーミスタ素体、２−１〜２−８は内部電極、３−
１、３−２は外部電極、４−１、４−２、４−３はセラ
ミックス絶縁体層である。また、サーミスタ８０におい
て、１−１、１−２は、サーミスタ素体、２−１−１〜
２−６−２は内部電極、３−１、３−２は外部電極、４
−１、４−２、４−３はセラミックス絶縁体層もしくは
サーミスタ素体の比抵抗に対して高比抵抗を有する層
（以下単にセラミックス絶縁体層と称す）である。

【０１０８】サーミスタ７０およびサーミスタ８０の第
１の特徴は、サーミスタ素体１の側面および上下面をセ
ラミックス絶縁体層４−１、４−３を被覆する構造とす
ることでサーミスタ素体１が外部へ露出することを防止
し、外部電極形成工程におけるサーミスタ素体１−１、
１−２が電解メッキ液と接触してエッチングされること
による特性変動を防止した点である。

【０１０９】第２の特徴は、図１２または図１３に示す
ようにサーミスタ素体中に内部電極およびセラミックス
絶縁体層を配置することにより、内部電極の積層数を図
１０または図１１に示すサーミスタ１０に比べ増加させ
た構造とした点である。この構造をとることにより、サ
ーミスタ５０またはサーミスタ６０に比べさらに低い抵
抗値を有するサーミスタ特性を得ることができる。

【０１１０】第３の特徴は、図１２または図１３に示す
ようにサーミスタ素体１−１、１−２とセラミックス絶
縁体層４−１、４−２、４−３との接触面に内部電極２
−１、２−４、２−５、２−８または内部電極２−１−
１、２−１−２、２−３−１、２−３−２、２−４−
１、２−４−２、２−６−１、２−６−２を配置するこ
とにより、サーミスタ素体１−１、１−２がセラミック
ス絶縁体層４−１、４−２、４−３と直接接触する部分
を低減する構造とした点である。この構造をとることに
より、前述のサーミスタ１０で説明したのと同様に焼成
工程におけるサーミスタ素体１−１、１−２とセラミッ
クス絶縁体層４−１、４−２との接触界面からのサーミ
スタ素体成分とセラミックス絶縁体層成分の相互拡散量
を低減できる。

【０１１１】これら第１〜第３の構造を有するサーミス
タ５０またはサーミスタ６０を用いることにより、サー
ミスタ作製時におけるサーミスタ特性のばらつきを低減
でき、また低い抵抗値を有するサーミスタ特性を得るこ
とができる。

【０１１２】なおサーミスタ５０およびサーミスタ６０
作製時におけるサーミスタ特性のばらつきを低減する機
能は、サーミスタ１０の機能と同じであり、その説明は
重複するのでここでの説明は省略する。またサーミスタ
７０およびサーミスタ８０の作製工程は、すでに説明し
たサーミスタ５０およびサーミスタ６０の作製工程と類
似しており、さらにサーミスタ７０およびサーミスタ８
０の作製工程は、サーミスタ５０およびサーミスタ６０
の作製途中で内部電極とサーミスタ素体の作製工程を追
加するだけである。そこでこれらの説明は省略する。

【０１１３】このようにして作製したサーミスタ７０お
よびサーミスタ８０についてサーミスタ特性を測定した
ところ、図は省略するが、図４〜図６で説明したサーミ
スタ１０の抵抗値のばらつき、抵抗値のロット間の変
動、Ｂ定数のロット間の変動、のサーミスタ特性とほぼ
同様の特性を示した。またサーミスタ７０およびサーミ
スタ８０の抵抗値は、サーミスタ１０に比べ低下した。
このことから、サーミスタ７０およびサーミスタ８０を
用いても従来法２のサーミスタ特性のばらつきを改善す
ることができる。

【０１１４】なおサーミスタ２０〜サーミスタ８０の作
製方法は、上記説明した方法に限定されるものではない
のはいうまでもない。例えば、上述の積層方法などを用
いて予め１対以上の内部電極がサーミスタ層の内部に形
成されているサーミスタ層あるいは内部電極で表面が被
覆されている絶縁層がサーミスタ層の内部に形成されて
いるサーミスタ層を作製しておき、次にこの作製したサ
ーミスタ層の上下面に電気的に絶縁された状態となるよ
うに少なくとも１対の内部電極を形成し、さらにこのサ
ーミスタ層の周囲を被覆するように絶縁層を形成してか
ら、最後にそれぞれの内部電極と接続する１対の外部武
電極を形成しても良い。

【０１１５】

【発明の効果】以上説明したように、本発明の電子部品
およびその作製方法を用いることにより、電子部品の製
造時における電気的特性の変動を抑えることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態であるサーミスタの
構造を示す図である。

【図２】本発明の第１の実施の形態であるサーミスタの
作製方法を示す図である。

【図３】本発明の第１の実施の形態であるサーミスタの
作製方法を示す図である。

【図４】本発明の第１の実施の形態であるサーミスタの
抵抗値のばらつきを示す図である。

【図５】本発明の第１の実施の形態であるサーミスタの
抵抗値のロット間変動を示す図である。

【図６】本発明の第１の実施の形態であるサーミスタの
Ｂ定数のロット間変動を示す図である。

【図７】本発明の第２の実施の形態であるサーミスタの
構造を示す図である。

【図８】本発明の第３の実施の形態であるサーミスタの
構造を示す図である。

【図９】本発明の第４の実施の形態であるサーミスタの
構造を示す図である。

【図１０】本発明の第５の実施の形態であるサーミスタ
の構造を示す図である。

【図１１】本発明の第６の実施の形態であるサーミスタ
の構造を示す図である。

【図１２】本発明の第７の実施の形態であるサーミスタ
の構造を示す図である。

【図１３】本発明の第８の実施の形態であるサーミスタ
の構造を示す図である。

【図１４】従来法におけるサーミスタの構造を示す図で
ある。

【図１５】従来法におけるサーミスタの構造を示す図で
ある。

【図１６】従来法を改良したサーミスタの作製方法を示
す図である。

【図１７】従来法を改良したサーミスタの作製方法を示
す図である。

【符号の説明】

１ サーミスタ体 ２−１ 内部電極 ２−２ 内部電極 ３−１ 外部電極 ３−２ 外部電極 ４−１ セラミックス絶縁体層 ４−２ セラミックス絶縁体層 １０ サーミスタ

Claims (12)

【特許請求の範囲】
1. 【請求項１】略直方体形状を有するサーミスタ体と、 前記サーミスタ体の長手方向の四側面を覆う少なくとも
   前記サーミスタ体よりも高い比抵抗を有する絶縁層と、 前記サーミスタ体の四側面のうち対向する二面と前記絶
   縁層との間に配置された少なくとも一対の内部電極と、 前記サーミスタ体の長手方向の両端面にそれぞれ形成さ
   れ、前記二つの内部電極それぞれと電気的に接続される
   二つの外部電極と、を有することを特徴とする電子部
   品。
2. 【請求項２】前記少なくとも一対の内部電極は一対の内
   部電極からなり、該一対の内部電極は前記サーミスタ素
   体の上面および下面に配置されていることを特徴とする
   請求項１に記載の電子部品。
3. 【請求項３】前記少なくとも一対の内部電極は複数対の
   内部電極からなり、該複数対の内部電極のうちの少なく
   とも二つの内部電極が前記サーミスタ素体の四側面のう
   ち対向する二面に配置されており、残りの内部電極が前
   記サーミスタ体内または前記サーミスタ体の四側面のう
   ち対向する二面に配置されていることを特徴とする請求
   項１に記載の電子部品。
4. 【請求項４】前記サーミスタ体内には、前記サーミスタ
   体を複数に分割するように配置されたサーミスタ体より
   も高い比抵抗を有する絶縁層を更に有し、 前記絶縁層が前記サーミスタ体と接触する部分にも前記
   内部電極が配置されていることを特徴とする請求項３に
   記載の電子部品。
5. 【請求項５】前記絶縁層は、アルミナ、チタニア、シリ
   カ、ジルコニア、ムライト、窒化珪素またはそれらの複
   合体を用いて形成されることを特徴とする請求項１乃至
   請求項４のいずれか１項に記載の電子部品。
6. 【請求項６】前記内部電極は、白金、パラジウム、金、
   銀、銀−パラジウム合金のいずれかを用いて形成される
   ことを特徴とする請求項１乃至請求項５のいずれか１項
   に記載の電子部品。
7. 【請求項７】前記サーミスタ体は、Ｍｎ、Ｃｏ、Ｆｅ、
   Ａｌ、Ｃｕ、ＣｒまたはＮｉの金属酸化物の中から選択
   された金属酸化物を複合して形成されることを特徴とす
   る請求項１乃至請求項６のいずれか１項に記載の電子部
   品。
8. 【請求項８】略直方体形状を有するサーミスタ体と、前
   記サーミスタ体の長手方向の四側面を覆う少なくとも前
   記サーミスタ体よりも高い比抵抗を有する絶縁層と、前
   記サーミスタ体の四側面のうち対向する二面と前記絶縁
   層との間に配置された少なくとも一対の内部電極と、前
   記サーミスタ体の長手方向の両端面にそれぞれ形成さ
   れ、前記二つの内部電極それぞれと電気的に接続される
   二つの外部電極と、を有する電子部品の作製方法であっ
   て、 前記絶縁体層を形成する第１の絶縁体層形成工程と、 前記第１の絶縁体層形成工程で形成した層の上に第１の
   内部電極を形成する第１の内部電極形成工程と、 前記第１の内部電極形成工程で形成した層の上に前記サ
   ーミスタ体を形成するサーミスタ形成工程と、 前記サーミスタ形成工程で形成した層の上に第２の内部
   電極を形成する第２の内部電極形成工程と、 前記第２の内部電極形成工程で形成した層の上に前記絶
   縁体層を形成する第２の絶縁体層形成工程と、を有する
   ことを特徴とする電子部品の作製方法。
9. 【請求項９】略直方体形状を有するサーミスタ体と、前
   記サーミスタ体の長手方向の四側面を覆う少なくとも前
   記サーミスタ体よりも高い比抵抗を有する絶縁層と、前
   記サーミスタ体の四側面のうち対向する二面と前記絶縁
   層との間に配置された少なくとも一対の内部電極と、前
   記サーミスタ体の長手方向の両端面にそれぞれ形成さ
   れ、前記少なくとも一対の内部電極それぞれと電気的に
   接続される二つの外部電極と、を有する電子部品の作製
   方法であって、 前記サーミスタ体を形成するサーミスタ形成工程と、 前記サーミスタ体の四側面のうち対向する二面に少なく
   とも一対の内部電極を形成する内部電極形成工程と、 前記サーミスタ体の長手方向の四側面を前記絶縁体層で
   被覆する絶縁体層形成工程と、 前記絶縁体層で被覆された前記サーミスタ体の内部電極
   に接続する外部電極を形成する外部電極形成工程と、を
   有することを特徴とする電子部品の作製方法。
10. 【請求項１０】前記絶縁層は、アルミナ、チタニア、シ
    リカ、ジルコニア、ムライト、窒化珪素またはそれらの
    複合体を用いて形成されることを特徴とする請求項８ま
    たは請求項９に記載の電子部品の作製方法。
11. 【請求項１１】前記内部電極は、白金、パラジウム、
    金、銀、銀−パラジウム合金のいずれかを用いて形成さ
    れることを特徴とする請求項８乃至請求項１０のいずれ
    か１項に記載の電子部品の作製方法。
12. 【請求項１２】前記サーミスタ体は、Ｍｎ、Ｃｏ、Ｆ
    ｅ、Ａｌ、Ｃｕ、ＣｒまたはＮｉの金属酸化物の中から
    選択された金属酸化物を複合して形成されることを特徴
    とする請求項８乃至請求項１１のいずれか１項に記載の
    電子部品の作製方法。