JP2021166219A - 積層セラミックコンデンサおよび半導体装置 - Google Patents

積層セラミックコンデンサおよび半導体装置 Download PDF

Info

Publication number
JP2021166219A
JP2021166219A JP2020068180A JP2020068180A JP2021166219A JP 2021166219 A JP2021166219 A JP 2021166219A JP 2020068180 A JP2020068180 A JP 2020068180A JP 2020068180 A JP2020068180 A JP 2020068180A JP 2021166219 A JP2021166219 A JP 2021166219A
Authority
JP
Japan
Prior art keywords
recess
ceramic capacitor
multilayer ceramic
internal electrode
width direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020068180A
Other languages
English (en)
Inventor
尚大 平尾
Shodai Hirao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020068180A priority Critical patent/JP2021166219A/ja
Priority to US17/210,602 priority patent/US11651894B2/en
Publication of JP2021166219A publication Critical patent/JP2021166219A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

【課題】はんだボールが配置された基板に実装したときに、側面がはんだボールと接触することを回避することができ、かつ、容量の低下を抑制することができる積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１０は、積層された複数の誘電体層と、複数の第１の内部電極および第２の内部電極とを含む積層体１１と、第１の内部電極と電気的に接続された第１の外部電極２０ａと、第２の内部電極と電気的に接続された第２の外部電極２０ｂとを備える。積層体１１の第１の側面１７ａの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第１の凹部３０ａが設けられ、第２の側面１７ｂの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第２の凹部３０ｂが設けられている。積層方向に見たときの第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける寸法は、幅方向Ｗの外側に比べて内側の方が小さい。【選択図】図１

Description

本発明は、積層セラミックコンデンサおよび半導体装置に関する。
従来、誘電体層と内部電極とが交互に積層された構造の積層体と、積層体の両端面に設けられた一対の外部電極とを備えた積層セラミックコンデンサが知られている。
特許文献１には、図１２に示すように、積層セラミックコンデンサ４１０と、はんだボール４２０とを配置した基板４００が開示されている。図１２に示す例では、矩形状の基板４００に、複数のはんだボール４２０が格子状に配列されており、はんだボール４２０が設けられていない場所に、積層セラミックコンデンサ４１０が配置されている。はんだボール４２０は、基板４００の放熱性や、信号経路の確保などの観点から、配置する数を減らすことは好ましくない。
図１２に示す複数の積層セラミックコンデンサ４１０のうち、中央付近に位置する積層セラミックコンデンサ４１０は、基板４００に対して斜めに実装されている。その場合、はんだボール４２０との位置関係によっては、斜めに実装されている積層セラミックコンデンサ４１０の側面にはんだボール４２０が接触する可能性がある。
図１３に示す例では、基板４００の右下の位置に配置されている積層セラミックコンデンサ４１０Ａの側面に、はんだボール４２０Ａが接触している。この場合、はんだボール４２０Ａを溶融させると、積層セラミックコンデンサ４１０Ａの側面に沿ってはんだが流れて、一対の外部電極４１１Ａ間が導通し、ショートする可能性がある。
上述した積層セラミックコンデンサ４１０の側面とはんだボール４２０との接触を抑制するため、積層セラミックコンデンサ４１０の側面の形状を、内側に向かって凹んだ形状とする方法が考えられる。
特許文献２には、図１４に示すように、一対の側面１４０ａに凹部１５０を設けた積層セラミックコンデンサ１４０が記載されている。図１４に示す積層セラミックコンデンサ１４０を、誘電体層と内部電極との積層方向Ｔから見たときに、凹部１５０は、矩形の形状を有する。積層方向Ｔは、一対の外部電極１４１が対向する方向である長さ方向Ｌ、および、一対の側面１４０ａが対向する方向である幅方向Ｗと直交する方向である。
図１４に示すような、側面１４０ａに凹部１５０を設けた積層セラミックコンデンサ１４０を、図１２に示すような基板４００に斜めに実装した場合、はんだボール４２０が積層セラミックコンデンサ１４０の側面１４０ａに接触することを抑制することができる。
米国特許第９２６３１８６号明細書 特開２０００−１９５７４１号公報
しかしながら、図１４に示す積層セラミックコンデンサ１４０では、側面１４０ａに、矩形の形状の凹部１５０を設けているため、誘電体層を介して内部電極が対向する面積が減ることにより、コンデンサの容量が小さくなるという問題が生じる。
本発明は、上記課題を解決するものであり、はんだボールが配置された基板に実装したときに、側面がはんだボールと接触することを回避することができ、かつ、容量の低下を抑制することができる積層セラミックコンデンサ、および、そのような積層セラミックコンデンサを備える半導体装置を提供することを目的とする。
本発明の積層セラミックコンデンサは、
積層された複数の誘電体層と、複数の第１の内部電極および複数の第２の内部電極とを含み、前記誘電体層と前記第１の内部電極および前記第２の内部電極の積層方向に相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
前記第１の内部電極と電気的に接続され、前記積層体の前記第１の端面に設けられた第１の外部電極と、
前記第２の内部電極と電気的に接続され、前記積層体の前記第２の端面に設けられた第２の外部電極と、
を備え、
前記第１の側面の前記長さ方向における中央部には、前記幅方向の内側に向かって凹んだ第１の凹部が設けられ、
前記第２の側面の前記長さ方向における中央部には、前記幅方向の内側に向かって凹んだ第２の凹部が設けられ、
前記積層方向に見たときの前記第１の凹部および前記第２の凹部の前記長さ方向における寸法は、前記幅方向の外側に比べて内側の方が小さいことを特徴とする。
本発明の積層セラミックコンデンサによれば、第１の側面に第１の凹部が設けられ、第２の側面に第２の凹部が設けられていることにより、はんだボールが配置された基板に実装したときに、第１の側面および第２の側面がはんだボールと接触することを回避することができる。また、積層方向に見たときに、第１の凹部および第２の凹部の長さ方向における寸法は、幅方向の外側に比べて内側の方が小さいため、上記寸法が幅方向の外側と内側で同じ構成と比べて、コンデンサの容量の低下を抑制することができる。
第１の実施形態における積層セラミックコンデンサの斜視図である。 図１に示す積層セラミックコンデンサを積層方向に見たときの平面図である。 図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。 図１に示す積層セラミックコンデンサのＩＶ−ＩＶ線に沿った断面図である。 図１に示す積層セラミックコンデンサを積層方向に見たときの平面図であって、第１の凹部および第２の凹部の寸法の一例を説明するための図である。 第１の実施形態における積層セラミックコンデンサを基板に設けた半導体装置の構成を模式的に示す平面図である。 第１の実施形態における積層セラミックコンデンサを製造する方法を説明するための図であって、マザー積層体のうち、積層セラミックコンデンサの第１の凹部および第２の凹部に対応する部分を打ち抜く方法を説明するための図である。 印刷により積層チップを作製する場合のセラミックスラリーと内部電極用導電性ペーストを印刷する方法を説明するための図である。 第２の実施形態における積層セラミックコンデンサを積層方向に見たときの平面図である。 図９に示す積層セラミックコンデンサを積層方向に見たときの平面図であって、第１の凹部および第２の凹部の寸法の一例を説明するための図である。 第３の実施形態における積層セラミックコンデンサを積層方向に見たときの平面図である。 特許文献１に開示されている、積層セラミックコンデンサとはんだボールとが配置された基板を示す平面図である。 基板に配置されている従来の積層セラミックコンデンサの側面に、はんだボールが接触した状態を示す図である。 特許文献２に開示されている、側面に矩形の凹部が設けられた積層セラミックコンデンサを示す斜視図である。
以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。
＜第１の実施形態＞
図１は、第１の実施形態における積層セラミックコンデンサ１０の斜視図である。図２は、図１に示す積層セラミックコンデンサ１０を積層方向Ｔに見たときの平面図である。図３は、図１に示す積層セラミックコンデンサ１０のＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、図１に示す積層セラミックコンデンサ１０のＩＶ−ＩＶ線に沿った断面図である。
積層セラミックコンデンサ１０は、積層体１１と、第１の外部電極２０ａおよび第２の外部電極２０ｂとを有している。第１の外部電極２０ａおよび第２の外部電極２０ｂは、図１に示すように、対向するように設けられている。
ここでは、第１の外部電極２０ａと第２の外部電極２０ｂが対向する方向を積層セラミックコンデンサ１０の長さ方向Ｌと定義し、後述する誘電体層１２と内部電極１３ａ、１３ｂとが積層されている方向を積層方向Ｔと定義し、長さ方向Ｌおよび積層方向Ｔのいずれの方向にも直交する方向を幅方向Ｗと定義する。長さ方向Ｌ、積層方向Ｔ、および、幅方向Ｗのうちの任意の２つの方向は、互いに直交する方向である。
積層体１１は、長さ方向Ｌに相対する第１の端面１５ａおよび第２の端面１５ｂと、積層方向Ｔに相対する第１の主面１６ａおよび第２の主面１６ｂと、幅方向Ｗに相対する第１の側面１７ａおよび第２の側面１７ｂとを有する。
積層体１１は、角部および稜線部が丸みを帯びていることが好ましい。ここで、角部は、積層体１１の３面が交わる部分であり、稜線部は、積層体１１の２面が交わる部分である。
図３および図４に示すように、積層体１１は、積層された複数の誘電体層１２と、複数の第１の内部電極１３ａおよび複数の第２の内部電極１３ｂとを含む。より詳細には、積層体１１は、第１の内部電極１３ａと第２の内部電極１３ｂとが積層方向Ｔにおいて、誘電体層１２を介して交互に複数積層された構造を有する。
誘電体層１２は、図４に示すように、積層方向Ｔの最も外側に位置する内部電極１３ａ、１３ｂよりも積層方向Ｔの外側に位置する外層誘電体層１２１と、積層方向Ｔに隣り合う２つの内部電極１３ａ、１３ｂの間に位置する内層誘電体層１２２と、積層体１１を積層方向Ｔに見たときに内部電極１３ａ、１３ｂが存在しない領域であるマージン部１２３とを含む。
より詳しく説明すると、外層誘電体層１２１は、積層方向Ｔの最も外側に位置する内部電極１３ａ、１３ｂと、積層体１１の第１の主面１６ａおよび第２の主面１６ｂとの間にそれぞれ位置する層である。また、内層誘電体層１２２は、積層方向Ｔに隣り合う第１の内部電極１３ａと第２の内部電極１３ｂとの間に位置する層である。マージン部１２３は、外層誘電体層１２１および内層誘電体層１２２よりも幅方向Ｗの外側に位置する部分である。
誘電体層１２は、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＳｒＺｒＯ3、または、ＣａＺｒＯ3などを主成分とするセラミック材料からなる。これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分が添加されていてもよい。
第１の内部電極１３ａは、積層体１１の第１の端面１５ａに引き出されている。また、第２の内部電極１３ｂは、積層体１１の第２の端面１５ｂに引き出されている。
なお、積層体１１は、第１の内部電極１３ａおよび第２の内部電極１３ｂの他に、表面に露出しない内部電極を備えていてもよい。
後述するように、積層体１１の第１の側面１７ａの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第１の凹部３０ａが設けられ、第２の側面１７ｂの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第２の凹部３０ｂが設けられている。第１の内部電極１３ａおよび第２の内部電極１３ｂはそれぞれ、第１の凹部３０ａおよび第２の凹部３０ｂの形状に応じて幅方向Ｗの内側に向かって凹んだ形状を有する。
第１の内部電極１３ａは、第２の内部電極１３ｂと対向する部分である対向電極部と、対向電極部から積層体１１の第１の端面１５ａまで引き出された部分である引出電極部とを備えている。また、第２の内部電極１３ｂは、第１の内部電極１３ａと対向する部分である対向電極部と、対向電極部から積層体１１の第２の端面１５ｂまで引き出された部分である引出電極部とを備えている。
第１の内部電極１３ａの対向電極部と、第２の内部電極１３ｂの対向電極部とが誘電体層１２を介して対向することにより容量が形成され、これにより、コンデンサとして機能する。
第１の内部電極１３ａおよび第２の内部電極１３ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属、またはそれらの金属を含む合金などを含有している。第１の内部電極１３ａおよび第２の内部電極１３ｂは、共材として、誘電体層１２に含まれる誘電体セラミックと同じセラミック材料を含んでいてもよい。その場合、第１の内部電極１３ａおよび第２の内部電極１３ｂに含まれる共材の割合は、例えば、２０ｖｏｌ％以下である。
なお、全ての内部電極１３ａ、１３ｂの材質が同じである必要はなく、異なっていてもよい。また、１つの内部電極１３ａ、１３ｂにおいて、部位によって材質が異なっていてもよい。
第１の外部電極２０ａは、積層体１１の第１の端面１５ａに設けられている。本実施形態では、第１の外部電極２０ａは、積層体１１の第１の端面１５ａの全体に設けられているとともに、第１の端面１５ａから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および、第２の側面１７ｂに回り込むように設けられている。
第２の外部電極２０ｂは、積層体１１の第２の端面１５ｂに設けられている。本実施形態では、第２の外部電極２０ｂは、積層体１１の第２の端面１５ｂの全体に設けられているとともに、第２の端面１５ｂから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および、第２の側面１７ｂに回り込むように設けられている。
第１の外部電極２０ａおよび第２の外部電極２０ｂは、例えば、下地電極層と、下地電極層上に配置されためっき層とを備える。
下地電極層は、例えば、後述する焼付け電極層、樹脂電極層、および、薄膜電極層などの層のうち、少なくとも１つの層を含む。第１の外部電極２０ａおよび第２の外部電極２０ｂの線膨張係数を、誘電体層１２の線膨張係数と近づけるため、下地電極層は、誘電体層１２に含まれる材料と同じまたは類似する材料からなる共材、または、ガラスを含有していてもよい。下地電極層が共材またはガラスを含有する場合、その含有割合は、外部電極全体の３０ｖｏｌ％以上７０ｖｏｌ％以下であることが好ましい。
焼付け電極層は、ガラスと金属とを含む層であり、１層であってもよいし、複数層であってもよい。焼付け電極層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｔｉ、Ｃｒ、および、Ａｕなどの金属、またはそれらの金属を含む合金などを含む。
焼付け電極層は、ガラスおよび金属を含む導電ペーストを積層体に塗布して焼き付けることによって形成される。
樹脂電極層は、例えば、導電性粒子と熱硬化性樹脂とを含む層として形成することができる。樹脂電極層を形成する場合には、焼付け電極層を形成せずに、セラミック素体上に直接形成するようにしてもよい。樹脂電極層は、１層であってもよいし、複数層であってもよい。
薄膜電極層は、例えば、金属粒子が堆積した１μｍ以下の層であり、スパッタ法または蒸着法などの既知の薄膜形成法により形成することができる。
下地電極層上に配置されるめっき層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｔｉ、Ｃｒ、および、Ａｕなどの金属、または、それらの金属を主成分とする合金を含む。めっき層は、１層であってもよいし、複数層であってもよい。ただし、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造とすることが好ましい。Ｎｉめっき層は、下地電極層が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されるのを防止する機能を果たす。また、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際のはんだの濡れ性を向上させる機能を果たす。
なお、第１の外部電極２０ａおよび第２の外部電極２０ｂは、上述した下地電極層を備えず、積層体１１上に直接配置されるめっき層により構成されていてもよい。
第１の実施形態における積層セラミックコンデンサ１０において、第１の側面１７ａの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第１の凹部３０ａが設けられている。また、第２の側面１７ｂの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第２の凹部３０ｂが設けられている。
積層方向Ｔに見たときの第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける寸法は、幅方向Ｗの外側に比べて内側の方が小さい。本実施形態では、積層方向Ｔに見たときに、第１の凹部３０ａを形成する面３１ａは、第１の側面１７ａから幅方向Ｗの中央へと向かう斜めの平面であり、第２の凹部３０ｂを形成する面３１ｂは、第２の側面１７ｂから幅方向Ｗの中央へと向かう斜めの平面である。すなわち、第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける寸法は、幅方向Ｗの内側の位置ほど小さい。上述した構造により、積層方向Ｔに見たときに、第１の凹部３０ａおよび第２の凹部３０ｂはそれぞれ、図２に示すように、三角形の形状を有する。
サイズの一例として、積層セラミックコンデンサ１０の長さ方向Ｌ、幅方向Ｗ、積層方向Ｔの寸法はそれぞれ、０．６ｍｍ、０．３ｍｍ、０．３ｍｍである。その場合、誘電体層１２のうち、内層誘電体層１２２の積層方向Ｔの寸法は、例えば、０．３μｍ以上３．０μｍ以下であり、好ましくは、１．０μｍである。第１の内部電極１３ａおよび第２の内部電極１３ｂの積層方向Ｔの寸法は、例えば、０．３μｍ以上３．０μｍ以下であり、好ましくは、０．７μｍである。また、マージン部１２３の幅方向Ｗの寸法、および、第１の内部電極１３ａと第２の内部電極１３ｂの引出電極部の長さ方向Ｌの寸法は、例えば、０．０１ｍｍ以上０．１ｍｍ以下であり、好ましくは、０．０３ｍｍである。また、第１の外部電極２０ａおよび第２の外部電極２０ｂの厚みは、例えば、３μｍ以上１００μｍ以下であり、好ましくは、５μｍである。
ここで、内層誘電体層１２２の積層方向Ｔの寸法は、以下の方法により測定することができる。まず、積層セラミックコンデンサ１０の長さ方向Ｌの中央の位置まで、積層方向Ｔおよび幅方向Ｗにより規定される面を研磨して断面を露出させて、その断面を走査型電子顕微鏡で観察する。次に、露出させた断面において、積層方向Ｔに延びる幅方向Ｗの中心線、および、この中心線から幅方向Ｗの両側に等間隔に２本ずつ引いた積層方向Ｔに延びる線の合計５本の線上において、積層方向Ｔの中央部に位置する内層誘電体層１２２の厚みを測定する。この５つの測定値の平均値を、内層誘電体層１２２の積層方向Ｔの寸法とする。
なお、より正確に求めるためには、積層方向Ｔにおいて、積層体１１を上部、中央部、および、下部に分けて、上部、中央部、および、下部のそれぞれにおいて、上述した５つの測定値を求め、求めた全ての測定値の平均値を、内層誘電体層１２２の積層方向Ｔの寸法とする。第１の内部電極１３ａおよび第２の内部電極１３ｂの積層方向Ｔの寸法についても、同様の方法によって求めることができる。
図５は、図１に示す積層セラミックコンデンサ１０を積層方向Ｔに見たときの平面図であって、第１の凹部３０ａおよび第２の凹部３０ｂの寸法の一例を説明するための図である。積層セラミックコンデンサ１０の長さ方向Ｌの寸法をＬ１、幅方向Ｗの寸法をＷ１としたときに、第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける切込み長さＬ２は、上記寸法Ｌ１の８．３％以上８３．４％以下であることが好ましく、より好ましくは、約１６．７％である。ただし、切込み長さＬ２は、第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける最大寸法のことである。
また、第１の凹部３０ａおよび第２の凹部３０ｂの幅方向Ｗにおける切込み深さＷ２は、上記寸法Ｗ１の３．３％以上５０．０％未満であることが好ましく、より好ましくは、約１６．７％である。
また、積層セラミックコンデンサ１０の長さ方向Ｌにおける端部から、第１の凹部３０ａの最深部３２ａおよび第２の凹部３０ｂの最深部３２ｂまでの寸法Ｌ３は、例えば、上記寸法Ｌ１の５０％である。
一例として、積層セラミックコンデンサ１０の上記寸法Ｌ１は０．６ｍｍ、寸法Ｗ１は０．３ｍｍであり、上記切込み長さＬ２は、０．０５ｍｍ以上０．５ｍｍ以下であることが好ましく、より好ましくは、０．１ｍｍである。また、上記切込み深さＷ２は、０．０１ｍｍ以上０．１５ｍｍ未満であることが好ましく、より好ましくは、０．０５ｍｍである。また、上記寸法Ｌ３は、０．３ｍｍである。
ただし、積層セラミックコンデンサ１０のサイズが上記サイズに限定されることはない。例えば、積層セラミックコンデンサ１０のサイズを（長さ方向Ｌの寸法、幅方向Ｗの寸法、積層方向Ｔの寸法）で表したときに、（５．７ｍｍ、５．０ｍｍ、５．０ｍｍ）、（４．５ｍｍ、３．２ｍｍ、３．２ｍｍ）、（３．２ｍｍ、１．６ｍｍ、１．６ｍｍ）、（２．１ｍｍ、１．２ｍｍ、１．２ｍｍ）、（１．６ｍｍ、０．８ｍｍ、０．８ｍｍ）、（１．０ｍｍ、０．５ｍｍ、０．５ｍｍ）、（０．４ｍｍ、０．２ｍｍ、０．２ｍｍ）などのサイズであってもよい。
上述したように、本実施形態における積層セラミックコンデンサ１０において、積層方向Ｔに見たときの第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける寸法は、幅方向Ｗの外側に比べて内側の方が小さい。これに対して、特許文献２に記載の積層セラミックコンデンサにおいて、積層方向に見たときの凹部の形状は矩形であり、積層方向に見たときに、凹部の長さ方向における寸法は、幅方向の外側と内側で同じである。
凹部の深さ、すなわち、凹部の幅方向の寸法を同じとした場合、本実施形態における積層セラミックコンデンサ１０の第１の凹部３０ａおよび第２の凹部３０ｂは、特許文献２に記載の積層セラミックコンデンサの凹部よりも小さい。したがって、本実施形態における積層セラミックコンデンサ１０の容量は、特許文献２に記載の積層セラミックコンデンサの容量よりも大きい。
本実施形態における積層セラミックコンデンサ１０は、第１の側面１７ａに第１の凹部３０ａが設けられ、第２の側面１７ｂに第２の凹部３０ｂが設けられていることにより、はんだボールが配置された基板に実装したときに、第１の側面１７ａおよび第２の側面１７ｂがはんだボールと接触することを回避することができる。また、積層方向Ｔに見たときに、第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける寸法は、幅方向Ｗの外側に比べて内側の方が小さい構造としているため、コンデンサの容量の低下を抑制することができる。
特に、本実施形態における積層セラミックコンデンサ１０では、第１の内部電極１３ａおよび第２の内部電極１３ｂはそれぞれ、第１の凹部３０ａおよび第２の凹部３０ｂの形状に応じて幅方向Ｗの内側に向かって凹んだ形状を有する。したがって、内部電極の形状を矩形とする場合と比べて、第１の内部電極１３ａおよび第２の内部電極１３ｂの面積を広くすることができ、コンデンサの容量の低下をより効果的に抑制することができる。
また、矩形の凹部を有する従来の積層セラミックコンデンサでは、複数の積層セラミックコンデンサを、例えば、ベルトコンベア上で搬送する際、矩形の凹部に、他の積層セラミックコンデンサの一部が入り込んでクラックが生じ、歩留まりが低下する可能性がある。しかしながら、本実施形態における積層セラミックコンデンサ１０では、積層方向Ｔに見たときに、第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける寸法は、幅方向Ｗの外側に比べて内側の方が小さい構造としているため、搬送時に、第１の凹部３０ａおよび第２の凹部３０ｂに他の積層セラミックコンデンサ１０の一部が入り込みにくい。したがって、上述した歩留まりの低下を抑制することができる。
また、矩形の凹部を有する従来の積層セラミックコンデンサでは、１つの凹部を形成する面が３面あるため、１つの積層セラミックコンデンサを製造する際、凹部を形成するために３回カットを行う必要がある。これに対して、本実施形態における積層セラミックコンデンサ１０では、第１の凹部３０ａを形成する面３１ａは２面であるため、１つの積層セラミックコンデンサ１０を製造する際、第１の凹部３０ａを形成するためのカット回数は２回で済む。
図６は、第１の実施形態における積層セラミックコンデンサ１０を基板４０に設けた半導体装置１００の構成を模式的に示す平面図である。半導体装置１００は、基板４０と、基板４０に設けられた複数のはんだボール５０と、基板４０に設けられた積層セラミックコンデンサ１０とを備える。図６に示すように、複数のはんだボール５０は、基板４０に格子状に配列されている。また、積層セラミックコンデンサ１０は、基板４０のはんだボール５０が設けられていない場所に設けられている。
図６に示す配置例では、矩形の基板４０に対して、斜めに配置されている積層セラミックコンデンサ１０が存在する。また、斜めに配置されている積層セラミックコンデンサ１０のすぐ近くにはんだボール５０が配置されているが、そのはんだボール５０は、積層セラミックコンデンサ１０とは接触していない。
すなわち、第１の実施形態における積層セラミックコンデンサ１０を設けた基板４０には、積層セラミックコンデンサ１０と接触せず、かつ、より多くのはんだボール５０を配置することができる。したがって、基板４０の放熱性を向上させることができるとともに、より多くの信号経路を確保することができる。
上述した半導体装置１００は、例えば、音楽プレーヤー、ビデオプレーヤー、ナビゲーション装置、通信装置、携帯電話、スマートフォン、携帯情報端末、タブレット端末、および、ノートパソコンのうちの少なくとも１つに内蔵されて、使用することができる。
＜積層セラミックコンデンサの製造方法＞
上述した積層セラミックコンデンサ１０の製造方法の一例を以下で説明する。
初めに、セラミックグリーンシート、内部電極用導電性ペースト、および、外部電極用導電性ペーストをそれぞれ用意する。セラミックグリーンシートは、公知のものを用いることが可能であり、例えば、セラミック粉体と樹脂成分と溶媒とを含むセラミックスラリーを基材の上に塗工して乾燥させることにより、得ることができる。
セラミックスラリーには、例えば、ＣａＴｉ、ＺｒＯ3、ＳｒＺｒＯ3、ＢａＴｉＯ3、ＢａＴｉ、または、ＣａＯ3などが含まれる。セラミックスラリーには、分散剤やバインダとなる樹脂成分がさらに含まれていてもよい。セラミックスラリー中の固形分濃度は、例えば、１０ｖｏｌ％以上２７ｖｏｌ％以下であり、固形成分のうちのセラミック粒子の体積濃度（ＰＶＣ：Pigment Volume Concentration）は、例えば、６５％以上９５％以下である。
内部電極用導電性ペーストは、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属またはその前駆体からなる粒子と溶媒とを含む。内部電極用導電性ペーストには、さらに分散剤やバインダとなる樹脂成分が含まれていてもよい。
内部電極用導電性ペーストの粘度は、例えば、５ｍＰａ・ｓ以上５０Ｐａ・ｓ以下である。内部電極用導電性ペースト中の固形分濃度は、例えば、９ｖｏｌ％以上２０．５ｖｏｌ％以下であり、固形成分のうちの金属粒子の体積濃度（ＰＶＣ）は、例えば、７０％以上９５％以下である。また、金属粒子の粒径は、例えば、１０ｎｍ以上５００ｎｍ以下である。
続いて、セラミックグリーンシートに内部電極用導電性ペーストを印刷することによって、内部電極パターンを形成する。このとき、後に、第１の凹部３０ａおよび第２の凹部３０ｂとなる部分には、第１の凹部３０ａおよび第２の凹部３０ｂの形状に応じて、内側に凹んだ形状となるように、内部電極用導電性ペーストを印刷する。
続いて、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、その上に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層して、マザー積層体を作製する。マザー積層体は、複数の積層セラミックコンデンサ１０を一度に作製するための積層体である。
続いて、マザー積層体を、剛体プレス、静水圧プレスなどの方法によりプレスする。プレス時の温度は、例えば、２５℃以上２００℃以下であり、圧力は、例えば、１Ｍｐａ以上２００ＭＰａ以下である。
続いて、図７に示すように、マザー積層体７０のうち、積層セラミックコンデンサ１０の第１の凹部３０ａおよび第２の凹部３０ｂに対応する部分７１を、押し切り刃やメカニカルパンチなどを用いて打ち抜く。その後、マザー積層体７０を押切り、ダイシング、レーザなどの切断方法により、所定のサイズにカットし、積層チップを得る。なお、図７に示す破線７２は、切断位置を示している。この後、バレル研磨などにより、積層チップの角部および稜線部に丸みをつけてもよい。
なお、第１の凹部３０ａおよび第２の凹部３０ｂに応じた形状を打ち抜くことができ、かつ、個片化することができる押し切り刃を用意して、マザー積層体７０を所定のサイズにカットすると同時に、第１の凹部３０ａおよび第２の凹部３０ｂに対応する部分を打ち抜くようにしてもよい。
また、３Ｄプリンタのような印刷装置を用いて、積層チップを作製するようにしてもよい。その場合、焼成後に第１の凹部３０ａおよび第２の凹部３０ｂを有する積層体１１となる積層チップを、印刷によって作製することができる。すなわち、図８（ａ）に示す形状のセラミックスラリー８０を複数層印刷した後、その上に、図８（ｂ）に示す形状の内部電極用導電性ペースト８１を印刷する。さらにその上に、図８（ｂ）に示す形状のセラミックスラリー８０を印刷し、その上に、図８（ｂ）に示す形状の内部電極用導電性ペースト８１を印刷する。さらにその上に、図８（ａ）に示す形状のセラミックスラリー８０を印刷し、その上に、図８（ａ）に示す形状の内部電極用導電性ペースト８１を印刷する。以後、同様に、セラミックスラリー８０と内部電極用導電性ペースト８１を繰り返し印刷し、最後に、積層方向外側に、図８（ａ）に示す形状のセラミックスラリー８０を複数層印刷して、積層チップを作製する。
続いて、積層チップの両端面と、両主面の一部および両側面の一部とに、外部電極用導電性ペーストを塗布する。外部電極用導電性ペーストは、金属またはその前駆体からなる粒子と溶媒とを含む。外部電極用導電性ペーストには、さらに分散剤やバインダとなる樹脂成分が含まれていてもよい。外部電極用導電性ペースト中の固形分濃度は、例えば、９ｖｏｌ％以上２０．５ｖｏｌ％以下であり、固形成分のうちの金属粒子の体積濃度（ＰＶＣ）は、例えば、７０％以上９５％以下である。
続いて、積層チップを焼成する。焼成温度は、用いられるセラミック材料や導電性ペーストの材料にもよるが、例えば９００℃以上１３００℃以下である。これにより、積層体および外部電極の金属層が形成される。
なお、積層チップの焼成後に外部電極用導電性ペーストを塗工して、焼成するようにしてもよい。
この後、必要に応じて、金属層の表面にめっき層を形成する。めっき層の形成は、例えば、最初にＮｉめっき層を形成した後、Ｓｎめっき層を形成する。
以上の工程により、積層セラミックコンデンサ１０を製造することができる。
＜第２の実施形態＞
図９は、第２の実施形態における積層セラミックコンデンサ１０Ａを積層方向Ｔに見たときの平面図である。第２の実施形態における積層セラミックコンデンサ１０Ａが第１の実施形態における積層セラミックコンデンサ１０と異なるのは、第１の凹部３０ａおよび第２の凹部３０ｂの形状である。
第２の実施形態における積層セラミックコンデンサ１０Ａも、第１の側面１７ａの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第１の凹部３０ａが設けられ、第２の側面１７ｂの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第２の凹部３０ｂが設けられている。積層方向Ｔに見たときの第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける寸法は、幅方向Ｗの外側に比べて内側の方が小さい。したがって、第２の実施形態における積層セラミックコンデンサ１０Ａも、第１の実施形態における積層セラミックコンデンサ１０と同様に、はんだボールが配置された基板に実装したときに、第１の側面１７ａおよび第２の側面１７ｂがはんだボールと接触することを回避することができ、かつ、容量の低下を抑制することができる。
本実施形態において、積層方向Ｔに見たときに、第１の凹部３０ａを形成する面３１ａおよび第２の凹部３０ｂを形成する面３１ｂはそれぞれ、弧形の形状を有する。弧形の形状とは、円弧や楕円弧など、曲線からなる形状のことである。
図１０は、図９に示す積層セラミックコンデンサ１０Ａを積層方向Ｔに見たときの平面図であって、第１の凹部３０ａおよび第２の凹部３０ｂの寸法の一例を説明するための図である。積層セラミックコンデンサ１０Ａの長さ方向Ｌの寸法をＬ１、幅方向Ｗの寸法をＷ１としたときに、第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける切込み長さＬ２は、上記寸法Ｌ１の８．３％以上８３．４％以下であることが好ましく、より好ましくは、約３８．３％である。また、第１の凹部３０ａおよび第２の凹部３０ｂの幅方向ＷのＷ１における切込み深さＷ２は、上記寸法Ｗ１の３．３％以上３６．７％以下であることが好ましく、より好ましくは、約１３．３％である。また、積層セラミックコンデンサ１０Ａの長さ方向Ｌにおける端部から、第１の凹部３０ａの最深部３２ａおよび第２の凹部３０ｂの最深部３２ｂまでの寸法Ｌ３は、例えば、上記寸法Ｌ１の５０％である。
一例として、積層セラミックコンデンサ１０の上記寸法Ｌ１は０．６ｍｍ、寸法Ｗ１は０．３ｍｍであり、上記切込み長さＬ２は、０．０５ｍｍ以上０．５ｍｍ以下であることが好ましく、より好ましくは、０．２３ｍｍである。また、上記切込み深さＷ２は、０．０１ｍｍ以上０．１１ｍｍ以下であることが好ましく、より好ましくは、０．０４ｍｍである。また、上記寸法Ｌ３は、０．３ｍｍである。
ここで、第１の実施形態における積層セラミックコンデンサ１０では、第１の凹部３０ａにおける最深部３２ａは、２つの平面３１ａが重なる位置であり、第２の凹部３０ｂにおける最深部３２ｂは、２つの平面３１ｂが重なる位置である。このため、第１の凹部３０ａの最深部３２ａおよび第２の凹部３０ｂの最深部３２ｂにおいて、クラックが発生する可能性があり、最深部３２ａ、３２ｂの形状を弧形の形状にすることでクラックの発生を抑制することができる。
第２の実施形態における積層セラミックコンデンサ１０Ａでは、第１の凹部３０ａを形成する面３１ａおよび第２の凹部３０ｂを形成する面３１ｂはそれぞれ弧形の形状、すなわち、曲面であるため、クラックの発生をさらに抑制することができる。
＜第３の実施形態＞
図１１は、第３の実施形態における積層セラミックコンデンサ１０Ｂを積層方向Ｔに見たときの平面図である。第３の実施形態における積層セラミックコンデンサ１０Ｂが第１の実施形態における積層セラミックコンデンサ１０と異なるのは、第１の凹部３０ａおよび第２の凹部３０ｂの形状である。
第３の実施形態における積層セラミックコンデンサ１０Ｂも、第１の側面１７ａの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第１の凹部３０ａが設けられ、第２の側面１７ｂの長さ方向Ｌにおける中央部には、幅方向Ｗの内側に向かって凹んだ第２の凹部３０ｂが設けられている。積層方向Ｔに見たときの第１の凹部３０ａおよび第２の凹部３０ｂの長さ方向Ｌにおける寸法は、幅方向Ｗの外側に比べて内側の方が小さい。したがって、第３の実施形態における積層セラミックコンデンサ１０Ｂも、第１の実施形態における積層セラミックコンデンサ１０と同様に、はんだボールが配置された基板に実装したときに、第１の側面１７ａおよび第２の側面１７ｂがはんだボールと接触することを回避することができ、かつ、容量の低下を抑制することができる。
本実施形態における積層セラミックコンデンサ１０Ｂでは、積層方向Ｔに見たときに、第１の凹部３０ａおよび第２の凹部３０ｂはそれぞれ、台形の形状を有する。すなわち、第１の凹部３０ａにおける最深部３２ａ、および、第２の凹部３０ｂにおける最深部３２ｂはそれぞれ平面である。
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
１０、１０Ａ、１０Ｂ 積層セラミックコンデンサ
１１ 積層体
１２ 誘電体層
１３ａ 第１の内部電極
１３ｂ 第２の内部電極
１５ａ 第１の端面
１５ｂ 第２の端面
１６ａ 第１の主面
１６ｂ 第２の主面
１７ａ 第１の側面
１７ｂ 第２の側面
２０ａ 第１の外部電極
２０ｂ 第２の外部電極
３０ａ 第１の凹部
３０ｂ 第２の凹部
４０ 基板
５０ はんだボール
７０ マザー積層体
８０ セラミックスラリー
８１ 内部電極用導電性ペースト
１００ 半導体装置
１２１ 外層誘電体層
１２２ 内層誘電体層
１２３ マージン部

Claims (7)

  1. 積層された複数の誘電体層と、複数の第１の内部電極および複数の第２の内部電極とを含み、前記誘電体層と前記第１の内部電極および前記第２の内部電極の積層方向に相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
    前記第１の内部電極と電気的に接続され、前記積層体の前記第１の端面に設けられた第１の外部電極と、
    前記第２の内部電極と電気的に接続され、前記積層体の前記第２の端面に設けられた第２の外部電極と、
    を備え、
    前記第１の側面の前記長さ方向における中央部には、前記幅方向の内側に向かって凹んだ第１の凹部が設けられ、
    前記第２の側面の前記長さ方向における中央部には、前記幅方向の内側に向かって凹んだ第２の凹部が設けられ、
    前記積層方向に見たときの前記第１の凹部および前記第２の凹部の前記長さ方向における寸法は、前記幅方向の外側に比べて内側の方が小さいことを特徴とする積層セラミックコンデンサ。
  2. 前記第１の内部電極および前記第２の内部電極はそれぞれ、前記第１の凹部および前記第２の凹部の形状に応じて前記幅方向の内側に向かって凹んだ形状を有することを特徴とする請求項１に記載の積層セラミックコンデンサ。
  3. 前記積層方向に見たときに、前記第１の凹部および前記第２の凹部はそれぞれ、三角形の形状を有することを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
  4. 前記積層方向に見たときに、前記第１の凹部および前記第２の凹部を形成する面はそれぞれ、弧形の形状を有することを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
  5. 前記積層方向に見たときに、前記第１の凹部および前記第２の凹部はそれぞれ、台形の形状を有することを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
  6. 基板と、
    前記基板に設けられた複数のはんだボールと、
    前記基板に設けられた、請求項１〜５のいずれか一項に記載の積層セラミックコンデンサと、
    を備えることを特徴とする半導体装置。
  7. 音楽プレーヤー、ビデオプレーヤー、ナビゲーション装置、通信装置、携帯電話、スマートフォン、携帯情報端末、タブレット端末、および、ノートパソコンのうちの少なくとも１つに内蔵されていることを特徴とする請求項６に記載の半導体装置。
JP2020068180A 2020-04-06 2020-04-06 積層セラミックコンデンサおよび半導体装置 Pending JP2021166219A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020068180A JP2021166219A (ja) 2020-04-06 2020-04-06 積層セラミックコンデンサおよび半導体装置
US17/210,602 US11651894B2 (en) 2020-04-06 2021-03-24 Multilayer ceramic capacitor and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020068180A JP2021166219A (ja) 2020-04-06 2020-04-06 積層セラミックコンデンサおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2021166219A true JP2021166219A (ja) 2021-10-14

Family

ID=77922776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020068180A Pending JP2021166219A (ja) 2020-04-06 2020-04-06 積層セラミックコンデンサおよび半導体装置

Country Status (2)

Country Link
US (1) US11651894B2 (ja)
JP (1) JP2021166219A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031152A (ja) * 2018-08-23 2020-02-27 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体並びに積層セラミック電子部品の製造方法
JP2023009743A (ja) * 2021-07-08 2023-01-20 株式会社村田製作所 積層セラミックコンデンサ
KR20230103098A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187901A (ja) * 1988-01-22 1989-07-27 Matsushita Electric Ind Co Ltd チップ形電子部品
JP2000195741A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層セラミックコンデンサ
JP2008166408A (ja) * 2006-12-27 2008-07-17 Toshiba Corp 回路板及び回路板の製造方法、並びに回路板を備えた電子機器
US9263186B2 (en) * 2013-03-05 2016-02-16 Qualcomm Incorporated DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3427680B2 (ja) * 1997-07-15 2003-07-22 株式会社村田製作所 電子部品
JP2014216643A (ja) * 2013-04-22 2014-11-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
JP6359893B2 (ja) 2014-06-27 2018-07-18 太陽誘電株式会社 積層コンデンサ及びその製造方法
JP6711192B2 (ja) 2015-09-15 2020-06-17 Tdk株式会社 積層電子部品
JP6266583B2 (ja) * 2015-12-07 2018-01-24 太陽誘電株式会社 積層セラミックコンデンサ
JP6496271B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6571590B2 (ja) * 2016-05-26 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187901A (ja) * 1988-01-22 1989-07-27 Matsushita Electric Ind Co Ltd チップ形電子部品
JP2000195741A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層セラミックコンデンサ
JP2008166408A (ja) * 2006-12-27 2008-07-17 Toshiba Corp 回路板及び回路板の製造方法、並びに回路板を備えた電子機器
US9263186B2 (en) * 2013-03-05 2016-02-16 Qualcomm Incorporated DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor

Also Published As

Publication number Publication date
US11651894B2 (en) 2023-05-16
US20210313113A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
KR102527706B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
JP5590055B2 (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
WO2011071146A1 (ja) 積層型セラミックコンデンサ
JP2021166219A (ja) 積層セラミックコンデンサおよび半導体装置
JP2008091400A (ja) 積層セラミックコンデンサ及びその製造方法
JP7234951B2 (ja) 積層セラミックコンデンサ
JP2017195329A (ja) 積層セラミック電子部品
JP7359258B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP2020053577A (ja) 電子部品
JP2018022832A (ja) 電子部品
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
JP2017143129A (ja) 積層セラミックコンデンサ
JP7092052B2 (ja) 積層セラミックコンデンサ
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP2021086972A (ja) 積層セラミックコンデンサ
JP2018022833A (ja) 電子部品
JP5810956B2 (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
US11309130B2 (en) Multilayer ceramic capacitor
JP2013165211A (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP2022073617A (ja) 積層セラミックコンデンサ
WO2024009899A1 (ja) 積層セラミックコンデンサ
JP2023167525A (ja) 積層セラミック電子部品
KR20150012075A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230322