JP2008166408A - 回路板及び回路板の製造方法、並びに回路板を備えた電子機器 - Google Patents

Abstract

【課題】従来のバンプを用いた半導体部品及び表面実装部品の実装において高密度実装化を可能とする回路板を提供する。
【解決手段】本発明の一実施形態に係る回路板１０は、第１の配線板電極２０ａと第２の配線板電極２０ｂとを有した配線板２０と、一方の面１２ｓに第１の半導体部品電極１２ａと第２の半導体部品電極１２ｂとを有した半導体部品１２と、配線板２０と一方の面１２ｓとの間に実装され、第１の実装部品電極１３ａと第２の実装部品電極１３ｂとを有する実装部品１３とを備える。これらの半導体部品１２と配線板２０とは、第２の半導体部品電極１２ｂと第２の配線板電極２０ｂとによってバンプ３０を介して電気的に接続し、実装部品１３は、第１の実装部品電極１３ａが第１の半導体部品電極１２ａと、第２の実装部品電極１３ｂが第１の配線板電極２０ａと夫々電気的に接続していることを特徴とする。
【選択図】図３

Description

本発明は、集積回路を有する半導体部品を搭載する回路板及びこの回路板の製造方法、並びにこの回路板を備えた電子機器に関するものである。

電子機器には、配線板に半導体部品や表面実装部品などの電子部品が搭載された回路板が用いられており、この半導体部品では、内部の電子回路が集積化されている。集積回路は、実装面積の制限により、大容量の容量素子や大電流のための抵抗素子などを内部に形成することが困難である。そのために、これらの容量素子や抵抗素子などは、表面実装部品として半導体部品に並列に回路板に搭載されることがある。しかしながら、表面実装部品が半導体部品に並列に配置されると、回路板における実装密度が低下することとなる。この点に関し、特許文献１には、表面実装部品（受動部品）を半導体部品（半導体パッケージ）と配線板との間に配置する回路板が記載されている。
特開２００４−２８１６８３号公報

しかしながら、特許文献１に記載の回路板では、表面実装部品の電極が半導体部品の底面に直行する方向に並ぶように半導体部品と配線板との間に表面実装部品が設けられているので、すなわち、表面実装部品が縦方向に設けられているので、半導体部品と配線板とが大きく離間してしまう。そのために、半導体部品における表面実装部品を必要としない電極と配線板の電極とを、従来のようにバンプを用いて接続することが困難であった。

そこで、本発明は、従来のバンプを用いた半導体部品及び表面実装部品の実装において高密度実装化を可能とする回路板及び回路板の製造方法、並びに電子機器を提供することを目的としている。

本発明の回路板は、（ａ）第１の配線板電極と第２の配線板電極とを有した配線板と、（ｂ）一方の面に第１の半導体部品電極と第２の半導体部品電極とを有した半導体部品と、（ｃ）配線板と一方の面との間に実装され、第１の実装部品電極と第２の実装部品電極とを有する実装部品とを備える。（ｄ）これらの半導体部品と配線板とは、第２の半導体部品電極と第２の配線板電極とによってバンプを介して電気的に接続し、（ｅ）実装部品は、第１の実装部品電極が第１の半導体部品電極と、第２の実装部品電極が第１の配線板電極と夫々電気的に接続していることを特徴とする。

本発明の別の回路板は、（ａ）配線板電極を有した配線板と、（ｂ）一方の面に第１の半導体部品電極、第２の半導体部品電極及び第３の半導体部品電極を有した半導体部品と、（ｃ）配線板と一方の面との間に実装され、第１の実装部品電極と第２の実装部品電極とを有する実装部品とを備える。（ｄ）これらの半導体部品と配線板とは、第２の半導体部品電極と配線板電極とによってバンプを介して電気的に接続し、（ｅ）実装部品は、第１の実装部品電極が第１の半導体部品電極と、第２の実装部品電極が第３の半導体部品電極と夫々電気的に接続していることを特徴とする。

本発明の回路板の製造方法は、（ａ）第１の配線板電極と第２の配線板電極とを有する配線板と、一方の面に第１の半導体部品電極と第２の半導体部品電極とを有する半導体部品と、第１の実装部品電極と第２の実装部品電極とを有する実装部品とを準備する準備工程と、（ｂ）準備工程により準備された半導体部品に準備工程により準備された実装部品を搭載する工程であって、第１の実装部品電極を一方の面における第１の半導体部品電極に接続して搭載する第１の搭載工程と、（ｃ）第１の搭載工程を経た半導体部品を準備工程により準備された配線板に搭載する工程であって、第２の実装部品電極を第１の配線板電極に接続すると共に、第２の半導体部品電極を第２の配線板電極にバンプを介して接続することによって、配線板と一方の面との間に実装部品を実装する第２の搭載工程とを有することを特徴とする。

本発明の電子機器は、配線板に半導体部品及び実装部品が配置された回路板を備え、（ａ）配線板は、第１の配線板電極と第２の配線板電極とを有し、（ｂ）半導体部品は、一方の面に第１の半導体部品電極と第２の半導体部品電極とを有し、（ｃ）実装部品は、配線板と一方の面との間に実装され、第１の実装部品電極と第２の実装部品電極とを有する。（ｄ）これらの半導体部品と配線板とは、第２の半導体部品電極と第２の配線板電極とによってバンプを介して電気的に接続し、（ｅ）実装部品は、第１の実装部品電極が第１の半導体部品電極と、第２の実装部品電極が第１の配線板電極と夫々電気的に接続していることを特徴とする。

本発明によれば、従来のバンプを用いた半導体部品及び表面実装部品の実装において高密度実装化を可能とする回路板及び回路板の製造方法、並びに電子機器が得られる。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１は、本発明の実施形態に係る電子機器を示す斜視図であり、図２は、図１に示す電子機器を一部破断して示す斜視図である。図１及び図２には、電子機器１の一例として携帯型音楽記録再生装置を示す。この電子機器１は、ハードディスクドライブ（以下、ＨＤＤという）を備えており、ディジタル音楽データをＨＤＤに記録することができると共に、記録したディジタル音楽データを再生することができる。

電子機器１は、筐体２と、データ入力端子３と、ヘッドホン端子４と、表示部５と、操作部６と、本発明の実施形態に係るプリント回路板１０とを備えている。筐体２はプリント回路板１０を覆っており、筐体２にはデータ入力端子３と、ヘッドホン端子４と、表示部５と、操作部６とが設けられている。データ入力端子３は、例えばＵＳＢ端子であり、ＵＳＢケーブルを介して接続するパーソナルコンピュータから音楽データを受ける。ヘッドホン端子４には、例えばヘッドホンが接続され、これによって再生した音楽を聴くことができる。表示部５は、例えば液晶ディスプレイであり、音楽再生時に、曲名や歌手名などの文字情報を表示する。操作部６には、ユーザが各種操作を行うための各種操作ボタンが配置されており、これによって電源投入切断、音楽データの記録、音楽再生などの各種機能を実行させることができる。

プリント回路板１０は、ＨＤＤ１１と、ＣＰＵ１２といった半導体部品と、抵抗素子１３，１４や容量素子１５などの受動部品と、プリント配線板２０とを備えている。ＨＤＤ１１には、データ入力端子３から入力される音楽データが記録されると共に、各種機能を実現するための各種プログラムが予め記憶されている。ＣＰＵ１２は、操作部６によるユーザからの指令に基づいて、ＨＤＤ１１に記憶された各種プログラムを実行し、ＨＤＤ１１への音楽データの記録や、ＨＤＤ１１に記録されている音楽データの再生などを行う。また、ＨＤＤ１１に記録されている文字データを表示部５に表示する。これらのＨＤＤ１１やＣＰＵ１２、抵抗素子１３，１４、容量素子１５などの電子部品は、プリント配線板２０に搭載される。以下では、ＣＰＵ１２及び抵抗素子１３をそれぞれ半導体部品１２、表面実装部品１３と言い換えることとする。

図３は、図２に示すプリント回路板におけるIII−III線に沿う断面図である。プリント配線板２０は、部品搭載面２０ｓに第１の配線板電極２０ａと第２の配線板電極２０ｂとを有している。本実施形態では、第１の配線板電極２０ａは表面実装部品１３に対応した大きさを有しており、第２の配線板電極２０ｂははんだバンプ３０に対応した大きさを有している。

半導体部品１２は、本実施形態では、集積回路が形成されたベアチップであり、プリント配線板２０の部品搭載面２０ｓに対面する電極形成面（一方の面）１２ｓ上に、第１の半導体部品電極１２ａと第２の半導体部品電極１２ｂとを有している。本実施形態では、第１の半導体部品電極１２ａは、表面実装部品１３と接続される電極であり、表面実装部品１３に対応した大きさを有している。一方、第２の半導体部品電極１２ｂは、表面実装部品１３と接続されない電極であり、はんだバンプ３０に対応した大きさを有している。

表面実装部品１３は、本実施形態では、大きな電流が流れる抵抗素子である。換言すれば、表面実装部品１３は、半導体部品１２内、すなわちベアチップ内に形成しようとすると大きな実装面積を必要とし、ベアチップ内に形成することが困難である抵抗素子である。

表面実装部品１３は、第１の表面実装部品電極１３ａと第２の表面実装部品電極１３ｂとを有しており、半導体部品１２の電極形成面１２ｓからの第１の表面実装部品電極１３ａの高さと、半導体部品１２の電極形成面１２ｓからの第２の表面実装部品電極１３ｂとが略等しくなるように、半導体部品１２とプリント配線板２０との間に配置されている。換言すれば、表面実装部品１３は、第１の表面実装部品電極１３ａと第２の表面実装部品電極１３ｂとが電極形成面１２ｓに沿う方向に並ぶように、横方向に、半導体部品１２とプリント配線板２０との間に配置されている。

第１の表面実装部品電極１３ａは第１の半導体部品電極１２ａに直接接続されており、第２の表面実装部品電極１３ｂは第１の配線板電極２０ａに直接接続されている。なお、第１の表面実装部品電極１３ａと第２の表面実装部品電極１３ｂとの間の部分は、固定用接着剤３５によって半導体部品１２に接着されている。

はんだバンプ３０は、第２の半導体部品電極１２ｂと第２の配線板電極２０ｂとの間に設けられており、これらの電極同士を接続する。

次に、プリント回路板１０の製造方法について説明する。図４は、本発明の実施形態に係るプリント回路板の製造方法を示すフローチャートである。

まず、第１の配線板電極２０ａと第２の配線板電極２０ｂとを有するプリント配線板２０と、電極形成面１２ｓに第１の半導体部品電極１２ａと第２の半導体部品電極１２ｂとを有する半導体部品１２と、第１の表面実装部品電極１３ａと第２の表面実装部品電極１３ｂとを有する表面実装部品１３とを準備し、半導体部品１２の電極形成面１２ｓ上に配置された第１の半導体部品電極１２ａ及び第２の半導体部品電極１２ｂに、はんだマスクを用いてクリームはんだを印刷する（準備工程：Ｓ０１）。

次に、表面実装部品１３の第１の表面実装部品電極１３ａと第２の表面実装部品電極１３ｂとの間に固定用接着剤３５を塗布した後、この固定用接着剤３５が半導体部品１２に付着するように、すなわち第１の表面実装部品電極１３ａの電極搭載面１２ｓからの高さと第２の表面実装部品電極１３ｂの電極搭載面１２ｓからの高さが略等しくなるように、且つ第１の表面実装部品電極１３ａが第１の半導体部品電極１２ａに直接接続されるように、表面実装部品１３を半導体部品１２の電極形成面１２ｓ上に搭載する（第１の搭載工程：Ｓ０２）。

次に、はんだバンプ３０を第２の半導体部品電極１２ｂに搭載する（Ｓ０３）。その後、リフロー加熱及び冷却にて固定用接着剤３５及びクリームはんだを融解及び硬化させて、表面実装部品１３を半導体部品１２に固定すると共に、第１の表面実装部品電極１３ａと第１の半導体部品電極１２ａ、及びはんだバンプ３０と第２の半導体部品電極１２ｂをそれぞれ接続する（Ｓ０４）。

一方、プリント配線板２０の部品搭載面２０ｓ上に配置された第１の配線板電極２０ａ及び第２の配線板電極２０ｂに、はんだマスクを用いてクリームはんだを印刷し（準備工程：Ｓ０５）、上記した抵抗素子１４や容量素子１５などのその他の表面実装部品をプリント配線板２０の部品搭載面２０ｓ上に搭載する（Ｓ０６）。

次に、上記したＨＤＤ１１などのマウンタでの自動搭載が不可能な異形部品をプリント配線板２０の部品搭載面２０ｓ上に搭載すると共に、Ｓ０４において表面実装部品１３及びはんだバンプ３０が搭載された半導体部品１２を、電極形成面１２ａと部品搭載面２０ｓとが対面するように、プリント配線板２０の部品搭載面２０ｓ上に搭載する。このとき、第２の表面実装部品電極１３ｂを第１の配線板電極２０ａに接続すると共に、第２の半導体部品電極１２ｂを第２の配線板電極２０ｂにバンプ３０を介して接続して、プリント配線板２０と部品搭載面２０ｓとの間に表面実装部品１３を配置する（第２の搭載工程：Ｓ０７）。

その後、リフロー加熱及び冷却にてクリームはんだを融解及び硬化させて、第２の表面実装部品電極１３ｂと第１の配線板電極２０ａ、及びはんだバンプ３０と第２の配線板電極２０ｂをそれぞれ接続する（Ｓ０４）。

図５は、図３に示すプリント回路板における表面実装部品周辺を示す等価回路図であり、図６は、従来のプリント回路板における表面実装部品周辺を示す等価回路図である。図６には、表面実装部品１３を半導体部品１２に並置した従来のプリント回路板の等価回路が示されている。従来のプリント回路板では、半導体部品１２の電極１２ｂと表面実装部品１３の電極１３ａとの間にプリント配線板２０の配線、すなわち伝送線路Ｔが存在する。伝送線路ＴのインピーダンスＺは下式（１）によって求められ、伝送線路Ｔを伝播する信号の周波数に依存することとなる。
Ｚ＝Ｒ＋（ｊωＬ＋１／ｊωＣ）・・・（１）
Ｒ：伝送線路Ｔの導体損で主に定まる抵抗値
Ｌ：伝送線路Ｔのインダクタンス
Ｃ：伝送線路Ｔのキャパシタンス

一般に、伝送線路Ｔの幅は細いので、伝送線路ＴにおけるインダクタンスＬは比較的大きく、キャパシタンスＣは比較的小さい。したがって、上記（１）式において、１／ｊωＣの項は省略してもよいこととなる。故に、伝送線路Ｔを伝播する信号の周波数が高くなると、伝送線路ＴにおけるインピーダンスＺが大きくなり、半導体部品１２と伝送線路Ｔとの間でインピーダンス不整合が生じてしまう。その結果、半導体部品１２と伝送線路Ｔとの間で信号の反射が生じ、信号の伝達率が低下してしまう。

しかしながら、図５に示すように、本実施形態のプリント回路板１０によれば、表面実装部品１３を半導体部品１２直下に配置することができるので、半導体部品１２と表面実装部品１３との間のインピーダンス不整合の発生を低減することができる。その結果、半導体部品１２と伝送線路Ｔとの間の信号の伝達率低下を低減することが可能となる。

また、本実施形態のプリント回路板１０及びプリント回路板の製造方法によれば、表面実装部品１３が半導体部品１２とプリント配線板２０との間に配置されているので、部品の高密度実装化が可能となる。

また、本実施形態のプリント回路板１０及びプリント回路板の製造方法によれば、半導体部品１２の電極形成面１２ｓからの表面実装部品１３の第１の表面実装部品電極１３ａの高さと第２の表面実装部品電極１３ｂの高さとが略等しくなるように表面実装部品１３が配置されているので、すなわち表面実装部品１３が横方向に配置されているので、上記した特許文献１と比較して、プリント回路板１０の高さを低くすることができ、電子機器１において高密度実装化を可能とすることができる。

近年、はんだバンプ３０としては、径が０．２ｍｍ〜０．３ｍｍ程度であるバンプが広く用いられている。一方、表面実装部品１３としては、高さ及び幅が０．２ｍｍであり、長さが０．４ｍｍである部品（０４０２タイプ）が存在する。これによれば、表面実装部品１３の高さをはんだバンプ３０の径以下とすることが可能である。すなわち、表面実装部品１３の電極形成面１２ｓからの高さをはんだバンプ３０の電極形成面１２ｓからの高さ以下とすることが可能である。その結果、はんだバンプ３０を用いた半導体部品１２の従来の実装技術を用い、外付け部品が必要な電極のみ、はんだバンプ３０に代えて表面実装部品１３を搭載することができる。

なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、半導体部品１２とプリント配線板２０との間にアンダーフィルを注入してもよいし、半導体部品１２には、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）などのバンプを用いることができる様々なパッケージが適用されてもよい。また、表面実装部品には、抵抗素子や容量素子などの受動部品の他にも表面実装可能な能動部品が適用されてもよいし、表面実装部品の高さとバンプの径とは上記した寸法に限定されることなく様々な組み合わせが考えられる。

また、本実施形態では、表面実装部品１３が半導体部品１２とプリント配線板２０とに対して直列に接続される一例を示したが、半導体部品１２に対する表面実装部品１３の接続態様は様々な態様が考えられる。図７は、半導体部品１２に対する表面実装部品１３の接続態様を示す図である。

図７（ａ）に示すように、表面実装部品１３の第１の表面実装部品電極１３ａ及び第２の表面実装部品電極１３ｂは、それぞれ、半導体部品１２の第１の半導体部品電極１２ａ、第３の半導体部品電極１２ｃに接続されてもよい。これによれば、大容量の容量素子などの表面実装部品１３を半導体部品１２内の回路素子の代替素子として用いることができる。

また、図７（ｂ）に示すように、表面実装部品１３の第１の表面実装部品電極１３ａが半導体部品１２の第１の半導体部品電極１２ａに加えてプリント配線板２０の第１の配線板電極２０ａにも接続され、第２の表面実装部品電極１３ｂが第２の配線板電極２０ｂに接続されてもよい。これによれば、抵抗素子などの表面実装部品１３を半導体部品１２におけるインターフェース回路の終端抵抗として用いることができる。

また、半導体部品１２がベアチップである場合、配線板の誘電体層の材料とベアチップの基板の材料とを同一としてもよい。例えば、ベアチップの基板の材料がＳｉであるときには、配線板の誘電体層にＳｉが用いられてもよい。これによれば、半導体部品１２と配線板との熱膨張率を同一とすることができ、半導体部品１２、表面実装部品１３及び配線板における各接続部の接続信頼性を向上することができる。特に、ハンダバンプに比して弾性力が低いと予想される表面実装部品１３と半導体部品１２との接続部、表面実装部品１３と配線板との接続部の接続信頼性を向上することができる。また、アンダーフィルが不要となる利点も有する。

本発明の実施形態に係る電子機器を示す斜視図である。 図１に示す電子機器を一部破断して示す斜視図である。 図２に示すプリント回路板におけるIII−III線に沿う断面図である。 本発明の実施形態に係るプリント回路板の製造方法を示すフローチャートである。 図３に示すプリント回路板における表面実装部品周辺を示す等価回路図である。 従来のプリント回路板における表面実装部品周辺を示す等価回路図である。 半導体部品１２に対する表面実装部品１３の接続態様を示す図である。

符号の説明

１…電子機器、２…筐体、３…データ入力端子、４…ヘッドホン端子、５…表示部、６…操作部、１０…回路板、１２…半導体部品、１２ａ…第１の半導体部品電極、１２ｂ…第２の半導体部品電極、１２ｃ…第３の半導体部品電極、１２ｓ…電極形成面、１３…表面実装部品、１３ａ…第１の表面実装部品電極、１３ｂ…第２の表面実装部品電極、２０…配線板、２０ａ…第１の配線板電極、２０ｂ…第２の配線板電極、２０ｓ…部品搭載面、３０…バンプ、３５…固定用接着剤。

Claims (7)

1. 第１の配線板電極と第２の配線板電極とを有した配線板と、
   一方の面に第１の半導体部品電極と第２の半導体部品電極とを有した半導体部品と、
   前記配線板と前記一方の面との間に実装され、第１の実装部品電極と第２の実装部品電極とを有する実装部品とを備え、
   前記半導体部品と前記配線板とは、前記第２の半導体部品電極と前記第２の配線板電極とによってバンプを介して電気的に接続し、
   前記実装部品は、前記第１の実装部品電極が前記第１の半導体部品電極と、前記第２の実装部品電極が前記第１の配線板電極と夫々電気的に接続して
   いることを特徴とする回路板。
2. 配線板電極を有した配線板と、
   一方の面に第１の半導体部品電極、第２の半導体部品電極及び第３の半導体部品電極を有した半導体部品と、
   前記配線板と前記一方の面との間に実装され、第１の実装部品電極と第２の実装部品電極とを有する実装部品とを備え、
   前記半導体部品と前記配線板とは、前記第２の半導体部品電極と前記配線板電極とによってバンプを介して電気的に接続し、
   前記実装部品は、前記第１の実装部品電極が前記第１の半導体部品電極と、前記第２の実装部品電極が前記第３の半導体部品電極と夫々電気的に接続して
   いることを特徴とする回路板。
3. 前記実装部品は、前記半導体部品の前記一方の面に固定されている、
   請求項１又は２に記載の回路板。
4. 前記実装部品の前記一方の面からの高さが、前記バンプの前記一方の面からの高さ以下であることを特徴とする、
   請求項１〜３の何れか１項に記載の回路板。
5. 前記半導体部品はベアチップであり、
   前記配線板における誘電体層の材料が、前記ベアチップの基板の材料と同一であることを特徴とする、
   請求項１〜４の何れか１項に記載の回路板。
6. 第１の配線板電極と第２の配線板電極とを有する配線板と、一方の面に第１の半導体部品電極と第２の半導体部品電極とを有する半導体部品と、第１の実装部品電極と第２の実装部品電極とを有する実装部品とを準備する準備工程と、
   前記準備工程により準備された前記半導体部品に前記準備工程により準備された前記実装部品を搭載する工程であって、前記第１の実装部品電極を前記一方の面における前記第１の半導体部品電極に接続して搭載する第１の搭載工程と、
   前記第１の搭載工程を経た前記半導体部品を前記準備工程により準備された前記配線板に搭載する工程であって、前記第２の実装部品電極を前記第１の配線板電極に接続すると共に、前記第２の半導体部品電極を前記第２の配線板電極にバンプを介して接続することによって、前記配線板と前記一方の面との間に前記実装部品を実装する第２の搭載工程と、
   を有することを特徴とする、回路板の製造方法。
7. 配線板に半導体部品及び実装部品が配置された回路板を備え、
   前記配線板は、第１の配線板電極と第２の配線板電極とを有し、
   前記半導体部品は、一方の面に第１の半導体部品電極と第２の半導体部品電極とを有し、
   前記実装部品は、前記配線板と前記一方の面との間に実装され、第１の実装部品電極と第２の実装部品電極とを有し、
   前記半導体部品と前記配線板とは、前記第２の半導体部品電極と前記第２の配線板電極とによってバンプを介して電気的に接続し、
   前記実装部品は、前記第１の実装部品電極が前記第１の半導体部品電極と、前記第２の実装部品電極が前記第１の配線板電極と夫々電気的に接続して
   いることを特徴とする、電子機器。

Images