JP3428434B2 - 積層セラミック電子部品の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば積層コンデ
ンサのような積層セラミック電子部品の製造方法に関
し、より詳細には、未焼成のマザーの積層体から個々の
電子部品単位の積層体を分割する工程が改良された積層
セラミック電子部品の製造方法に関する。

【０００２】

【従来の技術】従来、積層セラミック電子部品を製造す
るに際しては、量産性を高めるために、未焼成のマザー
の積層体を得、該マザーの積層体を所定の方向に切断す
ることにより、個々の積層セラミック電子部品単位の積
層体を得ていた。

【０００３】すなわち、まず、複数の内部電極がセラミ
ック層を介して積層されている積層セラミック電子部品
部分が所定の間隔を隔てて複数形成されている未焼成の
マザーの積層体を用意する。次に、このマザーの積層体
を積み重ね方向に加圧した後、個々の積層セラミック電
子部品単位の積層体に分割するためにマザーの積層体を
所定の方向に切断する。しかる後、切断により得られた
個々の積層セラミック電子部品単位の積層体を焼成し、
複数の内部電極がセラミック層を介して重なり合わされ
たセラミック焼結体を得ていた。

【０００４】ところで、上記マザーの積層体を切断する
に際しては、切断刃やダイサーが用いられていた。図５
及び図６を参照して、従来の積層セラミック電子部品の
製造方法における上記切断工程を説明する。

【０００５】図５は、切断刃を用いて、マザーの積層体
を切断する工程を説明するための部分切欠断面図であ
る。マザーの積層体５１では、複数の内部電極５２がセ
ラミック層を介して積層されて、積層セラミック電子部
品部分５３，５４が形成されている。図５では、特に図
示はしないが、積層セラミック電子部品部分５３，５４
以外にも、多数の積層セラミック電子部品部分が同様に
構成されている。

【０００６】上記マザーの積層体５１を得た後、まず、
積み重ね方向に加圧し、セラミック層と内部電極とを密
着させる。しかる後、個々の積層セラミック電子部品部
分単位に分割するために、切断刃５５を用いて図示の破
線Ａに沿ってマザーの積層体５１を切断する。すなわ
ち、隣接する積層セラミック電子部品部分５３，５４の
内部電極５２，５２間のギャップの中央において、破線
Ａに沿って切断刃５５を用いてマザーの積層体５１を切
断する。

【０００７】この切断により、積層セラミック電子部品
部分５３と積層セラミック電子部品部分５４とが分割さ
れる。このようにして、切断刃５５を用いてマザーの積
層体５１を切断することにより、個々の積層セラミック
電子部品部分５３，５４が得られる。この切断刃５５を
用いた切断においては、マザーの積層体５１が破線Ａに
沿って分割されるだけであり、切断によりマザーの積層
体５１の一部は殆ど除去されない。

【０００８】他方、図６に示すように、ダイサー５６を
用いてマザーの積層体５１を切断する方法も用いられて
いる。ダイサー５６を用いる方法では、図５の場合と同
様に、隣り合う積層セラミック電子部品部分５３，５４
間の間隔のほぼ中央において、マザーの積層体５１を切
断する。もっとも、ダイサー５６を用いた場合には、ダ
イサー５６の切断幅に応じて、マザーの積層体５１を構
成している未焼成のセラミック部分が除去される。

【０００９】

【発明が解決しようとする課題】例えば積層コンデンサ
のような積層セラミック電子部品では、小型化を進める
ために、より多くの内部電極が積層されると共に、重な
り合っている内部電極間のセラミック層の厚みがより薄
くなってきている。その結果、上記のようにマザーの積
層体５１を得た後に、積み重ね方向に加圧してセラミッ
ク層と内部電極とを密着させ、切断する方法により積層
セラミック電子部品を得た場合、焼成後に、セラミック
焼結体端面において、セラミック層の層間剥離、いわゆ
るデラミネーションと称されている現象が生じがちであ
るという問題があった。

【００１０】本発明の目的は、マザーの積層体を用いて
積層セラミック電子部品を効率良く製造する方法におい
て、最終的に得られた積層セラミック電子部品における
セラミック層間のデラミネーションが生じがたい、積層
セラミック電子部品の製造方法を提供することにある。

【００１１】

【課題を解決するための手段】請求項１に記載の発明に
係る積層セラミック電子部品の製造方法は、複数の内部
電極がセラミック層を介して積層されている積層セラミ
ック電子部品部分が所定の間隔を隔てて複数形成されて
いる未焼成のマザーの積層体を用意する工程と、前記マ
ザーの積層体を積み重ね方向に加圧する工程と、前記マ
ザーの積層体を個々の積層セラミック電子部品単位の積
層体に分割するために切断するにあたり、積層セラミッ
ク電子部品部分の内部電極と、該電子部品部分に隣接す
る積層セラミック電子部品部分の内部電極との間の間隔
をＸとしたとき、隣接する電子部品部分間のほぼ中央部
において、（１／３）Ｘ以上の幅の積層体部分が除去さ
れるようにマザーの積層体を切断する工程と、前記切断
工程により得られた個々の積層セラミック電子部品単位
の積層体を焼成して焼結体を得る工程と、前記焼結体の
外表面に内部電極に接続されるように外部電極を形成す
る工程とを備えることを特徴とする。

【００１２】請求項２に記載の発明では、上記切断は、
切断幅が（１／３）Ｘ以上のダイサーを用いて行われ
る。請求項３に記載の発明では、上記積層セラミック電
子部品として積層コンデンサが製造される。

【００１３】以下、本発明の詳細を説明する。従来の積
層セラミック電子部品おいて、小型化及び多層化を進め
た場合にデラミネーションが生じがちとなる理由につい
て検討した結果、マザーの積層体から個々の積層セラミ
ック電子部品単位の積層体に切断した際に、切断面近傍
において歪みが生じており、焼成後に歪みに起因するデ
ラミネーションが生じていることが確かめられた。

【００１４】すなわち、積層セラミック電子部品の製造
にあたり、内部電極の積層数を増大し、小型化及び多層
化を進めた場合、マザーの積層体を得た後に加圧する
と、内部電極５２が積層されている部分と、積層されて
いない部分Ｂ（図５参照）とでは、圧力の加わり方に大
きな差が生じている。内部電極５２が積層されていない
部分Ｂでは、圧力が加わりがたいため、密度が低く、逆
に、内部電極５２が積層されている部分では圧力が加わ
りやすく、加圧後の密度が高められている。

【００１５】従って、内部電極５２が積層されている部
分と、積層されていない部分Ｂとの間で未焼成のセラミ
ック層に図６に破線Ｃで示すような歪みが生じていた。
この歪みは、隣接する積層セラミック電子部品５３，５
４間のギャップの中央で最も大きくなっているものと考
えられる。

【００１６】そのため、切断刃５５やダイサー５６を用
いてマザーの積層体５１を切断した場合、切断面近傍に
歪みが残存しており、後工程で個々の積層体を焼成して
得られた焼結体において、上記切断面に相当する面にお
いてデラミネーションが発生しているものと考えられ
る。

【００１７】本発明は、内部電極が積層されていない部
分Ｂの歪みに起因するデラミネーションを抑制するため
に、上記のように、隣接する積層セラミック電子部品の
内部電極間の間隔をＸとしたときに、隣接する電子部品
部分間のほぼ中央部において、（１／３）Ｘ以上の幅の
積層体部分が除去されるようにマザーの積層体を切断す
ることにより、歪みの大きな積層体部分を除去し、それ
によって上記デラミネーションの発生を抑制したことに
特徴を有する。

【００１８】

【発明の実施の形態】以下、本発明の一実施例を図面を
参照しつつ、より具体的に説明する。本実施例では、マ
ザーの積層体を用い、図３に略図的に示す積層コンデン
サ１を製造する。まず、図４に示すマザーのセラミック
グリーンシート２，３を用意する。マザーのセラミック
グリーンシート２，３は、チタン酸バリウム系セラミッ
クスのような適宜の誘電体セラミックスを主体とするセ
ラミックスラリーをシート成形することにより得られ
る。

【００１９】マザーのセラミックグリーンシート２，３
上に、それぞれ、例えばＮｉを主体とする導電ペースト
をスクリーン印刷することにより、内部電極４，５を形
成する。

【００２０】次に、マザーのセラミックグリーンシート
２，３を交互に複数枚積層し、上下に、内部電極が印刷
されていない無地のセラミックグリーンシートを適宜の
枚数積層し、マザーの積層体を得る。

【００２１】このようにして得られたマザーの積層体を
積層方向に加圧した後、図１及び図２に示すように切断
する。すなわち、図１に示すように、マザーの積層体６
では、上記した内部電極４，５が交互に積層されている
積層セラミック電子部品部分７，８が所定の間隔を隔て
て配置されている。なお、図１は、図４中のＥ−Ｅ線に
相当の部分で切断した部分の断面図である。また、図２
は、上記マザーの積層体６を図１の紙面−紙背方向に沿
って切断した部分の断面図に相当する。すなわち、図４
のＤ−Ｄ線に沿う部分に相当する部分の断面図である。

【００２２】上記マザーの積層体６を切断し、個々の積
層セラミック電子部品部分７，８を得るにあたっては、
積層セラミック電子部品部分７の内部電極４と、隣接す
る積層セラミック電子部品部分８の内部電極４との間の
間隔をＸとしたときに、隣接する両電子部品部分７，８
間のほぼ中央部において、（１／３）Ｘ以上の幅の積層
体部分が除去されるように切断を行う。本実施例では、
この切断を行うために、切断幅が（１／３）Ｘ以上のダ
イサー９が用いられる。

【００２３】上記のように、ダイサー９を用いてマザー
の積層体６を厚み方向に切断し、個々の積層セラミック
電子部品部分７，８を得る。なお、図２に示すように、
図１に示されている部分とは直交する方向の端面におい
ては、個々の積層セラミック電子部品部分７，１０が隣
りあっている。この場合、積層セラミック電子部品部分
７の内部電極５と、隣り合う積層セラミック電子部品部
分１０の内部電極５との間の間隔がＸとされ、隣接する
両電子部品部分７，１０間のほぼ中央部において、同様
に（１／３）Ｘ以上の幅の積層体部分が除去されるよう
に、マザーの積層体６を切断する。すなわち、内部電極
４は、図２に示す断面方向では、隣り合う積層セラミッ
ク電子部品部分間に至るように形成されているため、こ
の方向においては内部電極５，５間の間隔が間隔Ｘとさ
れる。

【００２４】上記のようにして、個々の積層セラミック
電子部品部分の積層体を得、常法に従って焼成すること
により、個々の積層セラミック電子部品単位の焼結体を
得ることができる。このようにして、図３に示す焼結体
１１が得られる。焼結体１１内においては、複数の内部
電極４Ａ，５Ａが交互に積層されている。

【００２５】内部電極４Ａは、セラミック焼結体１１の
一方の端面１１ａに引き出されており、内部電極５Ａは
端面１１ａとは反対側の端面１１ｂに引き出されてい
る。端面１１ａ，１１ｂを覆うように、例えばＡｇペー
ストを塗布し、焼き付けることにより、外部電極１２、
１３が形成され、それによって積層コンデンサが１が得
られる。

【００２６】本実施例の製造方法では、上記のようにマ
ザーの積層体６を厚み方向に切断するに際し、隣接する
電子部品部分間のほぼ中央部において、（１／３）Ｘ以
上の幅の積層体部分が除去されるようにマザーの積層体
６が切断される。従って、歪みの最も大きな積層体部分
が切断により除去されることになるため、得られた個々
の積層体において切断面近傍の歪みが小さくされてい
る。よって、焼結体１１の側面及び端面におけるデラミ
ネーションの発生が効果的に抑制される。これを、具体
的な実験例に基づき説明する。

【００２７】上記積層コンデンサ１として、１．６×
０．８×０．８ｍｍの寸法を有し、Ｎｉを主体とする内
部電極が１６０枚積層されており、隣接する内部電極間
のセラミック層の厚みが３μｍであり、設計静電容量値
が１μＦの積層コンデンサ１を製造した。この場合、マ
ザーの積層体６を切断するにあたり、下記の表１に示す
ように間隔Ｘに対し、切断により積層体が除去される部
分の幅を、０、０．１Ｘ、０．２Ｘ、０．３Ｘ、及び
０．５Ｘとし、それぞれ積層体を得た。そして、得られ
た積層体を焼成し、焼結体を得た。このようにして得ら
れた各焼結体について、側面及び端面を観察し、内部
電極とセラミック層との間の剥がれの発生割合及びデ
ラミネーションの発生割合を以下の要領で評価した。

【００２８】内部電極とセラミック層との剥がれの割
合…目視による外観の検査により不良品の割合を算出し
た。 デラミネーションの発生割合…焼結体の長さ方向と積
層方向とに平行な面を研磨し、電子顕微鏡による検査か
ら不具合の発生率を算出した。

【００２９】結果を下記の表１に示す。なお、表１にお
いては、上記，の評価は、それぞれ１０００個の焼
結体についての平均値である。

【００３０】

【表１】

【００３１】表１から明らかなように、切断幅、すなわ
ち切断によりマザーの積層体が除去される部分の幅を
０．３Ｘ以上とした場合、内部電極とセラミック層との
間の剥がれ及びデラミネーションの発生が皆無であった
のに対し、切断幅が０．２Ｘ以下の場合には、内部電極
とセラミック層との剥がれ及びデラミネーションの発生
が認められた。従って、上記実施例のように、隣接する
積層セラミック電子部品部分間において、切断幅を０．
３Ｘ以上とすれば、内部電極とセラミック層との間の剥
がれ及びセラミック層間のデラミネーションを確実に防
止し得ることがわかる。

【００３２】なお、上記実施例では、積層コンデンサの
製造方法につき説明したが、本発明は、複数の内部電極
を介してセラミック層が積層されている未焼成のマザー
の積層体における上記部分的な歪みに起因するデラミネ
ーションの発生を抑制するものであるため、積層コンデ
ンサだげでなく、積層バリスタ、積層セラミック基板、
積層セラミック圧電部品、積層サーミスタなど様々な積
層セラミック電子部品の製造に用いることができ、上記
と同様の効果を得ることができる。

【００３３】

【発明の効果】請求項１に記載の発明に係る積層セラミ
ック電子部品の製造方法では、マザーの積層体を切断し
て個々の積層セラミック電子部品単位の積層体を得るに
あたり、隣接する積層セラミック電子部品部分間の内部
電極間の間隔をＸとしたときに、隣接する電子部品部分
間のほぼ中央部において、（１／３）Ｘ以上の幅の積層
体部分が除去されるようにマザーの積層体が切断され
る。従って、最も歪みの大きな部分が切断により除去さ
れるため、得られた個々の積層体の切断面近傍は低歪化
される。よって、該積層体を焼成することにより得られ
た焼結体における内部電極とセラミック層との間の剥離
やセラミック層間のデラミネーションを効果的に抑制す
ることができ、耐湿性などの信頼性に優れた積層セラミ
ック電子部品を安定に提供することが可能となる。

【００３４】請求項２に記載の発明では、切断が、切断
幅が（１／３）Ｘ以上のダイサーを用いて切断されるた
め、従来のダイサーに代えて、切断幅が異なるダイサー
を用意するだけで、工程数を増加することなく、従来と
同じ工程で、デラミネーションの発生や内部電極とセラ
ミック層との間の剥離を確実に防止することができる。

【００３５】請求項３に記載の発明では、上記積層セラ
ミック電子部品として、積層コンデンサが得られるの
で、積層コンデンサの小型化及び多層化に容易に対応す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例においてマザーの積層体をダ
イサーを用いて切断する工程を説明するための部分切欠
断面図。

【図２】図１に示したマザーの積層体の異なる方向に沿
う断面において、マザーの積層体をダイサーを用いて切
断する工程を説明するための部分切欠断面図。

【図３】本発明の一実施例で得られる積層セラミック電
子部品としての積層コンデンサを示す断面図。

【図４】（ａ），（ｂ）は、それぞれ、本発明の一実施
例において用意られるマザーのセラミックグリーンシー
ト及びその上に形成される内部電極パターンを説明する
ための各平面図。

【図５】従来の積層コンデンサの製造方法においてマザ
ーの積層体を切断刃により切断する工程を説明するため
の部分切欠断面図。

【図６】従来の積層コンデンサの製造に際しマザーの積
層体をダイサーを用いて切断する工程を説明するための
部分切欠断面図。

【符号の説明】

１…積層コンデンサ（積層セラミック電子部品） ２，３…マザーのセラミックグリーンシート ４，５…内部電極 ４Ａ，５Ａ…内部電極 ６…マザーの積層体 ７，８…個々の積層セラミック電子部品部分 ９…ダイサー １０…積層セラミック電子部品部分 １１…焼結体 １２，１３…外部電極

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数の内部電極がセラミック層を介して
   積層されている積層セラミック電子部品部分が所定の間
   隔を隔てて複数形成されている未焼成のマザーの積層体
   を用意する工程と、 前記マザーの積層体を積層方向に加圧する工程と、 前記マザーの積層体を個々の積層セラミック電子部品単
   位の積層体に分割するために切断するにあたり、積層セ
   ラミック電子部品部分の内部電極と、該電子部品部分に
   隣接する積層セラミック電子部品部分の内部電極との間
   の間隔をＸとしたとき、隣接する電子部品部分間のほぼ
   中央部において、（１／３）Ｘ以上の幅の積層体部分が
   除去されるようにマザーの積層体を厚み方向に切断する
   工程と、 前記切断工程により得られた個々の積層セラミック電子
   部品単位の積層体を焼成して焼結体を得る工程と、 前記焼結体の外表面に内部電極に接続されるように外部
   電極を形成する工程とを備えることを特徴とする、積層
   セラミック電子部品の製造方法。
2. 【請求項２】 前記切断を、切断幅が（１／３）Ｘ以上
   のダイサーを用いて行う、請求項１に記載の積層セラミ
   ック電子部品の製造方法。
3. 【請求項３】 前記積層セラミック電子部品が積層コン
   デンサである請求項１または２に記載の積層セラミック
   電子部品の製造方法。