JP2015130474A - 多層セラミック基板及びその製造方法 - Google Patents

Abstract

【課題】多層セラミック基板及びその製造方法を提供する。
【解決手段】本発明による多層セラミック基板は、第１パッド電極を含む複数のセラミック層と、上記第１パッド電極と電気的に接続されるように上記セラミック層内に形成され、上記セラミック層より収縮開始温度が低い物質で形成される内部ビアと、上記内部ビアの外周面をカバーするように上記セラミック層内に形成される外部ビアと、を含み、上記外部ビアが、導電性物質と、上記内部ビア側に拡散されて上記内部ビアの焼成速度を低減させるために上記導電性物質に添加される添加物質と、を含むことを特徴とする 。
【選択図】図１

Description

本発明は、多層セラミック基板に関する。

近年、高周波帯域でも特性が安定に実現されるセラミックパッケージが要求されている。 このためには、セラミック基板の電極パターンが整列される必要があり、電極パターン同士の間の間隔が一定であることが好ましい。
また、ビア電極の充填率が十分に確保される必要があり、このためには、セラミック基板の焼成の際に、ビア電極とセラミック層との焼成挙動が適合されることが好ましい。

ビア電極は、収縮開始温度がセラミックの収縮開始温度より低いので、ビア電極がセラミック層よりも速く収縮する。セラミック基板の焼成の際に、ビア電極の粒子成長とセラミック層の粒子成長との間に大きなギャップが発生すると、ビア電極とセラミック層との間には空隙が発生することがある。

上記空隙のため、電極の抵抗が大きくなったり、電極の間の接続が不良となって断線されたりすることがあり、セラミック層内に水分が浸透することもある。また、ビア電極がセラミック層から完全に離脱する致命的な問題も発生することがある。
本発明の背景技術は、大韓民国公開特許公報第１０−２０１３−００４４８６４号（無収縮セラミック基板及びその製造方法、２０１３．０５．０３公開）に開示されている。

大韓民国公開特許公報第１０−２０１３−００４４８６４号

本発明の目的は、焼成の際に粒子成長が均一である多層セラミック基板及びその製造方法を提供することにある。

本発明の一側面によれば、第１パッド電極を含む複数のセラミック層と、上記第１パッド電極と電気的に接続されるように上記セラミック層内に形成され、上記セラミック層よりも収縮開始温度が低い物質で形成される内部ビアと、上記内部ビアの外周面をカバーするように上記セラミック層内に形成される外部ビアと、を含み、上記外部ビアが、導電性物質と、上記内部ビア側に拡散されて上記内部ビアの焼成速度を低減させるために上記導電性物質に添加される添加物質と、を含むことを特徴とする多層セラミック基板が提供される。
上記内部ビアは、タングステンまたはモリブデンのうちの少なくとも一つを含むことができる。
上記導電性物質は、タングステンまたはモリブデンのうちの少なくとも一つを含み、上記添加物質は、ニッケル、パラジウム、コバルト、鉄、銀または白金のうちの少なくとも一つを含むことができる。
上記外部ビアにおいて、導電性物質の重量％は、上記添加物質の重量％より大きいことができる。
上記外部ビアは、上記内部ビアの外周面に連続的に形成することができる。
上記第１パッド電極と上記セラミック層との間に介在され、上記第１パッド電極の焼成速度を低減させる第２パッド電極をさらに含むことができる。
上記第２パッド電極は、上記外部ビアの上面と結合することができる。
上記第２パッド電極は、上記外部ビアと同じ物質で形成することができる。
上記第２パッド電極の厚みは、上記第１パッド電極の厚みよりも小さいことができる。

本発明の他の側面によれば、複数のセラミック層内に外部ビアを形成するステップと、上記外部ビアの内側に、上記外部ビアを長手方向に貫通する内部ビアを形成するステップと、上記セラミック層の表面に、上記内部ビアと電気的に接続するように第１パッド電極を形成するステップと、複数のセラミック層を積層して積層体を形成するステップと、上記積層体を焼成するステップと、を含み、上記外部ビアが、導電性物質と、上記内部ビア側に拡散されて上記内部ビアの焼成速度を低減させる添加物質と、を含むことを特徴とする多層セラミック基板の製造方法が提供される。
上記内部ビアは、タングステンまたはモリブデンのうちの少なくとも一つを含むことができる。
上記導電性物質は、タングステンまたはモリブデンのうちの少なくとも一つを含み、上記添加物質は、ニッケル、パラジウム、コバルト、鉄、銀または白金のうちの少なくとも一つを含むことができる。
上記セラミック層の上記外部ビアの内側に内部ビアを形成するステップの後に、上記第１パッド電極と上記セラミック層との間に介在され、上記第１パッド電極の焼成速度を低減させる第２パッド電極を形成するステップをさらに含むことができる。
上記第２パッド電極は、上記外部ビアと同じ物質で形成することができる。

本発明の実施例によれば、多層セラミック基板の収縮率偏差による不良率を低減することができる。

本発明の一実施例に係る多層セラミック基板を示す断面図である。 本発明の一実施例に係る多層セラミック基板を示す該基板と平行方向の断面図である。 本発明の一実施例に係る多層セラミック基板の製造方法を示す順序図である。 本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。 本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。 本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。 本発明の一実施例に係る多層セラミック基板の製造方法を示す一工程図である。

以下に、本発明に係る多層セラミック基板及びその製造方法の実施例を添付図面に基づいて詳細に説明し、添付図面に基づいて説明することに当たって、同一または対応する構成要素には、同一の図面符号を付し、これに対する重複説明は省略する。

また、以下に使用する「第１」、「第２」のような用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が、第１、第２の用語により限定されるものではない。

また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用される。

図１は、本発明の一実施例に係る多層セラミック基板を示す図面であり、図２は、本発明の一実施例に係る多層セラミック基板を示す断面図である。
図１を参照すると、本発明の一実施例に係る多層セラミック基板１００は、セラミック層１１０と、内部ビア１２０と、外部ビア１３０と、第２パッド電極１１２と、を含むことができる。

セラミック層１１０は、グリーンシート（ｇｒｅｅｎ ｓｈｅｅｔ）からなる層である。 グリーンシートは、アルミナパウダー（ａｌｕｍｉｎａ ｐｏｗｄｅｒ）をグリーンシートの９０〜９５重量％、その他に焼成助剤、着色用パウダー、有機バインダー、溶媒、分散剤、及び可塑剤を含ませてシート形態に製作したものである。多層セラミック基板１００は複数のセラミック層１１０で形成されている。

セラミック層１１０には、第１パッド電極１１１を形成することができる。第１パッド電極１１１は、複数のセラミック層１１０のうち、最上層及び最下層のセラミック層に形成される。第１パッド電極１１１は、タングステン（Ｗ）またはモリブデン（Ｍｏ）のうちの少なくとも一つを含むことができる。

内部ビア１２０は、第１パッド電極１１１に電気的に接続されるようにセラミック層１１０内に形成される導電体であって、複数のセラミック層１１０の間の電気的接続を担うことができる。内部ビア１２０は、セラミック層１１０を貫通する。

内部ビア１２０を構成する物質の収縮開始温度は、セラミック層１１０の収縮開始温度より低い。すなわち、セラミック層１１０よりも低い温度で焼成収縮が開始される。焼成収縮とは、セラミック基板の焼成によりセラミック基板が上下左右に収縮する現象のことである。ここで、内部ビア１２０は、タングステンまたはモリブデンのうちの少なくとも一つを含むことができる。

外部ビア１３０は、内部ビア１２０の外周面の少なくとも一部、好ましくは全体を覆うために、セラミック層１１０内に形成される導電体である。外部ビア１３０は、導電性物質及び添加物質を含むことができる。導電性物質は、金属であってもよい。添加物質は、上記内部ビア１２０側に拡散されて内部ビア１２０の焼成速度を低減させる物質である。

外部ビア１３０のために内部ビア１２０の焼成速度が低減するが、これは、焼成による粒子成長速度が低減することを意味する。すなわち、内部ビア１２０は、セラミック層１１０よりも速く収縮が開始されるが、外部ビア１３０のために粒子が徐々に成長することになる。

結果的に、内部ビア１２０は、セラミック層１１０と略同時に粒子成長が行われることが可能となり、全体的に均一な粒子成長が可能となる。セラミック基板の焼成の際に、粒子が均一に成長すると、粒子が緻密になりながら焼成可能となる。

外部ビア１３０を構成する導電性物質は、タングステンまたはモリブデンのうちの少なくとも一つを含むことができる。また、上記導電性物質は、内部ビア１２０と同じ物質からなることができる。

外部ビア１３０を構成する添加物質は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銀（Ａｇ）または白金（Ｐｔ）のうちの少なくとも一つを含むことができる。

外部ビア１３０における導電性物質の重量％は、添加物質の重量％より大きいことが好ましい。例えば、タングステン８０重量％とニッケル２０重量％とを含むことができる。この場合、ニッケルは、内部電極側に拡散されることができる。

添加物質としての物質は、電気抵抗が比較的大きい物質であるため、添加物質が導電性物質の重量％よりも小さな重量％を有するように添加されることにより、内部ビア１２０または外部ビア１３０の導電性を確保できる。

図２に示すように、外部ビア１３０は、内部ビア１２０の外周面の表面に形成でき、外周面を覆って形成できる。これにより、添加物質が効率的に内部ビア１２０に拡散されることができる。

再び図１を参照すると、第２パッド電極１１２は、第１パッド電極１１１とセラミック層１１０との間に介在されて第１パッド電極１１１の焼成速度を低減することができる。 ビア及びセラミック層１１０だけでなく、パッド電極を含むセラミック基板全体において略同時に粒子成長が行われることができる。

第２パッド電極１１２は、タングステンまたはモリブデンのうちの選択された少なくとも一つからなる導電性物質と、ニッケル、パラジウム、コバルト、鉄、銀または白金のうちの選択された少なくとも一つからなる添加物質とを含むことができる。

第２パッド電極１１２は、外部ビア１３０と同じ物質で形成できる。これにより、第２パッド電極１１２及び外部電極を形成するコスト及び時間を低減できる。

第２パッド電極１１２は、外部ビア１３０の上面と結合するように形成することができ、この場合、第２パッド電極１１２及び外部ビア１３０を同じ物質で形成すると、同種物質同士の結合がなされて、結合力を高めることができる。

第２パッド電極１１２の厚みは、第１パッド電極１１１の厚みよりも小さく形成することができる。これは、第２パッド電極１１２の抵抗が第１パッド電極１１１の抵抗より大きいので、第１パッド電極１１１の導電性を確保するためである。

上述したように、本発明の一実施例に係る多層セラミック基板によれば、多層セラミック基板の焼成の際に、粒子が均一に成長することができるので、焼成緻密化が可能となり、ビアとセラミック層との間に空隙が生じなくなる。

以上では、本発明の一実施例に係る多層セラミック基板について説明したが、以下では、本発明の一実施例に係る多層セラミック基板の製造方法について説明する。
図３は、本発明の一実施例に係る多層セラミック基板の製造方法を示す順序図であり、図４から図７は、本発明の一実施例に係る多層セラミック基板の製造方法を示す工程図である。

図３を参照すると、本発明の一実施例に係る多層セラミック基板の製造方法は、外部ビアを形成するステップＳ１１０と、内部ビアを形成するステップＳ１２０と、第１パッド電極及び第２パッド電極を形成するステップＳ１３０と、積層体を形成するステップＳ１４０と、積層体を焼成するステップＳ１５０と、を含むことができる。

図４を参照すると、外部ビア１３０を形成するステップＳ１１０は、複数のセラミック層１１０内に外部ビア１３０を形成するステップである。外部ビア１３０は、セラミック層１１０にホール（ｈｏｌｅ）を形成した後、電極物質を充填することにより形成することができる。ここで、電極物質は、タングステンまたはモリブデンのうちの少なくとも一つを含むペーストであることができる。

図５を参照すると、内部ビア１２０を形成するステップＳ１２０は、外部ビア１３０の 内側に、外部ビア１３０を長手方向に貫通する内部ビア１２０を形成するステップである。 この場合、上記電極物質を穿孔してホールを形成し、ホールの内部を他の電極物質で充填することにより、内部ビア１２０を形成することができる。

外部部ビア１３０は、導電性物質及び添加物質を含むことができる。添加物質は、上記内部ビア１２０側に拡散されて内部ビア１２０の焼成速度を低減させる物質である。

外部ビア１３０を構成する導電性物質は、タングステンまたはモリブデンのうちの少なくとも一つを含むことができる。また、上記導電性物質は、内部ビア１２０と同じ物質からなることができる。外部ビア１３０を構成する添加物質としては、ニッケル、パラジウム、コバルト、鉄、銀または白金のうちの少なくとも一つを含むことができる。また、外部ビアにおける導電性物質の重量％は、添加物質の重量％より大きいことが好ましい。

図６を参照すると、第１パッド電極１１１及び第２パッド電極１１２を形成するステップＳ１３０は、内部ビア１２０に電気的に接続される第１パッド電極１１１及び第２パッド電極１１２を上記セラミック層１１０の表面に形成するステップである。先ず、第２パッド電極１１２を形成し、第２パッド電極１１２上に第１パッド電極を形成することができる。

第１パッド電極１１１及び第２パッド電極１１２は全て導電性を有し、第２パッド電極１１２は、第１パッド電極１１１の焼成速度を低減させる役割をする。第２パッド電極１１２により、第１パッド電極１１１の粒子成長が、セラミック層１１０と類似して行われることができる。

第２パッド電極１１２は、外部ビア１３０と同じ物質で形成することができ、これにより、多層セラミック基板１００は、 粒子成長が全体的に均一に行われることができる。

図７を参照すると、積層体を形成するステップＳ１４０は、複数のセラミック層１１０を積層するステップであり、積層体を焼成するステップＳ１５０は、積層体を加熱して焼成するステップである。ここで、多層セラミック基板１００が高温同時焼成セラミックス（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：ＨＴＣＣ）である場合は、１４００〜１６００℃で焼成が行われ得る。

上述したように、本発明の一実施例に係る多層セラミック基板の製造方法によれば、セラミック基板を焼成する際に、同時に粒子成長が行われることができ、異種物質の間にも焼結緻密化が図れて、結果的に収縮率偏差による不良率を低減することができる。

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更させることができ、これも本発明の権利範囲内に含まれるといえよう。

１００ 多層セラミック基板
１１０ セラミック層
１１１ 第１パッド電極
１１２ 第２パッド電極
１２０ 内部ビア
１３０ 外部ビア

Claims (14)

1. 第１パッド電極を含む複数のセラミック層と、
   前記第１パッド電極と電気的に接続されるように前記セラミック層内に形成され、前記セラミック層よりも収縮開始温度が低い物質で形成される内部ビアと、
   前記内部ビアの外周面をカバーするように、前記セラミック層内に形成される外部ビアと、を含み、
   前記外部ビアが、
   導電性物質と、
   前記内部ビア側に拡散されて前記内部ビアの焼成速度を低減させるために前記導電性物質に添加される添加物質と、を含むことを特徴とする多層セラミック基板。
2. 前記内部ビアが、タングステンまたはモリブデンのうちの少なくとも一つを含むことを特徴とする請求項１に記載の多層セラミック基板。
3. 前記導電性物質が、タングステンまたはモリブデンのうちの少なくとも一つを含み、
   前記添加物質が、ニッケル、パラジウム、コバルト、鉄、銀または白金のうちの少なくとも一つを含むことを特徴とする請求項１または請求項２に記載の多層セラミック基板。
4. 前記外部ビアにおいて、前記導電性物質の重量％が、前記添加物質の重量％より大きいことを特徴とする請求項３に記載の多層セラミック基板。
5. 前記外部ビアが、前記内部ビアの外周面に連続的に形成されることを特徴とする請求項１から請求項４のいずれか１項に記載の多層セラミック基板。
6. 前記第１パッド電極と前記セラミック層との間に介在され、前記第１パッド電極の焼成速度を低減させる第２パッド電極をさらに含むことを特徴とする請求項１から請求項５のいずれか１項に記載の多層セラミック基板。
7. 前記第２パッド電極が、前記外部ビアの上面と 結合されていることを特徴とする請求項６に記載の多層セラミック基板。
8. 前記第２パッド電極が、前記外部ビアと同じ物質で形成されることを特徴とする請求項６または請求項７に記載の多層セラミック基板。
9. 前記第２パッド電極の厚みが、前記第１パッド電極の厚みよりも小さいことを特徴とする請求項６から請求項８のいずれか１項に記載の多層セラミック基板。
10. 複数のセラミック層内に外部ビアを形成するステップと、
    前記外部ビアの内側に前記外部ビアを長手方向に貫通する内部ビアを形成するステップと、
    前記セラミック層の表面に、前記内部ビアと電気的に接続されるように第１パッド電極を形成するステップと、
    複数のセラミック層を積層して積層体を形成するステップと、
    前記積層体を焼成するステップと、を含み、
    前記外部ビアが、
    導電性物質と、
    前記内部ビア側に拡散されて前記内部ビアの焼成速度を低減させるために前記導電性物質に添加される添加物質と、を含むことを特徴とする多層セラミック基板の製造方法。
11. 前記内部ビアが、タングステンまたはモリブデンのうちの少なくとも一つを含むことを特徴とする請求項１０に記載の多層セラミック基板の製造方法。
12. 前記導電性物質が、タングステンまたはモリブデンのうちの少なくとも一つを含み、
    前記添加物質が、ニッケル、パラジウム、コバルト、鉄、銀または白金のうちの少なくとも一つを含むことを特徴とする請求項１０または１１に記載の多層セラミック基板の製造方法。
13. 前記セラミック層の前記外部ビアの内側に内部ビアを形成するステップの後に、
    前記第１パッド電極と前記セラミック層との間に介在され、前記第１パッド電極の焼成速度を低減させる第２パッド電極を形成するステップをさらに含むことを特徴とする請求項１０から請求項１２のいずれか１項に記載の多層セラミック基板の製造方法。
14. 前記第２パッド電極が、前記外部ビアと同じ物質で形成されることを特徴とする請求項１３に記載の多層セラミック基板の製造方法。
    
    

Images