JP2014036218A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】積層セラミック電子部品の切断マージンを管理し不良チップを選別しやすくすることで不良を減少させ、信頼性を向上する技術を提供する。
【解決手段】積層セラミック電子部品は複数の誘電体層が積層された積層体と、上記誘電体層上に左右端部から交互に露出されるように形成された複数の第１及び第２の内部電極と、上記誘電体層上で上記第１又は第２の内部電極が露出されないＬ方向マージン部に形成されＬ方向マージン部の最小長さを表示する最小マージン表示部４３とを含む。最小マージン表示部の形成は、内部電極パターンを形成する段階が最小マージン表示部を挿入する方法によって実現される。
【選択図】図４

Description

本発明は、信頼性に優れた大容量の積層セラミック電子部品及びその製造方法に関し、より詳細には、切断チップのＬ方向マージンを目視で確認して不良チップを容易に選別することができる積層セラミック電子部品及びその製造方法に関する。

最近、電子製品の小型化の傾向に従い、積層セラミック電子部品の小型化及び大容量化も求められている。

これにより、誘電体と内部電極の薄膜化及び多層化が多様な方法で試みられており、近来では、誘電体層の厚さは薄くなり且つ積層数は増加する積層セラミック電子部品が製造されている。

ＭＬＣＣ構造において、Ｌ又はＷ方向のマージン（Ｍａｒｇｉｎ）は、電気的ストレス、湿気、メッキ液等から電荷を充放電する内部電極の積層部を保護する役割をする。したがって、最小限のマージンを確保してはじめて耐久性を確保することができ、Ｌ又はＷ方向のマージンが足りない場合は致命的な不良をもたらす可能性があるという問題がある。

従来のＭＬＣＣ製作においては、グリーンチップを切断した後にＷ方向のマージンを確認することができるため、切断をする前にマージン検査を行って不良チップを選別することにより切断チップから最小限のＷ方向のマージンを確保することはできたが、Ｌ方向のマージンの場合は切断チップの内部でマージンを確認することができなかった。

よって、実際の高温又は高湿の電気的負荷試験では、不良チップの内部のＬ方向のマージン（第１の外部電極と反対の極性を有する第２の外部電極と連結された内部電極間の距離）が数μｍ程度と小さすぎてＩＲ（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ）が劣化するため、このような不良を減少させるためにはＬ方向の最小マージンを確保する必要がある。

韓国公開特許第２０１２‐００５８１２８号公報

本発明の目的は、不良を減少させ且つ信頼性に優れた大容量の積層セラミック電子部品を提供することである。

本発明の一実施形態は、複数の誘電体層が積層された積層体と、上記誘電体層上に左右端部から交互に露出されるように形成された複数の第１及び第２の内部電極と、上記誘電体層上で上記第１又は第２の内部電極が露出されないＬ方向マージン部に形成されＬ方向マージン部の最小長さを表示する最小マージン表示部と、を含む積層セラミック電子部品を提供する。

上記最小マージン表示部のＬ方向の長さは上記Ｌ方向マージン部の長さより小さいか等しいことができる。

上記積層体のチップは１６０８サイズ（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）以下であることができる。

上記最小マージン表示部の長さは１０μｍ以上であることができる。

上記誘電体層の積層数は１００から１０００であることができる。

上記導電性金属は銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上であることができる。

また、上記セラミックはチタン酸バリウム（ＢａＴｉＯ_３）であることができる。

本発明の他の実施形態は、誘電体層を含むセラミックグリーンシートを設ける段階と、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記内部電極パターンが形成されたグリーンシートを積層し焼結して、内部に上記誘電体層を介して対向するように配置される複数の内部電極を含むセラミック本体を形成する段階と、を含み、上記複数の内部電極パターンを形成するときにＬ方向マージン部の最小長さを表示する最小マージン表示部を挿入してグリーンシートを積層して焼結する積層セラミック電子部品の製造方法を提供する。

上記最小マージン表示部のＬ方向の長さは上記Ｌ方向マージン部の長さより小さいか等しいことができる。

上記積層体のチップは１６０８サイズ（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）以下であることができる。

上記最小マージン表示部の長さは１０μｍ以上であることができる。

上記誘電体層の積層数は１００から１０００であることができる。

上記導電性金属は銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上であることができる。

また、上記セラミックはチタン酸バリウム（ＢａＴｉＯ_３）であることができる。

本発明によると、セラミックシート上にＬ方向最小マージン表示部を挿入することにより、不良を減少させ且つ信頼性に優れた大容量の積層セラミック電子部品を具現することができる。

本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 図１のＢ‐Ｂ'線に沿う断面図である。 本発明の一実施形態によるＬ方向マージン検査表示が示された断面を概略的に示す一部拡大図である。 図３のＡ領域を概略的に示す拡大図である。 本発明の一実施形態によるＬ方向マージンのサイズがＬ方向最小マージン（ａ）以上のＬ方向切断チップを示した断面図である。 本発明の一実施形態によるＬ方向マージンのサイズがＬ方向最小マージン（ａ）より小さいＬ方向切断チップを示した断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は図１のＢ‐Ｂ'線に沿う断面図であり、図３は本発明の一実施形態によるＬ方向マージン検査表示が示された断面を概略的に示す一部拡大図であり、図４は図３のＡ領域を概略的に示す拡大図であり、図５は本発明の一実施形態によるＬ方向マージンのサイズがＬ方向最小マージン（ａ）以上のＬ方向切断チップを示した断面図であり、図６は本発明の一実施形態によるＬ方向マージンのサイズがＬ方向最小マージン（ａ）より小さいＬ方向切断チップを示した断面図であり、図７は本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。

図１から図６を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を介して対向するように配置される複数の内部電極２１、２２と、上記複数の内部電極２１、２２と電気的に連結された外部電極３１、３２と、を含む。

以下、本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。

本発明の一実施形態による積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ方向」、「幅方向」は「Ｗ方向」、「厚さ方向」は「Ｔ方向」と定義する。ここで、「厚さ方向」は誘電体層を積み上げる方向、即ち、「積層方向」と同じ概念として用いられる。

本発明の一実施形態によると、上記誘電体層１を形成する原料は十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ_３）粉末であることができる。

上記誘電体層１を形成する材料はチタン酸バリウム（ＢａＴｉＯ_３）等のパウダーに本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤等が添加されたものであることができる。

上記誘電体層１の形成に用いられるセラミック粉末の平均粒径は特に制限されず、本発明の目的達成のために調節可能であり、例えば、４００ｎｍ以下に調節されることができる。

上記複数の内部電極２１、２２を形成する材料は特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて内部電極を形成することができる。

また、上記複数の内部電極２１、２２はセラミックを含むことができる。上記セラミックは特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ_３）であることができる。

静電容量形成のために、外部電極３１、３２は、上記セラミック本体１０の外側に形成され、上記複数の内部電極２１、２２と電気的に連結されることができる。

上記外部電極３１、３２は内部電極と同じ材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）等で形成されることができる。

上記外部電極３１、３２は、上記金属粉末にガラスフリットを添加して製造された導電性ペーストを塗布した後焼成することにより形成されることができる。内部電極は、一方の端部がセラミック本体の一方の端面（切断面）から露出し、他方の端部がセラミック本体の他方の端面（切断面）から露出しないように誘電体層上に形成されるとよい。Ｌ方向マージンとは、誘電体層の内部電極が形成されない領域であり、セラミック本体の端面から露出しない内部電極の端部と、内部電極の端部が露出しないセラミック本体の端面との間の領域であってよい。また、Ｌ方向とは、セラミック本体の一方の端面（切断面）から他方の端面（切断面）へ向かう方向であってよく、切断面に垂直な方向であってよい。

図３から図６を参照すると、従来では、グリーンシート（ｇｒｅｅｎ ｓｈｅｅｔ）に内部電極を図３のように構成して、パターンＢの６番、７番、８番、９番位置がパターンＡの１番、２番、３番、４番の上に置かれるようにし、改めてパターンＡの１番、２番、３番、４番位置がパターンＢの６番、７番、８番、９番に置かれるように繰り返してグリーンシートを積層し、圧着した後に点線位置を切断すると、Ｌ方向においては内部電極がチップの内部に存在するようになるためＬ方向マージンが見えない。

しかしながら、上記のような従来の印刷パターンにＬ方向マージン検査表示部４３を挿入して積層した後に圧着して切断すると、切断チップの内部のＬ方向マージン４１がＬ方向最小マージン（ａ）４２以上の正常な切断チップの場合は、図５のようにＬ方向マージン部にＬ方向マージン検査表示部４３が示されないが、切断チップの内部のＬ方向マージン４１がＬ方向最小マージン（ａ）４２より小さい場合は、図６のようにＬ方向マージン部にＬ方向マージン検査表示部４３が示されるため、切断チップ状態で検査が可能となる。

即ち、切断チップのＬ方向マージン部に目視でＬ方向マージン検査表示部４３が見えない場合は良好な積層セラミック電子部品であるが、切断チップのＬ方向マージン部に目視でＬ方向マージン検査表示部４３が見える場合は不良な積層セラミック電子部品であると判断されて、不良チップを容易に選別することができる。

図７は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。

図７を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、誘電体層を含むセラミックグリーンシートを設ける段階と、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記内部電極パターンが形成されたグリーンシートを積層し焼結して、内部に上記誘電体層を介して対向するように配置される複数の内部電極を含むセラミック本体を形成する段階と、を含み、上記複数の内部電極パターンを形成するときにＬ方向マージン部の最小長さを表示する最小マージン表示部を挿入してグリーンシートを積層して焼結する積層セラミック電子部品の製造方法を提供する。

本発明の他の実施形態による積層セラミック電子部品の製造方法では、まず、誘電体を含むセラミックグリーンシートを設けることができる。

上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状にして製作することができる。

次に、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成することができる。

次に、上記内部電極パターンが形成されたグリーンシートを積層し焼結して、内部に上記誘電体層を介して対向するように配置される複数の内部電極を含むセラミック本体を形成することができる。

上記複数の内部電極パターンを形成するときにＬ方向マージン部の最小長さを表示する最小マージン表示部を挿入してグリーンシートを積層し焼結する。上記最小マージン表示部のＬ方向の長さは上記Ｌ方向マージン部の長さより小さいか等しいことができる。

上記導電性金属は、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上であることができる。

また、上記セラミックは、チタン酸バリウム（ＢａＴｉＯ_３）であることができる。

他に上述した本発明の一実施形態による積層セラミック電子部品の特徴と同じ部分についてはその説明を省略する。

以下、実施例を挙げて本発明をより詳細に説明するが、本発明がこれによって制限されるものではない。

本実施例は、Ｌ方向マージン検査表示部を挿入しない従来の方式により製作したチップに対し、多様なサイズのＬ方向最小マージン表示部を挿入した後、切断チップのＷ方向断面にＬ方向マージン検査表示部が示されるチップを選別して８５℃、８５ＲＨ（％）、５０Ｖの条件でチップサイズ別のＬ方向最小マージンを試験するために行われた。

本実施例による積層セラミックキャパシタは、下記のような段階で製作された。

まず、平均粒径が０．１μｍのチタン酸バリウム（ＢａＴｉＯ_３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布し乾燥させて製造された複数のセラミックグリーンシートを設け、これにより、誘電体層１を形成する。

次に、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを製造した。

上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、１９０から２５０層積層して積層体を製造した。

以後、圧着、切断して１６０８、１００５、０６０３及び０４０２規格のサイズのチップを製造し、チップのサイズによる高温高湿負荷試験の結果を表１から表４に示した。

下記の表１は、１６０８サイズ（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）、２２μＦのチップに対し、Ｌ方向マージン検査表示部を挿入しない従来の方式により製作したサンプルＡと、Ｌ方向最小マージンが１０μｍ（サンプルＢ）、１５μｍ（サンプルＣ）、２０μｍ（サンプルＤ）、２５μｍ（サンプルＥ）となるようにＬ方向マージン検査表示部を挿入した後、切断チップのＷ方向断面にＬ方向マージン検査表示部が示されるチップを選別し、サンプルＡ〜Ｅに対して同一条件のか焼→焼成→切断→Ｎｉ／Ｓｎメッキを行った後、各４００個の試料に対して８５℃、８５ＲＨ（％）、５０Ｖの条件で計１００ｈｒ負荷試験を行った結果を示したものである。

上記表１を参照すると、Ｌ方向最小マージンが１５μｍ以上のサンプルＣの場合は、不良試料が発生しなかったが、従来の方式により製作したサンプルＡと最小マージンが１０μｍのサンプルＢの場合は、各１０／４００個、２／４００個のＩＲ不良チップが発生した。

下記の表２は、１００５サイズ（１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）、１０μＦのチップに対し、Ｌ方向マージン検査表示部を挿入しない従来の方式により製作したサンプルＡと、Ｌ方向最小マージンが７μｍ（サンプルＢ）、１０μｍ（サンプルＣ）、１３μｍ（サンプルＤ）、１８μｍ（サンプルＥ）となるようにＬ方向マージン検査表示部を挿入した後、切断チップのＷ方向断面にＬ方向マージン検査表示部が示されるチップを選別し、サンプルＡ〜Ｅに対して同一条件のか焼→焼成→切断→Ｎｉ／Ｓｎメッキを行った後、各４００個の試料に対して８５℃、８５ＲＨ（％）、３０Ｖの条件で計１００ｈｒ負荷試験を行った結果を示したものである。

上記表２を参照すると、Ｌ方向最小マージンが１３μｍ以上のサンプルＤの場合は、不良試料が発生しなかったが、従来の方式により製作したサンプルＡと最小マージンが７μｍのサンプルＢ及び最小マージンが１０μｍのサンプルＣの場合は、各９／４００個、７／４００個及び１／４００個のＩＲ不良チップが発生した。

下記の表３は、０６０３サイズ（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）、２．２μＦのチップに対し、Ｌ方向マージン検査表示部を挿入しない従来の方式により製作したサンプルＡと、Ｌ方向最小マージンが７μｍ（サンプルＢ）、１０μｍ（サンプルＣ）、１３μｍ（サンプルＤ）、１５μｍ（サンプルＥ）となるようにＬ方向マージン検査表示部を挿入した後、切断チップのＷ方向断面にＬ方向マージン検査表示部が示されるチップを選別し、サンプルＡ〜Ｅに対して同一条件のか焼→焼成→切断→Ｎｉ／Ｓｎメッキを行った後、各４００個の試料に対して８５℃、８５ＲＨ（％）、２０Ｖの条件で計１００ｈｒ負荷試験を行った結果を示したものである。

上記表３を参照すると、Ｌ方向最小マージンが１０μｍ以上のサンプルＣの場合は、不良試料が発生しなかったが、従来の方式により製作したサンプルＡと最小マージンが７μｍのサンプルＢの場合は、各５／４００個、４／４００個のＩＲ不良チップが発生した。

下記の表４は、０４０２サイズ（０．４ｍｍ×０．２ｍｍ×０．２ｍｍ）、０．２２μＦのチップに対し、Ｌ方向マージン検査表示部を挿入しない従来の方式により製作したサンプルＡと、Ｌ方向最小マージンが５μｍ（サンプルＢ）、７μｍ（サンプルＣ）、１０μｍ（サンプルＤ）、１３μｍ（サンプルＥ）となるようにＬ方向マージン検査表示部を挿入した後、切断チップのＷ方向断面にＬ方向マージン検査表示部が示されるチップを選別し、サンプルＡ〜Ｅに対して同一条件のか焼→焼成→切断→Ｎｉ／Ｓｎメッキを行った後、各４００個の試料に対して８５℃、８５ＲＨ（％）、２０Ｖの条件で計１００ｈｒ負荷試験を行った結果を示したものである。

上記表４を参照すると、Ｌ方向最小マージンが１０μｍ以上のサンプルＤの場合は、不良試料が発生しなかったが、従来の方式により製作したサンプルＡと最小マージンが５μｍのサンプルＢの場合は、各１１／４００個、７／４００個のＩＲ不良チップが発生した。

上記のような実施例から、Ｌ方向マージンの不足による加速寿命不良率を大きく減少させることができるチップサイズ別のＬ方向マージンの最小サイズを確認することができた。これを下記の表５に示した。

上記表５を参照すると、１６０８サイズのチップは、Ｌ方向最小マージンが１５μｍ以上の場合に加速寿命不良率を大きく減少させることができ、１００５サイズのチップは、Ｌ方向最小マージンが１３μｍ以上の場合に加速寿命不良率を大きく減少させることができることが確認された。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

１ 誘電体層
１０ セラミック本体
２１、２２ 内部電極
３１、３２ 外部電極
４１ Ｌ方向マージン
４２ Ｌ方向最小マージン（ａ）
４３ Ｌ方向マージン検査表示部

Claims (15)

1. 複数の誘電体層が積層された積層体と、
   前記誘電体層上に左右端部から交互に露出されるように形成された複数の第１及び第２の内部電極と、
   前記誘電体層上で前記第１又は第２の内部電極が露出されないＬ方向マージン部に形成されＬ方向マージン部の前記左右端部が対向する方向であるＬ方向における最小長さを表示する最小マージン表示部と
   を含む、積層セラミック電子部品。
2. 誘電体層が複数積層された積層体と、
   一方の端部が前記積層体の一方の端面から露出し、他方の端部が前記積層体の他方の端面から露出しないように前記誘電体層上に形成された内部電極と、
   前記誘電体層の前記内部電極が形成されない領域であり、前記他方の端部と前記他方の端面との間の領域であるマージン部の、前記一方の端面から前記他方の端面へ向かう方向であるＬ方向における最小長さを表示する最小マージン表示部と
   を含む、積層セラミック電子部品。
3. 前記Ｌ方向において、前記最小マージン表示部の長さは、前記Ｌ方向マージン部の長さより小さいか等しい、請求項１または２に記載の積層セラミック電子部品。
4. 前記積層体のチップは１６０８サイズ（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）以下である、請求項１から３の何れか１項に記載の積層セラミック電子部品。
5. 前記最小マージン表示部の前記Ｌ方向の長さは１０μｍ以上である、請求項１から４の何れか１項に記載の積層セラミック電子部品。
6. 前記誘電体層の積層数は１００から１０００である、請求項１から５の何れか１項に記載の積層セラミック電子部品。
7. 前記内部電極に含まれる導電性金属は、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上である、請求項１から６の何れか１項に記載の積層セラミック電子部品。
8. 前記セラミックはチタン酸バリウム（ＢａＴｉＯ_３）である、請求項１から７の何れか１項に記載の積層セラミック電子部品。
9. 誘電体層を含むセラミックグリーンシートを設ける段階と、
   導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて前記セラミックグリーンシート上に内部電極パターンを形成する段階と、
   前記内部電極パターンが形成された複数の前記セラミックグリーンシートを積層して切断する段階と、
   積層され切断された前記複数のセラミックグリーンシートを焼結して、内部に前記誘電体層を介して対向するように配置される複数の内部電極を含むセラミック本体を形成する段階と
   を含み、
   前記複数の内部電極パターンを形成する段階は、前記複数のセラミックグリーンシートの各々における前記内部電極パターンが形成されない領域であり、前記複数のセラミックグリーンシートが切断される位置と内部電極の端部との間の領域であるマージン部の、切断される方向に垂直な方向であるＬ方向における最小長さを表示する最小マージン表示部を挿入する、積層セラミック電子部品の製造方法。
10. 前記Ｌ方向において、前記最小マージン表示部の長さは、前記Ｌ方向マージン部の長さより小さいか等しい、請求項９に記載の積層セラミック電子部品の製造方法。
11. 前記積層セラミック電子部品は１６０８サイズ（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）以下である、請求項９または１０に記載の積層セラミック電子部品の製造方法。
12. 前記最小マージン表示部の前記Ｌ方向の長さは１０μｍ以上である、請求項９から１１の何れか１項に記載の積層セラミック電子部品の製造方法。
13. 前記セラミックグリーンシートの積層数は１００から１０００である、請求項９から１２の何れか１項に記載の積層セラミック電子部品の製造方法。
14. 前記導電性金属は、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上である、請求項９から１３の何れか１項に記載の積層セラミック電子部品の製造方法。
15. 前記セラミックはチタン酸バリウム（ＢａＴｉＯ_３）である、請求項９から１４の何れか１項に記載の積層セラミック電子部品の製造方法。

Images