CN103578756A - 多层陶瓷电子元件及其制造方法 - Google Patents

Abstract

提供了一种多层陶瓷电子元件，该多层陶瓷电子元件包括：多层主体，该多层主体中堆叠了多个介电层；多个第一和第二内部电极，该多个第一和第二内部电极形成在所述介电层上以便通过端表面交替地暴露；最小边缘指示部分，该最小边缘指示部分形成在L方向边缘部分上并且指示所述L方向边缘部分的最小尺寸，在该L方向边缘部分上第一或者第二内部电极没有形成在所述介电层上，所述L方向最小边缘指示部分被插在所述陶瓷薄片上，由此具有高电容同时减少了缺陷并且具有极佳的可靠性的多层陶瓷电子元件可以被实现。

Description

多层陶瓷电子元件及其制造方法

相关申请的交叉引用

本申请要求在韩国知识产权局于2012年8月7日提交的申请号为10-2012-0086210的韩国专利申请的优先权，该韩国专利申请的全部内容通过引用结合于此。

技术领域

本发明涉及一种具有高电容和良好可靠性的多层陶瓷电子元件及其制造方法，更具体地，涉及一种多层陶瓷电子元件，该多层陶瓷电子元件中的被切割芯片的L方向边缘对肉眼可见，由此可以使有缺陷的芯片容易地被检测到。

背景技术

依照目前电子产品小型化测趋势，对具有小尺寸和高电容的多层陶瓷电子元件的需求增长。

因此，介电层和内部电极通过各种方法被做薄并且以增加的数量堆叠。近来，随着介电层的厚度被降低，具有增加数量的堆叠层的多层陶瓷电子元件被制造。

在多层陶瓷电容器（MLCC）结构中，L方向或者W方向上的边缘用于保护内部电极的多层结构部分在充电和放电中不受电应力、潮湿和电镀液等的影响。因此，相对最小的边缘需要被保障，以确保耐用性，以及在L方向或者W方向的边缘不足的情况下，会导致缺陷。

在根据现有技术制造MLCC的过程中，由于绿色芯片被切割并且其边缘在W方向被确定，在切割所述被切割芯片之前边缘测试被执行用来检测有缺陷的芯片，如此最小的W边缘可以被保证，但是在L方向上的边缘的情况下，由于其边缘存在于被切割芯片的内部，所以边缘不能得以确认。

因此，事实上，在高温或者高湿度条件下的电力负荷测试中，所述L方向上的边缘（与第一外部电极和第二外部电极相连的内部电极间的距离，该第二外部电极具有与所述第一外部电极的极性相反的极性）是非常小的，例如在绝缘电阻（IR）恶化或者在有缺陷的芯片内时几微米，从而导致IR恶化。为了减少这些缺陷，可以确保L方向上的相对最小的边缘。

[相关技术文献]

韩国专利公开出版物，公开号2012-0058128

发明内容

本发明一方面提供了一种具有高电容的多层陶瓷电子元件，该多层陶瓷电子元件能够具有减少的缺陷和良好的可靠性。

根据本发明的一方面，提供一种多层陶瓷电子元件，该多层陶瓷电子元件包括：多层主体，多个介电层堆叠于其中；多个第一和第二内部电极，在介电层上形成以便通过端面交替地暴露；最小边缘指示部分，该最小边缘指示部分形成于L方向的边缘部分上并且指示L方向边缘部分的最小尺寸，在该L方向边缘部分上所述第一或者第二内部电极没有形成于所述介电层上。

所述L方向上的最小边缘指示部分的尺寸可以小于或者等于L方向边缘部分的尺寸。

所述多层主体的芯片可以具有1608-标准尺寸（1.6mm×0.8mm×0.8mm）或者更小的尺寸。

所述最小边缘指示部分的尺寸可以是10um或者更大。

可以以100到1000的数量设置堆叠的介电层。

一种导电金属，该导电金属可以是银（Ag）、铅（Pg）、铂（Pt）、镍（Ni）和铜（Cu）中的至少一种。

所述陶瓷可以是钛酸钡（BaTiO₃）。

根据本发明的另一方面提供一种多层陶瓷电子元件的制造方法。所述方法包括：制备包括介电层的陶瓷生片；通过使用用于包括导电金属粉粒和陶瓷粉粒的内部电极的导电胶在所述陶瓷生片上形成内部电极图样；以及堆叠并烧结所述具有在其上形成的内部电极图样的生片来形成陶瓷主体，该陶瓷主体包括多个彼此相对设置的内部电极，使得所述介电层插入在内部电极之间，其中所述多个内部电极图样通过向所述内部电极图样插入指示L方向边缘部分最小尺寸的最小边缘指示部分形成，从而堆叠和烧结所述生片。

所述L方向上的最小边缘指示部分的尺寸可以小于或者等于所述L方向边缘部分的尺寸。

所述多层主体的芯片可以具有1608-标准尺寸（1.6mm×0.8mm×0.8mm）或者更小的尺寸。

所述最小边缘指示部分的尺寸可以是10um或者更大。

可以以100到1000的数量设置堆叠的介电层。

所述导电金属是银（Ag）、铅（Pg）、铂（Pt）、镍（Ni）和铜（Cu）中的至少一种。

所述陶瓷可以是钛酸钡（BaTiO₃）。

附图说明

通过以下结合附图的详细描述，将更加清楚地理解本发明上述的以及其他的方面、特征和优点，其中：

图1是示意性地示出了根据本发明实施方式的多层陶瓷电容器的立体图；

图2是沿图1中线B-B’截取的横截面图；

图3是示意性地示出了显示根据本发明实施方式的L方向边缘检查指示的横截面的部分放大视图；

图4是示意性地示出了图3中的部分“A”的放大视图；

图5是示出了根据本发明实施方式的L方向上芯片切割的横截面图，其中L边缘的尺寸等于或者大于L最小边缘（a）；

图6是示出了根据本发明实施方式的L方向上芯片切割的横截面图，其中L边缘的尺寸小于L最小边缘（a）；以及

图7是示出了根据本发明另一实施方式的制造多层陶瓷电容器的过程的示意图。

具体实施方式

本发明的实施方式可以以许多不同的形式被修改，并且本发明的范围不应当限于这里阐述的实施方式。更确切地说，提供这些实施方式使得本公开将是全面的和完整的，并且将把本发明的思想完全传达给本领域技术人员。因此在附图中，部件的形状和尺寸可以为了清楚而被扩大，并且将始终使用相同的参考数字来表示相同或类似的部件。

现在将参考附图详细描述本发明的实施方式。

图1是示意性地示出了根据本发明实施方式的层压陶瓷电容器的立体图。

图2是沿图1中线B-B’截取的横截面图。

图3是示意性地示出了显示根据本发明实施方式的L方向的边缘检查指示的横截面的部分放大视图。

图4是示意性地示出了图3中的部分“A”的放大视图。

图5是示出了根据本发明实施方式的L方向上芯片切割的横截面图，其中L边缘的尺寸等于或者大于L最小边缘（a）。

图6是根据本发明的实施方式的L方向上芯片切割的横截面图，其中L边缘的尺寸小于L最小边缘（a）。

图7是示出了根据本发明另一实施方式的制造多层陶瓷电容器的过程的示意图。

参照图1到图6，根据本发明实施方式的多层陶瓷电子元件可以包括：包括介电层1的陶瓷主体10；彼此相对设置的多个内部电极21和22，使得介电层1在所述陶瓷主体10中在所述多个内部电极21和22之间；以及外部电极31和32，电连接至所述多个内部电极21和22。

在下文中，根据本发明实施方式的多层陶瓷电子元件将被描述。特别地，一种多层陶瓷电容器将被描述。然而，本发明不限于此。

在根据本发明实施方式的多层陶瓷电容器中，“长度方向”指的是图1中的“L”方向，“宽度方向”指的是图1中的“W”方向，而“厚度方向”指的是图1中的“T”方向。这里，所述厚度方向与介电层堆叠的方向相同，即“堆叠方向”。

根据本发明的实施方式，形成所述介电层1的原料不被特别地限定，只要能够获得足够的电容，但是例如可以是钛酸钡（BaTiO₃）。

根据本发明的目的，在形成所述介电层1的材料中，各种陶瓷添加剂、有机溶剂、增塑剂、粘结剂、分散剂等等，可以被施加至例如钛酸钡（BaTiO₃）粉末（powder）等的粉末。

用于形成所述介电层1的陶瓷粉末的平均粒径（average particle）不被特别地限定。根据本发明实施方式，所述陶瓷粉末的平均粒径可以被控制在例如400nm或者更小。

形成多个内部电极21和22的材料不被特别地限定，但是可以是由银（Ag）、铅（Pg）、铂（Pt）、镍（Ni）和铜（Cu）中选择的至少一种材料制成的导电胶。

此外，多个内部电极21和22可以包括陶瓷，并且陶瓷不被特别地限定，但是可以是钛酸钡（BaTiO₃）。

为了形成电容，外部电极31和32可以在所述陶瓷主体10的外部表面形成，并且电连接到多个内部电极21和22。

所述外部电极31和32可以由与所述内部电极相同的导电材料形成。但是并不限于此。例如，所述外部电极31和32可以由铜（Cu）、银（Ag）、镍（Ni）等形成。

所述外部电极31和32可以通过敷导电胶和烧制所述导电胶来形成，该导电胶通过向金属粉末加入玻璃熔块而制备。

参照图3到图6，在相关技术中，内部电极被配置在生片（green sheet）上，如图3，如此，图样B的位置6、7、8和9被置于图样A的位置1、2、3和4中，而图样A的位置1、2、3和4被重新置于图样B的6、7、8和9中，而且然后重复上述的过程来堆叠和压紧生片。于是，在虚线位置处切割生片的情况下，由于L方向上的内部电极存在于芯片的内部，L边缘不可见。

然而，在本发明有创造力的示例中，L方向边缘检查指示部分43被插入根据相关技术的印制好的图样中，以及然后对生片进行堆叠、压缩和切割。在被切割的芯片的L边缘41等于或者大于L方向最小边缘（a）42的规则的被切割的芯片的情况下，L方向边缘检查指示部分43在L方向边缘部分不可见，如图5所示。然而，在所述被切割的芯片的L边缘41小于所述L方向最小边缘（a）42的情况下，所述L方向边缘检查指示部分43在所述L方向边缘部分是可见的，如图6所示，以便可以在所述被切割的芯片上执行检查。

换言之，在所述L方向边缘检查指示部分43在所述被切割的芯片的L方向边缘部分上对肉眼不可见的情况下，所述多层陶瓷电子元件被确定为是没有缺陷的，但是在所述L边缘检查指示部分43在所述被切割的芯片的L方向边缘部分上对肉眼可见的情况下，所述多层陶瓷电子元件被确定为是有缺陷的，因此有缺陷的芯片可以容易地被检测到。

图7是根据本发明另一实施方式的制造多层陶瓷电容器的过程的示意图。

参照图7，根据本发明另一实施方式的多层陶瓷电子元件的制造方法可以包括：制备包括介电层的陶瓷生片；通过使用用于包括导电金属粉粒和陶瓷粉粒的内部电极的导电胶在所述陶瓷生片上形成内部电极图样；以及堆叠并烧结具有在其上形成的内部电极图样的生片来形成陶瓷主体，该陶瓷主体包括多个彼此相对设置的内部电极，具有在内部电极之间插入的介电层，其中在形成多个内部电极图样时，指示L方向边缘部分最小尺寸的最小边缘指示部分被插入所述内部电极图样中并且所述生片被堆叠和烧结。

根据本发明的另一实施方式的所述多层陶瓷电子元件的制造方法可以首先包括制备包括所述介电层的陶瓷生片。

陶瓷粉粒、粘合剂和溶剂可以被混在一起来制备粉浆，并且如此得到的粉浆可以通过刮匀涂装法（doctor blade method）被制造成具有几微米厚度的薄片。

然后，用于包括导电金属粉粒和所述陶瓷粉粒的内部电极的导电胶可以被用来在所述陶瓷生片上形成内部电极图样。

然后，具有在其上形成的内部电极图样的生片被堆叠和烧结，以便陶瓷主体可以被形成，该陶瓷主体包括多个彼此相对设置的内部电极，具有在内部电极之间插入的介电层。

在形成多个内部电极图样时，指示L方向边缘部分最小尺寸的最小边缘指示部分被插入内部电极图样中且所述生片被堆叠和烧结。在L方向上的最小边缘指示部分的尺寸可以小于或者等于所述L方向边缘部分的尺寸。

导电金属可以是银（Ag）、铅（Pg）、铂（Pt）、镍（Ni）和铜（Cu）中的至少一种。

此外，所述陶瓷可以是钛酸钡（BaTiO₃）。

根据本发明实施方式的与堆叠的陶瓷电子元件特征相同的描述将被省略。

此后，虽然本发明将被参照有创造力的示例详细地被描述，但本发明不仅限于此。

在本发明有创造力的示例中，各种尺寸的的L方向最小边缘指示部分被插入根据相关技术制造的芯片中，在该芯片中没有预先插入L方向边缘检查指示部分，以及然后在切割时，在W表面上显示了所述L方向边缘检查指示部分的芯片被选择。接下来，在85°C、85RH（%）以及50V的条件下，针对每个芯片尺寸的最小L边缘被测试。

根据本实施方式的多层陶瓷电容器按如下方法被制造。

首先，包含诸如钛酸钡（BaTiO₃）粉末（具有0.1um的平均粒径）之类的粉末的粉浆被涂敷至载体膜并且在其上变干以制备多个陶瓷生片，从而形成介电层1。

然后，用于包括导电金属粉粒和陶瓷粉粒的内部电极的导电胶被制备。

用于内部电极的导电胶通过丝网印刷法被涂覆在所述生片上从而形成内部电极，以及然后以190到250层来堆叠从而形成多层主体。

然后，所述多层主体被压缩和切割以制备具有1608-，1005-，0603-和0402-标准尺寸的芯片。根据芯片尺寸在高温和高湿度下负荷测试结果在表1到表4中示出。

L方向边缘检查指示部分没有被插入到根据相关技术被制造的、具有1608-标准尺寸（1.6mm×0.8mm×0.8mm）的22uF的芯片中，以制备样本A，而所述L方向边缘检查指示部分插入所述芯片以制备样本B，C，D和E，以便L方向上的每个最小边缘为10um（样本B）、15um（样本C）、20um（样本D）、和25um（样本E）。然后在切割时，W表面上显示了L方向边缘检查指示部分的芯片被选择。然后，在相同的条件下在样本A到E上执行塑化、烧结、切割和Ni/Sn电镀处理，并且在85℃、85RH（%）、和50V的条件下，在400个样本中的每一个样本上执行负荷试验总计100小时。负荷试验结果在下面表1中示出。

表1

参照上述表1，应当理解在具有等于或者大于15um的L方向最小边缘的样本C中，有缺陷的样本没有产生，但是在根据相关技术生产的样本A中和具有10um的最小边缘的样本B中，分别是400个样本中产生10个IR有缺陷的芯片和400个样本中产生2个IR有缺陷的芯片。

L方向边缘检查指示部分没有被插入到根据相关技术制造的、具有1005标准尺寸（1.0mm×0.5mm×0.5mm）的10uF的芯片中，以制备样本A，而所述L方向边缘检查指示部分被插入到所述芯片中来制备样本B、C、D和E，以便L方向上的每个最小边缘分别是7um（样本B）、10um（样本C）、13um（样本D）、和18um（样本E）。然后，在切割时，在W表面上显示L方向边缘检查指示部分的芯片被选择。然后，在相同的条件下在样本A到E上执行塑化、烧结、切割和Ni/Sn电镀处理，并且，在85℃、85RH（%）、以及30V的条件下在400个样本的每一个样本上执行负荷试验总计100小时。负荷试验结果在下面表2中示出。

表2

参照上述表2，应当理解在具有等于或者大于13um的L方向最小边缘的样本D中，有缺陷的样本没有产生，但是在根据相关技术生产的样本A中，具有7um的最小边缘的样本B中和具有10um的最小边缘的样本C中，分别是400个样本中产生9个IR有缺陷的芯片、400个样本中产生7个IR有缺陷的芯片以及400个样本中产生1个IR有缺陷的芯片。

L方向边缘检查指示部分没有被插入到根据相关技术制造的、具有0603标准尺寸（0.6mm×0.3mm×0.3mm）的2.2uF的芯片中，以制备样本A，而所述L方向边缘检查指示部分被插入到芯片中来制备样本B、C、D和E，以便L方向上的每个最小边缘为7um（样本B）、10um（样本C）、13um（样本D）、和15um（样本E）。然后，在切割时，在W表面上显示L方向边缘检查指示部分的芯片被选择。然后，在相同的条件下在样本A到E上执行塑化、烧结、切割和Ni/Sn电镀处理，并且，在85℃、85RH（%）、和20V的条件下在400个样本的每一个样本上执行负荷试验总计100小时。该负荷试验结果在下面表3中示出。

表3

参照上述表3，应当理解在具有等于或者大于10um的L方向最小边缘的样本C中，有缺陷的样本没有产生，但是在根据相关技术生产的样本A中和具有7um的最小边缘的样本B中，分别是400个样本中产生5个IR有缺陷的芯片以及400个样本中产生4个IR有缺陷的芯片。

L方向边缘检查指示部分没有插入到根据相关技术制造的、具有0402标准尺寸（0.4mm×0.2mm×0.2mm）的0.22uF的芯片中，以制备样本A，而所述L方向边缘检查指示部分被插入到所述芯片中来制备样本B、C、D和E，以便L方向上的每个最小边缘为5um（样本B）、7um（样本C）、10um（样本D）和13um（样本E）。然后，在切割时，在W表面上显示L方向检查指示部分的芯片被选择。然后，在相同的条件下在样本A到E上执行塑化、烧结、切割和Ni/Sn电镀处理，并且，在85℃、85RH（%）、和20V的条件下在400个样本的每一个样本上执行负荷试验总计100小时。负荷试验结果在下面表4中示出。

表4

参照上述表4，应当理解在具有等于或者大于10um的L方向最小边缘的样本D中，有缺陷的样本没有产生，但是在根据相关技术生产的样本A中和具有5um的最小边缘的样本B中，分别是400个样本中产生11个IR有缺陷的芯片以及400个样本中产生7个IR有缺陷的芯片。

通过以上的例子，应当理解用于每个芯片尺寸的L方向边缘最小尺寸能够大幅度地降低由L方向边缘的不足导致的加速的使用周期故障率，并且其结果在下面的表5中示出。

表5

芯片尺寸(mm)	电容	最小L边缘
			1608	22uF	15um或更大
1005	10uF	13um或更大
			0603	2.2uF	10um或更大
0402	0.22uF	10um或更大

参照上述表5，应当理解在具有1608-标准尺寸的芯片中，加速的使用周期故障率在L方向上的最小边缘等于或者大于15um的情况下可以被大幅度地降低，以及在具有1005-标准尺寸的芯片中，加速的使用周期故障率在L边缘上的最小边缘等于或者大于13um的情况下被大幅度地降低。

如前所述，根据本发明实施方式，所述L方向最小边缘指示部分被插在陶瓷薄片上，由此具有高电容的减少了缺陷并且其可靠性极佳的多层陶瓷电子元件可以被实现。

尽管已经结合实施方式示出和描述了本发明进，但本领域技术人员应该理解，在不脱离所附权利要求书中限定的本发明的精神和范围的情形下，可以进行修改和变形。

Claims (14)

1.一种多层陶瓷电子元件，该多层陶瓷电子元件包括：

多层主体，该多层主体包括堆叠于其中的多个介电层；

多个第一和第二内部电极，该多个第一和第二内部电极形成在所述介电层上以便通过端表面交替地暴露；

最小边缘指示部分，该最小边缘指示部分形成在L方向边缘部分上并且指示所述L方向边缘部分的最小尺寸，在该L方向边缘部分上所述第一或第二内部电极没有形成在所述介电层上。

2.根据权利要求1所述的多层陶瓷电子元件，其中在L方向上的所述最小边缘指示部分的尺寸小于或等于所述L方向边缘部分的尺寸。

3.根据权利要求1所述的多层陶瓷电子元件，其中所述多层主体的芯片具有1608-标准尺寸（1.6mm×0.8mm×0.8mm）或更小的尺寸。

4.根据权利要求1所述的多层陶瓷电子元件，其中所述最小边缘指示部分的尺寸等于或者大于10um。

5.根据权利要求1所述的多层陶瓷电子元件，其中以100到1000的数量设置堆叠的介电层。

6.根据权利要求1所述的多层陶瓷电子元件，其中导电金属是银（Ag）、铅（Pg）、铂（Pt）、镍（Ni）和铜（Cu）中的至少一种。

7.根据权利要求1所述的多层陶瓷电子元件，其中所述陶瓷是钛酸钡（BaTiO3）。

8.一种多层陶瓷电子元件的制造方法，该制造方法包括：

制备陶瓷生片，该陶瓷生片包括介电层；

通过使用导电胶在所述陶瓷生片上形成内部电极图样，该导电胶用于包括导电金属粉粒和陶瓷粉粒的内部电极；以及

堆叠并烧结具有在其上形成的内部电极图样的所述生片来形成陶瓷主体，该陶瓷主体包括多个彼此相对设置的内部电极，使得所述介电层插入在所述内部电极之间；

所述多个内部电极图样通过向该内部电极图样插入指示L方向边缘部分的最小尺寸的最小边缘指示部分而形成，从而堆叠和烧结所述生片。

9.根据权利要求8所述的制造方法，其中L方向上的所述最小边缘指示部分的尺寸小于或等于所述L方向边缘部分的尺寸。

10.根据权利要求8所述的制造方法，其中所述多层主体的芯片具有1608-标准尺寸（1.6mm×0.8mm×0.8mm）或更小的尺寸。

11.根据权利要求8所述的制造方法，其中所述最小边缘指示部分的尺寸等于或大于10um。

12.根据权利要求8所述的制造方法，其中以100到1000的数量设置堆叠的介电层。

13.根据权利要求8所述的制造方法，其中所述导电金属是银（Ag）、铅（Pg）、铂（Pt）、镍（Ni）和铜（Cu）中的至少一种。

14.根据权利要求8所述的制造方法，其中所述陶瓷是钛酸钡（BaTiO3）。

Images