KR20150079142A - 다층 세라믹 기판 및 그 제조 방법 - Google Patents

다층 세라믹 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20150079142A
KR20150079142A KR1020130169182A KR20130169182A KR20150079142A KR 20150079142 A KR20150079142 A KR 20150079142A KR 1020130169182 A KR1020130169182 A KR 1020130169182A KR 20130169182 A KR20130169182 A KR 20130169182A KR 20150079142 A KR20150079142 A KR 20150079142A
Authority
KR
South Korea
Prior art keywords
starting temperature
shrinkage starting
electrode
hole
shrinkage
Prior art date
Application number
KR1020130169182A
Other languages
English (en)
Inventor
김용석
이택정
김상혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130169182A priority Critical patent/KR20150079142A/ko
Publication of KR20150079142A publication Critical patent/KR20150079142A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

다층 세라믹 기판 및 그 제조 방법이 개시된다. 회로패턴을 포함하며, 제1 수축개시온도를 가지는 복수의 세라믹층; 내부에 관통홀이 마련되고, 상기 회로패턴과 전기적으로 연결되도록 상기 세라믹층 내부에 형성되며, 상기 제1 수축개시온도보다 낮은 제2 수축개시온도를 가지는 비아전극; 및 상기 비아전극의 상기 관통홀 내부에 충진되며, 제3 수축개시온도를 가지는 충진부재를 포함하고, 상기 제3 수축개시온도는 상기 제2 수축개시온도보다 크고, 상기 제1 수축개시온도보다 작거나 같은 것을 특징으로 하는 다층 세라믹 기판 및 그 제조 방법이 제공된다.

Description

다층 세라믹 기판 및 그 제조 방법{MULTI-LAYER CERAMIC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 다층 세라믹 기판 및 그 제조 방법에 관한 것이다.
고주파 대역에서 특성이 안정하게 구현되는 세라믹 패키지가 요구되고 있다. 이를 위해서, 세라믹 기판의 전극패턴의 정렬이 잘 되고, 전극패턴 간의 간격이 일정한 것이 바람직하다.
또한, 비아전극의 충진율이 충분히 확보될 필요가 있으며, 이를 위해서는, 세라믹 기판 소성 시, 비아전극과 세라믹층의 소성 거동이 일정하게 이루어져야 한다.
비아전극이 세라믹층보다 빨리 수축되는 경우, 비아전극의 소성 거동과 세라믹층의 소성 거동 간에 갭이 크게 발생하면, 비아전극과 세라믹층 사이에는 공극이 발생할 수 있다.
상기 공극에 의하면, 전극의 저항이 커지거나, 전극 간의 연결에 불량이 발생하여 단선이 될 수 있으며, 세라믹층 내에 수분이 침투될 수 있다. 또한, 비아전극이 세라믹층으로부터 완전히 이탈되는 치명적인 문제도 발생할 수 있다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2013-0044864호(무수축 세라믹 기판 및 이의 제조 방법, 2013.05.03 공개)에 개시되어 있다.
본 발명의 목적은, 비아전극의 수축개시온도와 세라믹층의 수축개시온도 차이를 줄일 수 있는 다층 세라믹 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 회로패턴을 포함하며, 제1 수축개시온도를 가지는 복수의 세라믹층; 내부에 관통홀이 마련되고, 상기 회로패턴과 전기적으로 연결되도록 상기 세라믹층 내부에 형성되며, 상기 제1 수축개시온도보다 낮은 제2 수축개시온도를 가지는 비아전극; 및 상기 비아전극의 상기 관통홀 내부에 충진되며, 제3 수축개시온도를 가지는 충진부재를 포함하고, 상기 제3 수축개시온도는 상기 제2 수축개시온도보다 크고, 상기 제1 수축개시온도보다 작거나 같은 것을 특징으로 하는 다층 세라믹 기판이 제공된다.
상기 충진부재는 상기 세라믹층을 이루는 세라믹 물질과 동일한 세라믹 물질을 포함할 수 있다.
상기 충진부재는 전도성 물질을 포함할 수 있다.
상기 충진부재의 중앙측 단면적은 단부측 단면적보다 크게 형성될 수 있다.
상기 비아전극은 외측으로 볼록한 형상을 가지도록 형성될 수 있다.
본 발명의 다른 측면에 따르면, 제1 수축개시온도를 가지는 복수의 세라믹층에 비아홀을 형성하는 단계; 상기 비아홀 내부에 상기 제1 수축개시온도보다 낮은 제2 수축개시온도를 가지는 전극체을 형성하는 단계; 상기 전극체를 천공하여, 관통홀을 포함하는 비아전극을 형성하는 단계; 상기 관통홀 내부에 제3 수축개시온도를 가지는 충진부재를 형성하는 단계; 상기 세라믹층에 상기 비아전극과 전기적으로 연결되는 회로패턴을 형성하는 단계; 복수의 상기 세라믹층을 적층하여 적층체를 형성하는 단계; 및 상기 적층체를 소성하는 단계를 포함하고, 상기 제3 수축개시온도는 상기 제2 수축개시온도보다 크고, 상기 제1 수축개시온도보다 작거나 같은 것을 특징으로 하는 다층 세라믹 기판 제조 방법이 제공된다.
상기 관통홀을 포함하는 비아전극을 형성하는 단계에서, 상기 관통홀의 중앙측 단면적은 단부측 단면적보다 크게 형성될 수 있다.
상기 비아홀을 형성하는 단계는, 상기 비아홀은 외측으로 볼록한 형상을 가지도록 형성될 수 있다.
본 발명의 실시예에 따르면, 비아전극의 수축개시온도와 세라믹층의 수축개시온도 차이가 줄어듦으로써, 비아전극과 세라믹층이 거의 동시에 소성될 수 있고, 이에 따라 소결치밀화가 가능해질 수 있다.
도 1은 본 발명의 일 실시예에 따른 다층 세라믹 기판을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 단면을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법을 나타낸 순서도.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법을 나타낸 공정도.
본 발명에 따른 다층 세라믹 기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 다층 세라믹 기판을 나타낸 도면이고, 도 2는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 단면을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 다층 세라믹 기판(100)은, 세라믹층(110), 비아전극(120) 및 충진부재(130)를 포함할 수 있다.
세라믹층(110)은 그린시트로 이루어지는 층이다. 그린시트는 알루미나 파우더 90~95%에 소성조제 및 착색용 파우더를 첨가한 물질을 시트 형으로 제작한 것이다. 세라믹층(110)은 복수로 이루어질 수 있다.
세라믹층(110)에는 회로패턴(111)이 형성될 수 있으며, 회로패턴(111)은 세라믹층(110)의 내부 및 표면에 모두 형성될 수 있다.
세라믹층(110)은 제1 수축개시온도를 가질 수 있다. 수축개시온도란 세라믹 기판이 소성되는 경우에 수축이 시작되는 시점의 온도를 일컫는다.
비아전극(120)은 회로패턴(111)과 전기적으로 형성되도록 세라믹층(110) 내부에 형성된다. 비아전극(120)은 제2 수축개시온도를 가진다. 여기서, 제2 수축개시온도는 제1 수축개시온도보다 작은 값을 가진다. 즉, 비아전극(120)이 먼저 소성되고, 그 이후에 세라믹층(110)의 소성이 이루어진다.
비아전극(120)에는 관통홀(123)이 마련될 수 있다. 관통홀(123)은 비아전극(120)의 길이 방향으로 비아전극(120) 내부에 형성되는 홀이다.
도 2에 도시된 바와 같이, 충진부재(130)는 관통홀(123) 내부에 충진되는 물질이이다. 충진부재(130)는 제3 수축개시온도를 가진다. 여기서, 제3 수축개시온도는 제2 수축개시온도보다 크고, 제1 수축개시온도보다 작거나 같다. 제1 수축개시온도를 t1, 제2 수축개시온도를 t2, 제3 수축개시온도를 t3이라고 할 때, 각 수축개시온도 간의 관계를 식으로 표현하면 다음과 같다.
t2 < t3 ≤ t1
충진부재(130)는 세라믹층(110)을 이루는 세라믹 물질과 동일한 세라믹 물질을 포함할 수 있다. 이 경우, 제3 수축개시온도가 제1 수축개시온도와 동일할 수 있다.
충진부재(130)가 없는 경우, 비아전극(120)의 수축이 일어나는 시점과 세라믹층(110)의 수축이 일어나는 시점 간의 간격이 크게 된다. 이에 따라, 비아전극(120)이 단독적으로 수축되어 세라믹층(110)과 분리되어 현상이 발생할 수 있다.
충진부재(130)가 있는 경우, 비아전극(120)과 충진부재(130)는 제2 수축개시온도와 제3 수축개시온도의 사이에서 동시에 수축 개시될 수 있다.
예를 들어, 세라믹층(110)의 수축개시온도 즉, 제1 수축개시온도는 약 1550℃이고, 비아전극(120)의 수축개시온도 즉, 제2 수축개시온도는 약 800℃이며, 충진부재(130)의 수축개시온도 즉, 제3 수축개시온도가 약1550℃인 경우, 비아전극(120)과 충진부재(130)는 1300℃에서 수축개시될 수 있다.
따라서, 비아전극(120) 및 충진부재(130)의 수축 개시 시점과 세라믹층(110)의 수축 개시 시점 간의 간격이 현저히 줄어들 수 있다. 이에 따라, 비아전극(120)이 세라믹층(110)과 분리되는 현상이 방지될 수 있다.
충진부재(130)는 전도성 물질을 포함할 수 있다. 전도성 물질을 포함하는 충진부재(130)에 의하면, 비아전극(120)과 충진부재(130)가 모두 전도성을 가지므로, 비아전극(120) 뿐만 아니라 충진부재(130)도 세라믹층(110) 간 전기적 연결 역할을 수행할 수 있다.
도 1에 도시된 바와 같이, 충진부재(130)의 중앙측 단면적(A)은 단부측 단면적(B)보다 크게 형성될 수 있다. 즉, 충진부재(130)는 항아리 형상으로 형성될 수 있다. 일자형으로 형성되는 충진부재(130)에 비하여, 항아리 형상으로 형성되는 충진부재(130)는 충진량이 많아지므로, 수축개시온도 차이가 줄어들 수 있다.
이 경우, 비아전극(120)은 외측으로 볼록한 형상을 가질 수 있다. 비아전극(120)이 외측으로 볼록한 형상을 가지는 경우, 비아전극(120)의 전도성이 확보될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 다층 세라믹 기판(100)에 의하면, 비아전극(120)의 수축개시온도와 세라믹층(110)의 수축개시온도 차이가 줄어들게 되어, 동시 소성에 가까운 소성이 진행될 수 있다. 결과적으로, 균일한 입자 성장이 가능하여 소성 치밀화가 우수해질 수 있다.
이상, 본 발명의 일 실시예에 따른 다층 세라믹 기판에 대하여 설명하였다. 다음으로 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법에 대하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법을 나타낸 순서도이고, 도 4 내지 도 9는 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법을 나타낸 공정도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법은, 세라믹층(110)에 비아홀(121)을 형성하는 단계(S110), 비아홀(121) 내부에 전극체(122)를 형성하는 단계(S120), 비아전극(120)을 형성하는 단계(S130), 충진부재(130)를 형성하는 단계(S140), 세라믹층(110)에 회로패턴(111)을 형성하는 단계(S150), 적층체를 형성하는 단계(S160) 및 적층체를 소성하는 단계(S170)를 포함할 수 있다.
도 4를 참조하면, 세라믹층(110)에 비아홀(121)을 형성하는 단계(S110)는, 제1 수축개시온도를 가지는 복수의 세라믹층(110)에 비아홀(121)을 형성하는 단계이다. 비아홀(121)은 레이저 등에 의하여 형성될 수 있다. 도 4에는 하나의 세라믹층(110)만 도시되어 있으며, 이와 동일한 복수의 세라믹층(110)에 동일한 공정이 수행된다.
도 5를 참조하면, 비아홀(121) 내부에 전극체(122)를 형성하는 단계(S120)는, 비아홀(121) 내부에 제2 수축개시온도를 가지는 전극체(122)를 형성하는 단계이다. 제2 수축개시온도는 상기 제1 수축개시온도보다 낮다. 전극체(122)는 페이스트를 도포함으로써 형성될 수 있다. 전극체(122)는 은, 텅스텐 또는 몰리브덴 등을 포함할 수 있다.
도 6을 참조하면, 비아전극(120)을 형성하는 단계(S130)는 전극체(122)를 천공하여 관통홀(123)을 포함하는 비아전극(120)을 형성하는 단계이다. 전극체(122)는 레이저 등에 의하여 천공될 수 있다.
관통홀(123)의 중앙측 단면적은 단부측 단면적보다 크게 형성될 수 있다. 이는 충진부재(130)의 충진량을 늘이기 위함이다. 이 경우, 전 단계에서 비아홀(121)을 외측으로 볼록한 형상을 가지도록 형성할 수 있다. 이는, 비아전극(120)의 전도성을 확보하기 위함이다.
도 7을 참조하면, 충진부재(130)를 형성하는 단계(S140)는 관통홀(123) 내부에 제3 수축개시온도를 가지는 충진부재(130)를 충진하는 단계이다. 제3 수축개시온도는 제2 수축개시온도보다 크고 제1 수축개시온도보다 작거나 같을 수 있다. 제3 수축개시온도를 가지는 충진부재(130)에 의하여, 비아전극(120)의 수축개시온도는 제1 수축개시온도와 가까워질 수 있다. 이에 따라, 비아전극(120)과 세라믹층(110)이 거의 동시에 소성될 수 있다.
도 8을 참조하면, 세라믹층(110)에 회로패턴(111)을 형성하는 단계(S150)는 세라믹층(110)에 비아전극(120)과 전기적으로 연결되며, 상기 충진부재(130) 상에 위치하는 회로패턴(111)을 형성하는 단계이다. 회로패턴(111)은 페이스트가 인쇄됨으로써 형성될 수 있다. 회로패턴(111)은 비아전극(120)과 마찬가지로 은, 텅스텐 또는 몰리브덴을 포함할 수 있다.
도 9를 참조하면, 적층체를 형성하는 단계(S160)는, 복수의 세라믹층(110)을 적층하여 적층체를 형성하는 단계로, 각각의 세라믹층(110)에 형성되는 비아전극(120)과 회로패턴(111)은 전기적으로 연결될 수 있다.
적층체를 소성하는 단계(S170)는, 적층된 적층체를 LTCC의 경우 1000℃ 이하에서, HTCC의 경우 1500℃ 이상에서 소성하는 단계이다. 적층체가 소성되면, 비아전극(120)과 세라믹층(110)은 모두 수축하게 된다. 충진부재(130)에 의하면, 비아전극(120)과 세라믹층(110)이 소성 개시 시점이 비슷해질 수 있다. 따라서, 균일한 입자 성장이 가능하여 소결 치밀화가 가능해진다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 다층 세라믹 기판 제조 방법에 의하면, 비아전극과 세라믹층의 소성이 거의 동시에 일어나게 함으로써, 비아전극이 세라믹층으로부터 분리되는 현상이 방지될 수 있는 다층 세라믹 기판을 용이하게 제조할 수 있다.
본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 다층 세라믹 기판
110: 세라믹층
111: 회로패턴
120: 비아전극
121: 비아홀
122: 전극체
123: 관통홀
130: 충진부재

Claims (8)

  1. 회로패턴을 포함하며, 제1 수축개시온도를 가지는 복수의 세라믹층;
    내부에 관통홀이 마련되고, 상기 회로패턴과 전기적으로 연결되도록 상기 세라믹층 내부에 형성되며, 상기 제1 수축개시온도보다 낮은 제2 수축개시온도를 가지는 비아전극; 및
    상기 비아전극의 상기 관통홀 내부에 충진되며, 제3 수축개시온도를 가지는 충진부재를 포함하고,
    상기 제3 수축개시온도는 상기 제2 수축개시온도보다 크고, 상기 제1 수축개시온도보다 작거나 같은 것을 특징으로 하는 다층 세라믹 기판.
  2. 제1항에 있어서,
    상기 충진부재는 상기 세라믹층을 이루는 세라믹 물질과 동일한 세라믹 물질을 포함하는 것을 특징으로 하는 다층 세라믹 기판.
  3. 제1항에 있어서,
    상기 충진부재는 전도성 물질을 포함하는 것을 특징으로 하는 다층 세라믹 기판.
  4. 제1항에 있어서,
    상기 충진부재의 중앙측 단면적은 단부측 단면적보다 크게 형성되는 것을 특징으로 하는 다층 세라믹 기판.
  5. 제4항에 있어서,
    상기 비아전극은 외측으로 볼록한 형상을 가지도록 형성되는 것을 특징으로 하는 다층 세라믹 기판.
  6. 제1 수축개시온도를 가지는 복수의 세라믹층에 비아홀을 형성하는 단계;
    상기 비아홀 내부에 상기 제1 수축개시온도보다 낮은 제2 수축개시온도를 가지는 전극체을 형성하는 단계;
    상기 전극체를 천공하여, 관통홀을 포함하는 비아전극을 형성하는 단계;
    상기 관통홀 내부에 제3 수축개시온도를 가지는 충진부재를 형성하는 단계;
    상기 세라믹층에 상기 비아전극과 전기적으로 연결되는 회로패턴을 형성하는 단계;
    복수의 상기 세라믹층을 적층하여 적층체를 형성하는 단계; 및
    상기 적층체를 소성하는 단계를 포함하고,
    상기 제3 수축개시온도는 상기 제2 수축개시온도보다 크고, 상기 제1 수축개시온도보다 작거나 같은 것을 특징으로 하는 다층 세라믹 기판 제조 방법.
  7. 제6항에 있어서,
    상기 관통홀을 포함하는 비아전극을 형성하는 단계에서,
    상기 관통홀의 중앙측 단면적은 단부측 단면적보다 크게 형성되는 것을 특징으로 하는 다층 세라믹 기판 제조 방법.
  8. 제7항에 있어서,
    상기 비아홀을 형성하는 단계는,
    상기 비아홀은 외측으로 볼록한 형상을 가지도록 형성되는 것을 특징으로 하는 다층 세라믹 기판 제조 방법.
KR1020130169182A 2013-12-31 2013-12-31 다층 세라믹 기판 및 그 제조 방법 KR20150079142A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130169182A KR20150079142A (ko) 2013-12-31 2013-12-31 다층 세라믹 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130169182A KR20150079142A (ko) 2013-12-31 2013-12-31 다층 세라믹 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150079142A true KR20150079142A (ko) 2015-07-08

Family

ID=53791555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130169182A KR20150079142A (ko) 2013-12-31 2013-12-31 다층 세라믹 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20150079142A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022145784A1 (ko) * 2020-12-28 2022-07-07 주식회사 아모센스 안테나 모듈용 세라믹 기판의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022145784A1 (ko) * 2020-12-28 2022-07-07 주식회사 아모센스 안테나 모듈용 세라믹 기판의 제조 방법

Similar Documents

Publication Publication Date Title
KR101630050B1 (ko) 적층 세라믹 전자부품
US6470545B1 (en) Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
US8542476B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US9456503B2 (en) Module and method of manufacturing the same
JP2014068000A (ja) 積層セラミックキャパシタ及びその製造方法
US10453617B2 (en) Composite electronic component and resistance element
JP2020161734A (ja) 積層セラミック電子部品
US20180294102A1 (en) Multilayer Broadband Ceramic Capacitor with Internal Air Gap Capacitance
KR102193399B1 (ko) 전기 부품, 부품 어레인지먼트, 그리고 전기 부품 및 부품 어레인지먼트의 제조 방법
US9997296B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR20170078317A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
KR20150079142A (ko) 다층 세라믹 기판 및 그 제조 방법
KR20150096909A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2021048261A (ja) 積層コンデンサおよび積層コンデンサ群
KR102505445B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
JP2019523545A (ja) 多層素子及び多層素子を製造するための方法
KR20150082934A (ko) 다층 세라믹 기판 및 제조 방법
TWI713278B (zh) 製造避雷器的方法及避雷器
JP5956185B2 (ja) 多数個取り配線基板
CN105702454A (zh) 层叠陶瓷电容器
JP2001144438A (ja) 多層セラミック基板およびその製造方法
TWI496175B (zh) 陶瓷積層零件
KR20140148157A (ko) 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application