JP2014068000A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2014068000A
JP2014068000A JP2013172079A JP2013172079A JP2014068000A JP 2014068000 A JP2014068000 A JP 2014068000A JP 2013172079 A JP2013172079 A JP 2013172079A JP 2013172079 A JP2013172079 A JP 2013172079A JP 2014068000 A JP2014068000 A JP 2014068000A
Authority
JP
Japan
Prior art keywords
ceramic
internal electrode
electrodes
internal
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013172079A
Other languages
English (en)
Inventor
Sung Hyung Kang
カン・ソン・ヒョン
Original Assignee
Samsung Electro-Mechanics Co Ltd
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2012-0107393 priority Critical
Priority to KR1020120107393A priority patent/KR102004761B1/ko
Application filed by Samsung Electro-Mechanics Co Ltd, サムソン エレクトロ−メカニックス カンパニーリミテッド. filed Critical Samsung Electro-Mechanics Co Ltd
Publication of JP2014068000A publication Critical patent/JP2014068000A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Abstract

【課題】信頼性に優れた高容量の積層セラミックキャパシタ及びその製造方法を提供する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、対向する第1側面及び第2側面、上記第1側面及び第2側面を連結する第3端面及び第4端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第1側面、第2側面及び第3端面、または第1側面、第2側面及び第4端面に一端が露出する第1及び第2内部電極と、上記セラミック本体の外側に形成され、上記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、上記第1及び第2外部電極の一部領域に形成されためっき層と、を含み、上記セラミック本体と上記第1及び第2外部電極の上部領域においてめっき層が形成されていない領域に高分子層がさらに形成されることができる。
【選択図】図2

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関するもので、より詳細には、信頼性に優れた高容量の積層セラミックキャパシタ及びその製造方法に関する。
一般に、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、本体内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体表面に設置された外部電極を備える。
セラミック電子部品の中で積層セラミックキャパシタは、積層された複数の誘電体層、一誘電体層を介して対向配置される内部電極及び上記内部電極と電気的に接続された外部電極を含む。
積層セラミックキャパシタは、小型でありながら、高容量が保障され、実装が容易であるという長所から、コンピュータ、PDA、携帯電話などの移動通信装置の部品として広く用いられている。
最近は、電子製品が小型化及び多機能化されるにつれ、チップ部品も小型化及び高機能化の傾向にあるため、積層セラミックキャパシタにもサイズが小さく容量が大きい高容量の製品が求められている。
積層セラミックキャパシタの容量を高めるために、誘電体層を薄膜化する方法や薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考慮されている。また、容量を形成する内部電極の重畳面積を向上させる方法も考慮されている。
一般に、積層セラミックキャパシタは以下のように製造されることができる。まず、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成する。内部電極が形成されたセラミックグリーンシートを数十から数百層重畳されるように積み上げてグリーンセラミック積層体を製作する。その後、グリーンセラミック積層体を高温及び高圧で圧搾して硬いグリーンセラミック積層体を製作し、切断工程を経てグリーンチップを製造する。次いで、グリーンチップを仮焼及び焼成してから外部電極を形成することで、積層セラミックキャパシタを完成させる。
しかし、上記のような製造方法によって積層セラミックキャパシタを形成する場合、内部電極が形成されていない誘電体層のマージン部領域を最小限にすることが困難であるため、内部電極の重畳面積を増やすのに限界がある。また、積層セラミックキャパシタの端部のマージン部は他の領域のマージン部より厚く形成されて仮焼及び焼成時に炭素の除去が容易ではないという問題がある。
特開2011−003846号公報
本発明は、信頼性に優れた高容量の積層セラミックキャパシタ及びその製造方法を提供することをその目的とする。
本発明の一実施形態は、対向する第1側面及び第2側面、上記第1側面及び第2側面を連結する第3端面及び第4端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第1側面、第2側面及び第3端面、または第1側面、第2側面及び第4断面に一端が露出する第1及び第2内部電極と、上記セラミック本体の外側に形成され、上記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、上記第1及び第2外部電極の一部領域に形成されためっき層と、を含み、上記セラミック本体と上記第1及び第2外部電極の上部領域においてめっき層が形成されていない領域に高分子層がさらに形成される積層セラミックキャパシタを提供する。
上記第1及び第2内部電極は、上記セラミック本体の第1側面及び第2側面の一部領域のみに露出する。
上記第1及び第2内部電極は、上記セラミック本体の第1側面及び第2側面においてめっき層が形成された領域には露出しない。
本発明の他の実施形態は、複数個のストライプ状の第1内部電極パターンが所定間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ状の第2内部電極パターンが所定間隔を置いて形成された第2セラミックグリーンシートを用意する段階と、上記ストライプ状の第1内部電極パターンと上記ストライプ状の第2内部電極パターンが交差するように上記第1セラミックグリーンシートと上記第2セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成し、上記積層体の上面及び下面のうち少なくとも一面には複数個のセラミックグリーンシートを積層してカバー層を形成する段階と、上記ストライプ状の第1内部電極パターン及び第2内部電極パターンを横切って第1内部電極及び第2内部電極が一定幅を有し、上記幅方向に上記第1内部電極及び第2内部電極の末端が露出した側面を有するように上記セラミックグリーンシート積層体を切断する段階と、上記積層体の外側に導電性ペーストを塗布して第1及び第2外部電極を形成する段階と、上記積層体と上記第1及び第2外部電極上部の一部領域に高分子物質をコーティングする段階と、を含む積層セラミックキャパシタの製造方法を提供する。
上記高分子物質をコーティングする段階の後に、上記第1及び第2外部電極上部において高分子物質がコーティングされていない残りの領域にめっき層を形成する段階をさらに含むことができる。
上記第1及び第2内部電極は、上記セラミック本体の第1側面及び第2側面においてめっき層が形成された領域には露出しない。
上記第1及び第2内部電極は、上記セラミック本体の第1側面及び第2側面の一部領域のみに露出する。
本発明の一実施形態によると、積層セラミックキャパシタにおいてセラミック本体の幅方向マージン部まで内部電極が重畳されることができるため、優れた容量の具現が可能で、信頼性向上の効果もある。
本発明の一実施形態による積層セラミックキャパシタを示した概略的な斜視図である。 図1のB−B’線に沿った断面図である。 図2のS領域の拡大図である。 図1のA−A’線に沿った断面図である。 本発明の一実施形態による積層セラミックキャパシタ内の内部電極を示した概略的な平面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を示した概略的な工程図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
図1は本発明の一実施形態による積層セラミックキャパシタを示した概略的な斜視図であり、図2は図1のB−B’線に沿った断面図であり、図3は図2のS領域の拡大図であり、図4は図1のA−A’線に沿った断面図であり、図5は本発明の一実施形態による積層セラミックキャパシタ内の内部電極を示した概略的な平面図である。
図1から図5を参照すると、本実施形態による積層セラミックキャパシタは、セラミック本体10と、上記セラミック本体の内部に形成される第1及び第2内部電極21、22と、上記セラミック本体10の外側に形成され、上記第1及び第2内部電極21、22と電気的に連結された第1及び第2外部電極31a、32aと、上記第1及び第2外部電極31a、32aの一部領域に形成されためっき層31b、32bと、を含むことができる。
上記セラミック本体10は、対向する第1側面及び第2側面と、上記第1側面及び第2側面を連結する第3端面及び第4端面と、を有することができる。
上記セラミック本体10は、その形状に特に制限はないが、図面に示されているように、六面体状であることができる。
上記セラミック本体10の内部に形成された第1及び第2内部電極21、22は、セラミック本体の第1側面、第2側面及び第3端面、または第1側面、第2側面及び第4端面に一端が露出する。
上記第1及び第2内部電極21、22は、異なる極性を有する第1内部電極21及び第2内部電極22を一対にすることができる。
第1内部電極21の一端は第1側面、第2側面及び第3端面に露出し、第2内部電極22の一端は第1側面、第2側面及び第4端面に露出することができる。
上記第1内部電極21及び第2内部電極22の他端は、第3端面または第4端面から一定間隔を置いて形成される。
上記セラミック本体の第3端面及び第4端面には、第1及び第2外部電極31a、32aが形成されて上記内部電極と電気的に連結されることができる。
上記セラミック本体10を構成する複数の誘電体層1は、焼結された状態で、隣接する誘電体層間の境界が確認できないほど一体化されていることができる。
上記誘電体層上に第1内部電極21及び第2内部電極22が形成されることができる。また、上記第1内部電極21及び第2内部電極22は、焼結によって一誘電体層を介して上記セラミック本体の内部に形成されることができる。
上記誘電体層1は、第1内部電極21の幅と同一幅を有することができる。
即ち、上記第1内部電極21は、誘電体層1の幅方向に露出して形成されることができる。
誘電体層の幅及び内部電極の幅は、セラミック本体の第1側面及び第2側面を基準にする。
本発明の一実施形態によると、誘電体層の幅及び内部電極の幅は、100〜900μmであることができるが、これに制限されない。より具体的には、誘電体層の幅及び内部電極の幅は、100〜500μmであるか、100〜900μmであることができる。
上記第1及び第2内部電極21、22は、特に制限されないが、例えば、パラジウム(Pd)、パラジウム−銀(Pd−Ag)の合金などの貴金属材料及びニッケル(Ni)、銅(Cu)のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。
上記第1及び第2外部電極31a、32aは、内部電極と同一材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅(Cu)、銀(Ag)、ニッケル(Ni)などで形成されることができる。
上記第1及び第2外部電極31a、32aは、上記金属粉末にガラスフリットを添加して用意された導電性ペーストを塗布してから焼成することで形成されることができる。
上記第1及び第2外部電極31a、32aの一部領域には、めっき層31b、32bが形成されることができる。
上記めっき層31b、32bは、特に制限されないが、例えば、ニッケル(Ni)、すず(Sn)などで形成されることができる。
上記第1及び第2内部電極21、22は、上記セラミック本体10の第1側面及び第2側面の一部領域のみに露出する。
また、上記第1及び第2内部電極21、22は、上記セラミック本体10の第1側面及び第2側面においてめっき層31b、32bが形成された領域には露出しない。
これは、上記第1及び第2内部電極21、22が、めっき層31b、32bが形成された第1側面及び第2側面の領域にまで露出する場合、めっき液が内部電極に浸透する可能性があることから、信頼性に問題が生じるおそれがあるためである。
本発明の一実施形態によると、第1内部電極21の一端は第1側面、第2側面及び第3端面に露出し、第2内部電極22の一端は第1側面、第2側面及び第4端面に露出することで、上記セラミック本体10の内に形成される内部電極の重畳面積が増加する。
これにより、相対的に内部電極の重畳面積が増加するため、積層セラミックキャパシタの高容量を確保できる効果がある。
一般に、誘電体層が高積層化されるほど誘電体層及び内部電極の厚さは薄くなる。
このため、内部電極がショートされる現象が頻繁に発生する可能性がある。
また、誘電体層の一部のみに内部電極が形成される場合、内部電極による段差が発生するため、絶縁抵抗の加速寿命または信頼性が低下するおそれがある。
しかし、本発明の一実施形態によると、薄膜の内部電極及び誘電体層を形成しても、第1内部電極21の一端が第1側面、第2側面及び第3端面に露出し、第2内部電極22の一端が第1側面、第2側面及び第4端面に露出するため、内部電極の重畳面積が大きくなって積層セラミックキャパシタの容量を大きくすることができるようになる。
また、内部電極による段差を減少させることで、絶縁抵抗の加速寿命が向上して容量特性に優れるとともに、信頼性に優れた積層セラミックキャパシタを提供することができる。
一方、上記のように第1内部電極21の一端が第1側面、第2側面及び第3端面に露出し、第2内部電極22の一端が第1側面、第2側面及び第4端面に露出する場合、積層セラミックキャパシタの信頼性に問題が生じる可能性がある。
これにより、本発明の一実施形態によると、上記セラミック本体と上記第1及び第2外部電極の上部領域においてめっき層が形成されていない領域に高分子層11がさらに形成されることができる。
上記高分子層11は、上記セラミック本体10の全体面を覆いながら塗布されることで、第1側面及び第2側面の領域にまで露出した上記第1及び第2内部電極21、22が外部からの影響を受けやすいという問題を防ぐことができる。
上記高分子層11の材質は、特に制限されないが、一般の高分子物質であればよく、例えば、エポキシ樹脂であることができる。
本発明の一実施形態によると、上記高分子層11は、上記第1及び第2外部電極の上部領域においてめっき層が形成されていない領域のみに形成されることができる。
上記特徴は、後述する本発明の他の実施形態による積層セラミックキャパシタの製造方法から具現されることができ、第1及び第2外部電極を形成した後、めっき層が形成される前に上記高分子層を形成することにより可能になる。
本発明の一実施形態によると、上記のようにセラミック本体と上記第1及び第2外部電極の上部領域においてめっき層が形成されていない領域に高分子層を形成することで、相対的に内部電極の重畳面積を増加させて積層セラミックキャパシタの高容量を確保するとともに、内部電極による段差を減少させて信頼性に優れた積層セラミックキャパシタを具現することができるようになる。
図6は本発明の他の実施形態による積層セラミックキャパシタの製造方法を示した概略的な工程図である。
図6を参照すると、本発明の他の実施形態による積層セラミックキャパシタの製造方法は、複数個のストライプ状の第1内部電極パターンが所定間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ状の第2内部電極パターンが所定間隔を置いて形成された第2セラミックグリーンシートを用意する段階と、上記ストライプ状の第1内部電極パターンと上記ストライプ状の第2内部電極のパターンが交差するように上記第1セラミックグリーンシートと上記第2セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成し、上記積層体の上面及び下面のうち少なくとも一面には複数個のセラミックグリーンシートを積層してカバー層を形成する段階と、上記ストライプ状の第1内部電極パターン及び第2内部電極パターンを横切って第1内部電極及び第2内部電極が一定幅を有し、上記幅方向に上記第1内部電極及び第2内部電極の末端が露出した側面を有するように上記セラミックグリーンシート積層体を切断する段階と、上記積層体の外側に導電性ペーストを塗布して第1及び第2外部電極を形成する段階と、上記積層体と上記第1及び第2外部電極上部の一部領域に高分子物質をコーティングする段階と、を含むことができる。
上記セラミックグリーンシートは、セラミックパウダー、有機溶剤及び有機バインダを含むセラミックペーストで形成されることができる。
上記セラミックパウダーは、高い誘電率を有する物質で、これに制限されないが、チタン酸バリウム(BaTiO)系材料や鉛複合ペロブスカイト系材料、チタン酸ストロンチウム(SrTiO)系材料などを用いることができ、好ましくは、チタン酸バリウム(BaTiO)パウダーを用いることができる。
上記セラミックグリーンシートが焼成されると、セラミック本体を構成する誘電体層1になる。
ストライプ状の第1内部電極パターンは、導電性金属を含む内部電極ペーストによって形成されることができる。
上記導電性金属は、これに制限されないが、Ni、Cu、Pdまたはこれらの合金であることができる。
上記セラミックグリーンシート上にストライプ状の第1内部電極パターンを形成する方法としては、特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法などを通じて形成されることができる。
また、他のセラミックグリーンシート上に所定間隔を置いて複数個のストライプ状の第2内部電極パターンを形成することができる。
次に、ストライプ状の第1内部電極パターンとストライプ状の第2内部電極パターンが交差積層されるようにセラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ状の第1内部電極パターンは第1内部電極21を形成することができ、ストライプ状の第2内部電極パターンは第2内部電極22を形成することができる。
これにより、複数個の平行なストライプ状の第1内部電極パターンが印刷されたセラミックグリーンシートと複数個の平行なストライプ状の第2内部電極パターンが印刷されたセラミックグリーンシートは交互に積層される。
次いで、上記セラミックグリーンシートが積層された積層体は、複数個のストライプ状の第1内部電極パターン及びストライプ状の第2内部電極パターンを横切るように切断されることができる。
より具体的には、ストライプ状の第1内部電極パターン及びストライプ状の第2内部電極パターンは、長さ方向に切断されて一定幅を有する複数個の内部電極に分割されることができる。
このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。
これにより、誘電体層は内部電極の幅と同一幅を有するように形成されることができる。
上記棒状積層体の切断面に第1及び第2内部電極の末端が露出することができる。
上記棒状積層体の切断面は、それぞれ棒状積層体の第1側面及び第2側面と称することができる。
上記セラミックグリーンシート積層体を焼成した後、棒状積層体になるように切断されることができる。また、上記セラミックグリーンシートを棒状積層体になるように切断した後、焼成を行うこともできる。上記焼成は、これに制限されないが、1100℃〜1300℃のN−H雰囲気下で行われることができる。
続いて、上記積層体の外側に導電性ペーストを塗布して第1及び第2外部電極を形成することができる。
上記第1及び第2外部電極を形成する工程は、これに制限されないが、例えば、ディッピング(dipping)法によって行われることができる。
次に、上記積層体と上記第1及び第2外部電極上部の一部領域に高分子物質をコーティングすることができる。
上記高分子物質をコーティングする工程は、特に制限されず、一般の工程によって行われることができる。
本発明の他の実施形態によると、上記高分子物質をコーティングする段階の後に、上記第1及び第2外部電極の上部において高分子物質がコーティングされていない残りの領域にめっき層を形成する段階をさらに含むことができる。
これにより、本発明の一実施形態によると、セラミック本体の幅方向マージン部まで内部電極が重畳されることができることから、優れた容量の具現が可能になり、信頼性向上の効果があるため、高信頼性及び高容量の積層セラミックキャパシタを具現することができるようになる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
10 セラミック本体
1 誘電体層
11 高分子層
21、22 第1及び第2内部電極
31、32 全ての外部電極
31a、32a 第1及び第2外部電極
31b、32b めっき層

Claims (7)

  1. 対向する第1側面及び第2側面、前記第1側面及び第2側面を連結する第3端面及び第4端面を有するセラミック本体と、
    前記セラミック本体の内部に形成され、前記第1側面、第2側面及び第3端面、または第1側面、第2側面及び第4端面に一端が露出する第1及び第2内部電極と、
    前記セラミック本体の外側に形成され、前記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、
    前記第1及び第2外部電極の一部領域に形成されためっき層と、を含み、
    前記セラミック本体と前記第1及び第2外部電極の上部領域においてめっき層が形成されていない領域に高分子層がさらに形成される、積層セラミックキャパシタ。
  2. 前記第1及び第2内部電極は、前記セラミック本体の第1側面及び第2側面の一部領域のみに露出する、請求項1に記載の積層セラミックキャパシタ。
  3. 前記第1及び第2内部電極は、前記セラミック本体の第1側面及び第2側面においてめっき層が形成された領域には露出しない、請求項1に記載の積層セラミックキャパシタ。
  4. 複数個のストライプ状の第1内部電極パターンが所定間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ状の第2内部電極パターンが所定間隔を置いて形成された第2セラミックグリーンシートを用意する段階と、
    前記ストライプ状の第1内部電極パターンと前記ストライプ状の第2内部電極パターンが交差するように前記第1セラミックグリーンシートと前記第2セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成し、前記積層体の上面及び下面のうち少なくとも一面には複数個のセラミックグリーンシートを積層してカバー層を形成する段階と、
    前記ストライプ状の第1内部電極パターン及び第2内部電極パターンを横切って第1内部電極及び第2内部電極が一定幅を有し、前記幅方向に前記第1内部電極及び第2内部電極の末端が露出した側面を有するように前記セラミックグリーンシート積層体を切断する段階と、
    前記積層体の外側に導電性ペーストを塗布して第1及び第2外部電極を形成する段階と、
    前記積層体と前記第1及び第2外部電極上部の一部領域に高分子物質をコーティングする段階と、を含む、積層セラミックキャパシタの製造方法。
  5. 前記高分子物質をコーティングする段階の後に、前記第1及び第2外部電極上部において高分子物質がコーティングされていない残りの領域にめっき層を形成する段階をさらに含む、請求項4に記載の積層セラミックキャパシタの製造方法。
  6. 前記第1及び第2内部電極は、前記積層体の幅方向においてめっき層が形成された領域には露出しない、請求項5に記載の積層セラミックキャパシタの製造方法。
  7. 前記第1及び第2内部電極は、前記積層体の幅方向の一部領域のみに露出する、請求項4に記載の積層セラミックキャパシタの製造方法。
JP2013172079A 2012-09-26 2013-08-22 積層セラミックキャパシタ及びその製造方法 Pending JP2014068000A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2012-0107393 2012-09-26
KR1020120107393A KR102004761B1 (ko) 2012-09-26 2012-09-26 적층 세라믹 커패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2014068000A true JP2014068000A (ja) 2014-04-17

Family

ID=50318214

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013172079A Pending JP2014068000A (ja) 2012-09-26 2013-08-22 積層セラミックキャパシタ及びその製造方法
JP2018090497A Pending JP2018139312A (ja) 2012-09-26 2018-05-09 積層セラミックキャパシタ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018090497A Pending JP2018139312A (ja) 2012-09-26 2018-05-09 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US9384898B2 (ja)
JP (2) JP2014068000A (ja)
KR (1) KR102004761B1 (ja)
CN (1) CN103680947B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015029009A (ja) * 2013-07-30 2015-02-12 Tdk株式会社 セラミック電子部品
JP2016031992A (ja) * 2014-07-28 2016-03-07 株式会社村田製作所 セラミック電子部品およびその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5924543B2 (ja) * 2013-03-19 2016-05-25 株式会社村田製作所 積層セラミックコンデンサ
JP2015109409A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 電子部品
US10109424B2 (en) 2014-04-22 2018-10-23 Industry-Academic Cooperation Foundation Yonsei University Multilayer ceramic capacitor using poling process for reduction of vibration
US9978518B2 (en) * 2015-07-14 2018-05-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6395322B2 (ja) * 2015-12-01 2018-09-26 太陽誘電株式会社 電子部品及びその製造方法、並びに回路基板
KR20170085377A (ko) * 2016-01-14 2017-07-24 삼성전기주식회사 적층 전자부품 및 적층 전자부품의 제조방법
JP6778535B2 (ja) * 2016-07-25 2020-11-04 太陽誘電株式会社 積層セラミックコンデンサ
JP6841611B2 (ja) * 2016-07-25 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサ
JP6747201B2 (ja) * 2016-09-09 2020-08-26 Tdk株式会社 電子部品
JP2018046131A (ja) * 2016-09-14 2018-03-22 太陽誘電株式会社 積層セラミックコンデンサ
JP2018049881A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20180045803A (ko) * 2016-10-26 2018-05-04 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
KR101891085B1 (ko) * 2016-11-23 2018-08-23 삼성전기주식회사 커패시터 및 그의 제조방법
KR101963284B1 (ko) * 2017-02-15 2019-03-28 삼성전기주식회사 커패시터 부품 및 그 제조방법
KR101963830B1 (ko) * 2017-07-04 2019-04-01 조인셋 주식회사 복합 기능소자
US10770232B2 (en) * 2017-09-29 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
KR20190135232A (ko) * 2018-05-28 2019-12-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102076149B1 (ko) * 2018-06-19 2020-02-11 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR102101932B1 (ko) * 2018-10-02 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
KR102068804B1 (ko) * 2018-11-16 2020-01-22 삼성전기주식회사 적층 세라믹 전자부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JPH10208907A (ja) * 1997-01-28 1998-08-07 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH11219847A (ja) * 1998-01-29 1999-08-10 Tdk Corp セラミックコンデンサ
JPH11340081A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2006179873A (ja) * 2004-12-23 2006-07-06 Samsung Electro Mech Co Ltd 積層型チップキャパシタ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236110A (en) * 1985-04-11 1986-10-21 Murata Manufacturing Co Laminate ceramic capacitor
KR100255906B1 (ko) * 1994-10-19 2000-05-01 모리시타 요이찌 전자부품과 그 제조방법
US6278065B1 (en) * 1999-04-01 2001-08-21 Harris Ireland Development Company, Ltd. Apparatus and method for minimizing currents in electrical devices
JP2000306765A (ja) * 1999-04-20 2000-11-02 Murata Mfg Co Ltd 積層セラミック電子部品
JP2004128221A (ja) * 2002-10-02 2004-04-22 Murata Mfg Co Ltd チップ型セラミック電子部品の製造方法
JP4093188B2 (ja) * 2003-05-27 2008-06-04 株式会社村田製作所 積層セラミック電子部品とその実装構造および実装方法
US7292429B2 (en) * 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP2011003846A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP5459487B2 (ja) * 2010-02-05 2014-04-02 株式会社村田製作所 積層型電子部品およびその製造方法
JP2012174916A (ja) * 2011-02-22 2012-09-10 Taiyo Yuden Co Ltd チップ状電子部品
KR101188032B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2013026392A (ja) * 2011-07-20 2013-02-04 Tdk Corp 電子部品及び電子部品の製造方法
JP2013058558A (ja) * 2011-09-07 2013-03-28 Tdk Corp 電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JPH10208907A (ja) * 1997-01-28 1998-08-07 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH11219847A (ja) * 1998-01-29 1999-08-10 Tdk Corp セラミックコンデンサ
JPH11340081A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2006179873A (ja) * 2004-12-23 2006-07-06 Samsung Electro Mech Co Ltd 積層型チップキャパシタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015029009A (ja) * 2013-07-30 2015-02-12 Tdk株式会社 セラミック電子部品
JP2016031992A (ja) * 2014-07-28 2016-03-07 株式会社村田製作所 セラミック電子部品およびその製造方法
US9595391B2 (en) 2014-07-28 2017-03-14 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method therefor

Also Published As

Publication number Publication date
US9384898B2 (en) 2016-07-05
JP2018139312A (ja) 2018-09-06
KR20140040547A (ko) 2014-04-03
US20140085767A1 (en) 2014-03-27
KR102004761B1 (ko) 2019-07-29
CN103680947A (zh) 2014-03-26
CN103680947B (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
US10431379B2 (en) Method of manufacturing a multilayer ceramic capacitor
US20180211786A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP6103780B2 (ja) 積層セラミックキャパシタ及びその実装基板
JP5955903B2 (ja) 積層セラミックキャパシタ
KR101548774B1 (ko) 적층 세라믹 커패시터
US9111682B2 (en) Multilayer ceramic electronic component
KR101141457B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
CN102683015B (zh) 多层陶瓷电容器及其制造方法
JP2014220520A (ja) 積層セラミックキャパシタ
KR101124091B1 (ko) 적층 세라믹 커패시터
US8044760B2 (en) Four-layer element and method for producing a four-layer element
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP5529298B1 (ja) 積層セラミックキャパシタ及びその製造方法
KR101843182B1 (ko) 적층 세라믹 전자부품
US9030801B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US9514884B2 (en) Multilayer ceramic electronic component and board having the same mounted thereon
US9042081B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102067173B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US8542476B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US9412520B2 (en) Multilayer ceramic electronic component
CN103680947B (zh) 多层陶瓷电容器及其制造方法
US8248752B2 (en) Multilayer ceramic capacitor
US9025310B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP6278595B2 (ja) 積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109