CN117099488A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN117099488A
CN117099488A CN202280026551.8A CN202280026551A CN117099488A CN 117099488 A CN117099488 A CN 117099488A CN 202280026551 A CN202280026551 A CN 202280026551A CN 117099488 A CN117099488 A CN 117099488A
Authority
CN
China
Prior art keywords
electrode
metal layer
layer
insulating layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280026551.8A
Other languages
English (en)
Inventor
金弘益
郑东宪
李忠基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN117099488A publication Critical patent/CN117099488A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

根据一个实施方式的电路板包括：绝缘层；穿过所述绝缘层的上表面和下表面的第一金属层；以及设置在第一金属层上的第二金属层；其中所述第一金属层包括凹形上表面和下表面，其中所述第二金属层包括对应于所述第一金属层的凹形上表面的凸形下表面，并且其中所述第二金属层的凸形下表面与所述绝缘层的下表面之间的第一高度小于所述绝缘层的上表面与所述绝缘层的下表面之间的第二高度。

Description

半导体封装
技术领域
本发明涉及一种电路板，更具体地，涉及一种包括大面积贯通电极的电路板和包括该电路板的半导体封装。
背景技术
随着电子部件的小型化、轻量化和集成化的加速，电路的线宽变得更小。特别地，当半导体芯片的设计规则集成在纳米尺度上时，安装有半导体芯片的封装基板或电路板的电路线宽减小到几微米或更小。
已经提出了各种方法以使电路线宽小型化，即增加电路板的电路集成度。为了防止在镀铜之后形成图案的蚀刻步骤中损耗电路线宽，已经提出了半增材工艺(SAP)法和改进的半增材工艺(MSAP)。
从那时起，为了实现更精细的电路图案，在本技术领域中已经使用了将铜箔埋入并嵌入绝缘层中的嵌入式迹线基板(下文中称为“ETS”)法。ETS法通过将铜箔电路嵌入绝缘层中而不是在绝缘层的表面上形成铜箔电路来进行制造。因此，不存在由于蚀刻引起的电路损耗，因此有利于改善电路间距。
同时，最近，正在努力开发改进的第五代(5G)通信系统或准5G通信系统，以便满足无线数据业务的需求。这里，5G通信系统使用超高频(mmWave)频带(6千兆字节(6GHz)、28千兆字节28GHz、35千兆字节35GHz或更高的频率)来实现高数据速率。
并且，为了减轻甚高频带中无线电波的路径损耗并增加无线电波的传播距离，在5G通信系统中正在开发诸如波束成形、大规模MIMO和阵列天线的聚合技术。应当考虑到，这些频带可以由数百个波长的有源天线组成，这使得天线系统相对较大。
这些天线和AP模块被图案化或安装在印刷电路板上，因此，印刷电路板的低损耗非常重要。这意味着构成有源天线系统的几个基板，即天线基板、天线馈电基板、收发机基板和基带基板必须集成到一个紧凑单元中。
同时，最近，为了改善散热性或屏蔽性，已经开发了包括大面积贯通电极的电路板。可以通过用金属材料填充大直径通孔来形成大面积贯通电极。然而，用金属材料填充大直径通孔的内部是不容易的，因此，传统的大面积贯通电极在一个表面上包括一个凹坑区域，所述凹坑区域向通孔内凹入。此外，凹坑区域可能影响其他的层压期间的通孔处理，从而影响印刷电路板的可靠性。
发明内容
技术问题
本发明提供了一种具有新颖结构的电路板和包括该电路板的半导体封装。
本发明提供了一种具有能够去除电极部的表面瑕疵的新颖结构的电路板和包括该电路板的半导体封装。
本发明提供了一种具有新颖结构的电路板和包括该电路板的半导体封装，同时简化了电镀工艺，所述新颖结构包括通过最小化电镀工艺制造的贯通电极。
所提出的实施方式要解决的技术问题不限于上述技术问题，并且所属领域的技术人员通过以下描述可以清楚地理解所提出的实施方式中未提及的其他技术问题。
技术方案
根据一个实施方式的电路板包括：绝缘层；穿过所述绝缘层的上表面和下表面的第一金属层；以及设置在第一金属层上的第二金属层；其中所述第一金属层包括凹形上表面和下表面，其中所述第二金属层包括对应于所述第一金属层的凹形上表面的凸形下表面，并且其中所述第二金属层的凸形下表面与所述绝缘层的下表面之间的第一高度小于所述绝缘层的上表面与所述绝缘层的下表面之间的第二高度。
此外，所述第一金属层包括设置在穿过所述绝缘层的通孔中的第一部分和设置在所述绝缘层的上表面上的第二部分，其中所述第二金属层包括设置在所述通孔中的所述第一金属层的第一部分上的第三部分和设置在所述第二金属层的第三部分和所述第一金属层的第二部分上的第四部分，其中所述第一金属层的第一部分和所述第二金属层的第三部分包括贯通电极，并且其中所述第一金属层的第二部分和所述第二金属层的第四部分包括第一电极部。
另外，所述第一金属层的第二部分的上表面的最上端被定位为低于所述第二金属层的第四部分的上表面。
另外，所述第一金属层的第一部分的上表面的最下端被定位为低于所述绝缘层的上表面，并且其中所述第二金属层的第三部分的下表面的最下端被定位为低于所述绝缘层的上表面。
另外，所述第一电极部包括在厚度方向上与所述贯通电极重叠的第一区域和除所述第一区域之外的第二区域，并且其中所述第一区域的层数与所述第二区域的层数不同。
此外，所述贯通电极具有在长度方向上伸长的形状，并且其中所述贯通电极在长度方向上的第一宽度大于所述贯通电极在宽度方向上的第二宽度；并且其中从所述第一金属层的第一部分的下表面到所述第一金属层的第一部分的上表面的最下端的高度满足所述第二宽度的30％至95％的范围。
此外，所述贯通电极和所述第一电极部包括晶种层，并且其中所述晶种层包括设置在所述第一金属层的第一部分与所述通孔的内壁之间的第五部分以及设置在所述绝缘层的上表面与所述第一金属层的第二部分之间的第六部分。
另外，从晶种层的第六部分的下表面到第一金属层的第二部分的最上端的高度满足第一电极部的厚度的50％至85％的范围。
根据一个实施方式的电路板包括：第一电极部；设置在所述第一电极部的第一表面上的第一绝缘层；设置在所述第一绝缘层的第一表面上的第二电极部；穿过所述第一绝缘层的第一贯通电极；设置在所述第一绝缘层的第一表面上的第二绝缘层；设置在所述第二绝缘层的第一表面上的第三电极部；以及穿过所述第二绝缘层的第二贯通电极；其中，所述第一电极部的厚度比所述第二电极部的厚度厚，并且其中，所述第三电极部的厚度大于所述第一电极部和所述第二电极部中的每一个的厚度。
另外，所述第二电极部包括向与所述第一绝缘层的第一表面相对的第二表面凹入的凹部，并且其中所述第二贯通电极包括填充所述第二电极部的凹部的凸部。
有益效果
一个实施方式包括穿过绝缘层的贯通电极。在这种情况下，在一个实施方式中，执行多次电镀工艺以填充穿过绝缘层的通孔。由此，本实施方式形成填充具有大面积的通孔的贯通电极。
在这种情况下，本实施方式调整电流密度，所述电流密度是多次电镀工艺的电镀条件。由此，本实施方式形成初次电镀工艺的第一金属层和二次电镀工艺的第二金属层，其构成贯通电极和第一电极部的每个部分。在这种情况下，可以以较低的电流密度形成本实施方式的第一金属层，并且可以以较高的电流密度形成第二金属层。因此，在包括大面积贯通电极的电路板中，可以防止在贯通电极或第一电极部中包括凹坑区域。由此，本实施方式可以提高产品可靠性。
另外，本实施方式通过如上所述的电流密度控制允许仅由第二金属层形成第一焊盘的上表面。因此，本实施方式可以解决由于第一电极部的上表面包括第一金属层和第二金属层两者而导致的瑕疵问题，从而提高客户满意度。此外，本实施方式可以解决由于第一电极部的上表面仅包括第一金属层而导致的电镀时间增加，从而提高产品产量。
另外，另一实施方式包括设置在第一电极部的一侧上的第一贯通电极和第二电极部。另外，本实施方式包括设置在第二电极部的一侧上的第二贯通电极和第三电极部。在这种情况下，设置在内侧的第一贯通电极或第二电极部包括凹坑区域。设置在外侧的第二贯通电极形成为填充第一贯通电极或第二电极部的凹坑区域。因此，在本实施方式中，第三电极部具有比第一电极部和第二电极部更厚的厚度，并且第二电极部可以具有比第一电极部和第三电极部的厚度更小的厚度。因此，本实施方式可以简化形成具有大面积的贯通电极的工艺，从而提高产品产量。
附图说明
图1是示出根据一个比较示例的电路板的视图。
图2是示出图1的电极部的表面的视图。
图3是根据第一实施方式的电路板的平面图。
图4(a)是图3的电路板沿方向A-A'的横截面图。
图4(b)是图3的电路板沿方向BB’的横截面图。
图5是图3所示的第一电极部和贯通电极的详细结构图。
图6是示出图5的第一电极部的上表面的视图。
图7是根据第二实施方式的电路板的第一横截面图。
图8是根据第二实施方式的电路板的第二横截面图。
图9是详细示出图7和图8的第一基板层的视图。
图10至图22是用于按工艺顺序解释根据第二实施方式的电路板的制造方法的视图。
图23是示出了根据一个实施方式的半导体封装的视图。
具体实施方式
在下文中，将参照附图详细描述本说明书中公开的实施方式，但是不管附图标记如何，相同或相似的元件由相同的附图标记表示，并且将省略其冗余描述。仅仅是考虑到编写说明书的容易性，可互换地给出或使用以下描述中所使用的组件的后缀“模块”和“部分”，并且不具有彼此区分的含义或作用。另外，在描述本说明书中公开的实施方式时，如果确定相关已知技术的详细描述可能模糊本说明书中公开的实施方式的主题，则将省略其详细描述。另外，附图仅用于更容易地理解本说明书中公开的实施方式，并且本说明书中公开的技术构思不受附图的限制，并且应当被理解为包括本发明的精神和范围内所包括的所有修改、等同物或替代物。
可以使用包括诸如第一和第二的序数的术语来描述各种元件，但是元件不受术语的限制。上述术语仅用于将一个部件与另一个部件区分开。
当一个部件被称为“接触”或“连接”到另一个部件时，它可以直接连接或连接到另一个部件，但是在中间也可以存在其他部件。另一方面，当部件被称为与另一部件“直接接触”或“直接连接”时，应当理解，中间没有其他部件。
除非上下文另有明确说明，否则单数表达包括复数表达。
在本申请中，诸如“包括”或“具有”的术语旨在表示存在说明书中描述的特征、数字、步骤、动作、部件、部分或其组合，但是也存在一个或多个其他特征。应当理解，在排除可能性之前，并不排除存在或增加元件或数字、步骤、动作、部件、部分或其组合。
在下文中，将参照附图详细描述本发明的实施方式。
在描述本实施方式之前，将描述与本实施方式相比的比较示例。
图1是示出根据一个比较示例的电路板的视图，并且图2是示出图1的电极部的表面的视图。
参照图1和2，比较示例的电路板包括具有大面积的贯通电极。
具体地，比较示例的电路板包括绝缘层10、第一电极部50、第二电极部20和贯通电极40。
第一电极部50设置在绝缘层10的上表面上。
第二电极部20设置在与绝缘层10的上表面相对的下表面下方。
贯通电极40被设置为穿过绝缘层10。贯通电极40穿过绝缘层10并连接第一电极部50和第二电极部20。
贯通电极40包括在水平方向上彼此间隔开同时共同连接到第一电极部50和第二电极部20的多个电极部。
构成贯通电极40的多个电极部中的每一个电极部是具有大面积的贯通电极。例如，电路板包括具有大面积的贯通电极。此外，大面积贯通电极的面积大于正常贯通电极的面积。例如，贯通电极40包括多个大面积贯通电极部，其在第一方向(例如，长度方向)上的宽度大于在第二方向(例如，宽度方向)上的宽度。
通过用金属材料填充通孔的内部来形成如上所述的贯通电极40。在这种情况下，在一次电镀工艺中难以用如上所述的具有大面积的贯通电极完全填充通孔的内部。例如，当如上所述仅用一次电镀工艺填充通孔的内部以形成具有大面积的贯通电极时，在第一电极部50的整个区域中在第三方向(例如，厚度方向)上与贯通电极40重叠的区域中发生凹坑现象。这里，凹坑现象是指在第三方向上贯通电极40的中心部分或与贯通电极40重叠的第一电极部50的上表面不平坦而是凹入的现象。
因此，在比较示例中，执行多次电镀工艺以形成贯通电极40和第一电极部50。
具体地，第一电极部50和贯通电极40一体成形。例如，第一电极部50和贯通电极40由通过在通孔内部和在绝缘层10的上表面上执行两次电镀工艺而形成的第一金属层和第二金属层组成。
因此，贯通电极40包括第一金属层的第一部分41和第二金属层的第一部分42。另外，第一电极部50包括第一金属层的第二部分51和第二金属层的第二部分52。
也就是说，当仅用第一金属层形成贯通电极40和第一电极部50时，通孔未被完全填充，因此在贯通电极40和第一电极部50中发生凹坑现象。因此，在比较示例中，通过在第一金属层的凹坑部分上进行二次电镀来形成填充凹坑部分的第二金属层。
在这种情况下，在完全不考虑构成第一电极部50的第一金属层的第二部分51的厚度和第二金属层的第二部分52的厚度的状态下，比较示例仅简单地填充凹坑部分。
因此，比较示例中的第一电极部50的上表面由通过多次电镀工艺形成的多个金属层制成。具体地，比较示例中的第一电极部50的上表面包括由第一金属层的第二部分51制成的区域和由第二金属层的第二部分52制成的区域。另外，可以在视觉上区分第一金属层的第二部分51和第二金属层的第二部分52之间的界面。
具体地，如图2所示，第一电极部50的上表面具有划分第一金属层的第二部分51和第二金属层的第二部分52之间的界面的线(A)，并且线(A)影响第一电极部(50)的产品可靠性。例如，可以从外部视觉确认线(A)，因此，其被识别为瑕疵，因此成为劣化电路板设计的一个因素。
因此，本实施方式包括具有大面积的贯通电极，并且去除可能在大面积贯通电极的第一电极部的表面上形成的瑕疵，同时通过多次进行电镀工艺形成大面积贯通电极。
图3是根据第一实施方式的电路板的平面图，图4(a)是图3的电路板沿方向A-A'的横截面图，并且图4(b)是图3的电路板沿方向BB'的横截面图。
在解释这一点之前，最近已经增加了通孔的尺寸，以便改善用于散热、屏蔽和信号传输的贯通电极的性能，因此，填充通孔的贯通电极的尺寸也在增加。本实施方式提供了一种电路板，即使在根据这种趋势增加贯通电极的尺寸时，该电路板也能够去除贯通电极或电极部的凹坑区域，同时去除在电极部的表面上形成的瑕疵。
参照图3和4，根据第一实施方式的电路板包括绝缘层110、第一电极部120、第二电极部130、贯通电极140和第一表面处理层125。贯通电极140也可以被称为用于层间的电连接的“过孔”。
贯通电极140可以具有大面积。例如，贯通电极140可以是具有一定面积或更大面积的大面积贯通电极。
例如，贯通电极140在第一方向(例如，长度方向)上的宽度大于在第二方向(宽度方向)上的宽度。例如，贯通电极140在第一方向(例如，长度方向)上的宽度可以是在第二方向(宽度方向)上的宽度的两倍或更多倍。此外，本实施方式去除在如上所述的大面积的去除贯通电极中出现的表面瑕疵或凹坑区域。因此，在下文中，将主要描述具有大面积的贯通电极140以及与其连接的第一电极部120和第二电极部130。然而，本实施方式不限于此，并且除了第一电极部120、第二电极部130和具有大面积的贯通电极140之外，电路板可以包括迹线、具有正常尺寸的贯通电极、芯片安装焊盘、中心焊盘和BGA焊盘。
绝缘层110可以具有平坦结构。在这种情况下，在图中示出了绝缘层110具有单层结构，但是本实施方式不限于此。例如，绝缘层110可以具有两层或更多层的层结构，因此电路板可以是多层板。然而，本实施方式旨在去除在多层绝缘层中的最外绝缘层上形成的贯通电极或电极部中出现的凹坑区域或瑕疵。因此，第一实施方式将主要描述多层绝缘层的最外绝缘层，以及形成在最外绝缘层上的第一电极部120、第二电极部130和贯通电极140。
绝缘层110是形成有能够改变布线的电路的基板，并且可以包括由绝缘材料制成的、能够在其表面上形成电路图案的所有印刷电路板、布线板和绝缘板。
例如，绝缘层110可以是刚性的或柔性的。例如，绝缘层110可以包括玻璃或塑料。具体地，绝缘层110可以包括化学钢化/半钢化玻璃(诸如钠钙玻璃或铝硅酸盐玻璃等)、钢化或柔性塑料(诸如聚酰亚胺(PI)或聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等)或蓝宝石。
另外，绝缘层110可以包括光学各向同性膜。作为示例，绝缘层110可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性聚碳酸酯(PC)、光学各向同性聚甲基丙烯酸甲酯(PMMA)或类似物。
另外，绝缘层110可以由包含无机填料和绝缘树脂的材料形成。例如，构成绝缘层110的材料可以包括树脂，该树脂包括增强材料(诸如无机填料，诸如二氧化硅或氧化铝)以及热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)，具体地，ABF(Ajinomoto层积膜)、FR-4、BT(双马来酰亚胺三嗪)、PID(可感光成像电介质树脂)、BT等。
另外，绝缘层110在具有弯曲表面时可以部分地弯曲。也就是说，绝缘层110在具有弯曲表面时可以部分地具有平面并且部分地弯曲。具体地，绝缘层110的端部在具有弯曲表面时可以弯曲，或者在具有任意曲率的表面时弯曲或扭曲。
电路图案层可以设置在绝缘层110的表面上。电路图案层可以表示下面描述的“电极部”。也就是说，下面描述的“电极部”可以表示电路图案层、电路图案、图案层、焊盘、迹线等，但不限于此。
例如，第一电极部120可以设置在绝缘层110的第一表面上。另外，第二电极部130可以设置在绝缘层110的第二表面上。
第一电极部120和第二电极部130可以是传输电信号的布线。可选地，第一电极部120和第二电极部130可以具有传递热量的热传递图案。为此，第一电极部120和第二电极部130可以由具有高导电性或高导热性的金属材料形成。
为此，第一电极部120和第二电极部130可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。另外，第一电极部120和第二电极部130可以用粘胶或焊膏形成，所述粘胶或焊膏包括选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料，其粘合力优异。优选地，第一电极部120和第二电极部130可以由具有高导电性或导热性且成本较低的铜(Cu)形成。
可以通过制造电路板的一般工艺形成第一电极部120和第二电极部130，诸如增材工艺、减材工艺、改进的半增材工艺(MSAP)、半增材工艺(SAP)等，并且在此将省略其详细描述。
贯通电极140形成在绝缘层110上。也就是说，贯通电极140穿过绝缘层110的上表面和下表面。
因此，贯通电极140可以具有与第一电极部120的下表面接触的第一表面和与第二电极部130的上表面接触的第二表面。例如，贯通电极140可以连接在第一电极部120和第二电极部130之间。例如，贯通电极140可以电连接第一电极部120和第二电极部130以传输电信号。例如，贯通电极140可以热连接第一电极部120和第二电极部130以形成热传递(例如，散热)路径。
贯通电极140可以包括多个贯通电极部。
例如，贯通电极140可以包括在第一方向(例如，长度方向)上伸长的多个第一贯通电极部141、142、143、144、145和146。
另外，贯通电极140的多个第一贯通电极部141、142、143、144、145和146可以在垂直于第一方向(例如，长度方向)的第二方向(宽度方向)上彼此间隔开。
构成贯通电极140的每个第一贯通电极部141、142、143、144、145和146可以在第一方向(例如，长度方向)上具有第一宽度W1。另外，构成贯通电极140的每个第一贯通电极部141、142、143、144、145和146可以在第二方向上具有小于第一宽度W1的第二宽度W2。
第一宽度W1可以是第二宽度W2的至少两倍。例如，第一宽度W1可以是第二宽度W2的至少四倍。例如，第一宽度W1可以是第二宽度W2的至少10倍。
第一宽度W1可以具有100μm至3000μm的范围。例如，第一宽度W1可以具有300μm至2500μm的范围。例如，第一宽度W1可以具有800μm至2000μm的范围。当第一宽度W1小于100μm时，贯通电极140可以是具有正常尺寸的普通贯通电极，而不是大面积贯通电极。具体地，当第一宽度W1小于100μm时，可以通过单次电镀工艺而不是如本实施方式中的多次电镀工艺来形成贯通电极140。当第一宽度W1大于3000μm时，形成贯通电极140所需的电镀时间可快速增加。例如，当第一宽度W1大于3000μm时，必须执行至少五次电镀工艺以完全去除凹坑区域，因此，制造电路板的时间增加并且产量可能降低。例如，当第一宽度W1大于3000μm时，即使进行多次电镀，也可能难以完全去除贯通电极140的凹坑区域。
可以由构成每个第一贯通电极部141、142、143、144、145和146的通孔的加工条件确定第二宽度W2。例如，当通过激光加工形成通孔时，可以通过激光点(未示出)的尺寸来确定第二宽度W2。例如，第二宽度W2可以具有30μm至200μm的范围。例如，第二宽度W2可以具有40μm至150μm的范围。例如，第二宽度W2可以具有50μm至100μm的范围。第二宽度W2可以等于激光点的尺寸，或者可以大于激光点的尺寸。例如，当在第一方向(例如长度方向)上移动激光点同时将通孔加工成一行时，第二宽度W2可以对应于激光点的尺寸。例如，当通过在宽度方向上移动激光点来加工第一行并在与第一行重叠的位置处加工第二行而形成通孔时，第二宽度W2可以大于激光点的尺寸。
如上所述，第一贯通电极部141、142、143、144、145和146可以在第二方向(宽度方向)上彼此间隔第三宽度W3。在这种情况下，可以由激光点的尺寸确定第三宽度W3。例如，第三宽度W3可以小于激光点的尺寸。例如，第三宽度W3可以大于激光点的尺寸的1/2。这是为了在第二方向(宽度方向)上彼此间隔开的通孔的形成工艺中解决因激光加工公差而使多个通孔互连的可靠性问题。
同时，可以通过用导电材料填充与穿过绝缘层110的第一贯通电极部141、142、143、144、145和146相对应的每个通孔的内部来形成如上所述的贯通电极140。
可以通过机械、激光和化学处理中的任何一种形成通孔。当通过机械加工形成通孔时，可以使用诸如铣削、钻孔和布线的方法，当通过激光加工形成通孔时，可以使用UV或CO2激光的方法，当通过化学加工形成通孔时，可以使用包括氨基硅烷、酮或类似物的化学品。
同时，激光加工是一种通过将光能集中在表面处来熔化和蒸发材料的一部分以呈现期望形状的切割方法。通过计算机程序的复合物形成可以容易地处理，并且也可以处理难以通过其他方法切割的复合材料。
当形成通孔时，可以通过用导电材料填充通孔的内部来形成第一贯通电极部141、142、143、144、145和146。形成第一贯通电极部141、142、143、144、145和146的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种。另外，可以通过无电电镀、电镀、丝网印刷、溅射、蒸发、喷墨和配制中的任何一种或其组合来填充导电材料。优选地，包括第一贯通电极部141、142、143、144、145和146的贯通电极140可以包括与第一电极部120相同的金属材料。例如，贯通电极140可以具有与第一电极部120相同的层结构。例如，贯通电极140可以与第一电极部120一体形成。例如，可以通过电镀工艺同时形成贯通电极140和第一电极部120。因此，贯通电极140和第一电极部120可以基本上被称为一个部件。例如，形成在绝缘层的通孔中的部分也可以被称为贯通电极。此外，形成在绝缘层的上表面上同时与贯通电极连接的部分可以被称为第一电极部。
然而，在本实施方式中，在通过电镀工艺形成的金属层中，形成在绝缘层110的通孔中的部分被称为贯通电极140，形成在绝缘层110的第一表面和贯通电极140的第一表面上的部分被称为第一电极部120。
可以通过多次电镀工艺形成第一电极部120和贯通电极140。具体地，可以通过两次电镀工艺形成金属层来形成第一电极部120和贯通电极140。因此，第一电极部120和贯通电极140中的每一个可以由通过多次电镀工艺形成的多个金属层组成。然而，本实施方式不限于此。例如，可以执行三次或更多次电镀工艺，因此，第一电极部120和贯通电极140可以包括三个或更多个金属层。然而，当在形成第一电极部120和贯通电极140时进行三次或更多次电镀时，存在由于电镀时间增加而降低工艺产量的问题。本实施方式允许通过两次电镀工艺形成最佳的第一电极部120和贯通电极140。
另外，即使当通过多次电镀工艺形成第一电极部120时，本实施方式也允许通过多次电镀工艺仅由多个金属层中的一个金属层组成第一电极部120的上表面。这可以通过调整多次电镀工艺的电镀条件来实现。在这种情况下，电镀条件可以是电镀工艺的电镀电流密度。也就是说，当进行两次电镀以形成贯通电极140和第一电极部120时，本实施方式允许初次电镀工艺中的电镀电流密度不同于二次电镀工艺中的电镀电流密度。此外，本实施方式允许通过电镀电流密度的变化来去除第一电极部120的表面上的瑕疵。
优选地，本实施方式允许初次电镀工艺的电流密度小于二次电镀工艺的电流密度。因此，本实施方式允许由通过具有较高电流密度的二次电镀工艺形成的金属层形成第二电极部130的上表面。
例如，在比较示例中，初次电镀工艺的电流密度和二次电镀工艺的电流密度基本上相同。因此，在比较示例中，第一电极部的上表面包括初次电镀工艺的金属层和二次电镀工艺的金属层两者，并且这导致瑕疵。
此外，与本实施方式不同的是，可以相对增加初次电镀工艺的电流密度，并且可以相对减小二次电镀工艺的电流密度。并且在这种情况下，第一电极部的上表面可以仅由初次电镀工艺的金属层构成。然而，在这种情况下，利用初次电镀工艺只能大致填充凹坑区域。此外，还存在一个问题，即在初次电镀工艺中需要相当长的电镀时间来完全填充具有大面积而没有凹坑区域的通孔。
因此，与比较示例相比，本实施方式降低了初次电镀工艺的电流密度并增加了二次电镀工艺的电流密度，从而减少了电镀时间，同时去除瑕疵。
图5是图3中所示的第一电极部和贯通电极的详细结构图，并且图6是示出图5的第一电极部的上表面的视图。
参照图5和6，通过多次电镀工艺形成第一电极部120和贯通电极140。例如，第一电极部120和贯通电极140包括晶种层150、第一金属层160和第二金属层170。
晶种层150可以是用于通过电镀来形成第一金属层160和第二金属层170的晶种层。可以在绝缘层110的第一表面和在绝缘层110中的通孔的内壁上形成晶种层150。
也就是说，晶种层150可以包括形成在通孔的内壁上的第一部分141和形成在绝缘层110的第一表面上的第二部分121。此外，晶种层150的第一部分141可以构成贯通电极140。另外，晶种层150的第二部分121可以构成第一电极部120。
可以利用晶种层150通过执行初次电镀来形成第一金属层160。
第一金属层160可以包括形成在晶种层150的第一部分141上的第一部分142和形成在晶种层150的第二部分121上的第二部分122。
第一金属层160的第一部分142可以构成贯通电极140。此外，第一金属层160的第二部分122可以构成第一电极部120。例如，第一金属层160的第一部分142可以部分地填充通孔。此外，第一金属层160的第二部分122可以形成为在晶种层150的第二部分121上具有一定高度。
第一金属层160的第一部分142可以包括凹部(例如，凹部)。例如，第一金属层160的第一部分142的上表面可以具有向下凹入的弯曲表面。在这种情况下，第一金属层160的第一部分142的上表面的最下端可以位于比绝缘层110的第一表面或上表面低的位置。例如，形成在绝缘层110中的通孔未被第一金属层160的第一部分142完全填充。例如，通孔的至少一部分(例如，凹部)不被第一金属层160的第一部分142填充(或不被掩埋)。这可以通过在电镀第一金属层160的条件下相比比较示例降低电流密度来实现。
同时，第一金属层160的第二部分122的上表面可以具有弯曲表面。例如，随着距贯通电极140的中心部分的距离增加，第一金属层160的第二部分122的上表面的高度可以逐渐增加。例如，第一金属层160的第二部分122的上表面可以在离贯通电极140的中心最远的位置处具有最高高度。
可以利用晶种层150通过电镀在第一金属层160上形成第二金属层170。
第二金属层170可以包括形成在第一金属层160的第一部分142上的第一部分143和形成在第一金属层160的第二部分122上的第二部分123。
第二金属层170的第一部分143可填充(或掩埋)第一金属层160的第一部分142的凹部(或凹部)。例如，第二金属层170的第一部分143的下表面可以包括凸部。例如，第二金属层170的第一部分143的下表面可以具有向下凸出的弯曲表面。在这种情况下，第二金属层170的第一部分143的下表面的最下端可以位于低于绝缘层110的第一表面的位置。这可以通过在电镀第二金属层170的条件下相比比较示例增加电流密度来实现。
同时，第二金属层170的第二部分123的上表面可以具有平坦表面。例如，第二金属层170的第二部分123的下表面可以具有弯曲表面。优选地，第二金属层170的第二部分123可以具有对应于每个区域的不同厚度。例如，在第三方向(或垂直方向)上与贯通电极140重叠的第二部分123的第一区域的厚度可以大于除第一区域之外的第二区域的厚度。
如上所述，贯通电极140和第一电极部120由晶种层150、第一金属层160和第二金属层170组成。
例如，贯通电极140可以包括晶种层150的第一部分141、第一金属层160的第一部分142和第二金属层170的第一部分143。
例如，第一电极部120可以包括晶种层150的第二部分121、第一金属层160的第二部分122和第二金属层170的第二部分123。在这种情况下，第一电极部120可以具有对应于每个区域的不同层结构。例如，第一电极部120可以包括在第三方向(例如，垂直方向或厚度方向)上与贯通电极140重叠的第一区域，以及除了第一区域之外的第二区域。此外，第一电极部120的第一区域可以仅包括第二金属层170的第一部分143。另外，第一电极部120的第二区域可以包括晶种层150的第二部分121、第一金属层160的第二部分122和第二金属层170的第二部分123。例如，第一电极部120的第一区域可以具有单层结构，并且第一电极部120的第二区域可以具有三层结构。
同时，如上所述，第一金属层160的第一部分142可以具有对应于每个区域的不同厚度。例如，第一金属层160的第一部分142可以在通孔的边缘区域中具有最大厚度并且在通孔的中心区域中具有最小厚度。
在这种情况下，本实施方式可以通过调整如上所述的初次电镀工艺的电流密度来调整第一金属层160的第一部分142的上表面的最下端的位置。也就是说，可以在第一金属层160的第一部分142的下表面与第一金属层160的第一部分142的上表面的最下端之间提供第一厚度H1。另外，本实施方式可以调节电流密度，使得可以控制第一厚度H1，因此，可以去除瑕疵。第一厚度H1可以具有贯通电极140在第二方向上的宽度W2的30％至95％的范围。例如，第一厚度H1可以具有贯通电极140在第二方向上的宽度W2的35％至90％的范围。例如，第一厚度H1可以具有贯通电极140在第二方向上的宽度W2的40％至85％的范围。当第一厚度H1小于贯通电极140在第二方向上的宽度W2的35％时，用于形成第二金属层170的二次电镀工艺的时间可能增加。另外，当第一厚度H1小于贯通电极140在第二方向上的宽度W2的35％时，可能难以仅用第二金属层170完全填充凹坑区域。当第一厚度H1大于贯通电极140在第二方向上的宽度W2的95％时，通过初次电镀工艺形成第一金属层160所需的时间增加，并且因此产量可能降低。另外，当第一厚度H1大于第二方向上的宽度W2的95％时，第一电极部120的一部分可能仅由第一金属层160的第二部分122组成，并且这可能导致瑕疵。
同时，贯通电极140的厚度H2可以对应于绝缘层110的厚度。贯通电极140的厚度H2可以具有10μm至200μm的范围。例如，贯通电极140的厚度H2可以具有15μm至150μm的范围。例如，贯通电极140的厚度H2可以具有20μm至120μm的范围。
另外，本实施方式可以通过控制如上所述的初次电镀工艺的电流密度来调节第一电极部120的第一金属层160的第二部分122的最上端的高度。第一金属层160的第二部分122的最上端的高度H3可以指从晶种层150的第二部分121的下表面到第一金属层160的第二部分122的最上端的厚度H3。此外，可以由第一电极部120的厚度确定第一金属层160的第二部分122的最上端的高度H3。第一电极部120的厚度可以表示绝缘层110的第一表面与第二金属层170的第二部分123的上表面之间的距离或高度。例如，第一金属层160的第二部分122的最上端的高度H3可以满足第一电极部120的厚度的50％至85％的范围。例如，第一金属层160的第二部分122的最上端的高度H3可以满足第一电极部120的厚度的52％至80％的范围。例如，第一金属层160的第二部分122的最上端的高度H3可以满足第一电极部120的厚度的55％至78％的范围。当第一金属层160的第二部分122的最上端的高度H3小于第一电极部120的厚度的50％时，贯通电极140的凹坑区域的面积增加，因此凹坑区域可能不会被第二金属层完全填充。另外，当第一金属层160的第二部分122的最上端的高度H3大于第一电极部120的厚度的85％时，在第一电极部120的上表面上可能出现瑕疵。
如上所述，本实施方式允许通过执行初次电镀和二次电镀来形成对应于贯通电极140和第一电极部120的第一金属层160和第二金属层170。另外，可以通过调整第一金属层160的电镀条件来完全去除可能包括在贯通电极140中的凹坑区域。此外，可以去除可能在第一电极部120的表面上形成的瑕疵。
另一方面，本实施方式的第一电极部120包括第一表面处理层125。
第一表面处理层125可以形成在第一电极部120的第二金属层170的第二部分123上。在这种情况下，第一表面处理层125可以仅形成在第一电极部120的上表面上。或者，第一表面处理层125不仅可以形成在第一电极部120的上表面上，而且可以形成在侧表面上。
第一表面处理层125可以包括第1-1表面处理层125-1、第1-2表面处理层125-2和第1-3表面处理层125-3。
第1-1表面处理层125-1可以形成在第一电极部120上。第1-2表面处理层125-2可以形成在第1-1表面处理层125-1上。另外，第1-3表面处理层125-3可以形成在第1-2表面处理层125-2上。
第1-1表面处理层125-1可以包括镍(Ni)。因此，第1-1表面处理层125-1可以被称为镍金属层。第1-1表面处理层125-1可以仅包括镍，或者可以由包括镍和P(磷)、B(硼)、W(钨)或Co(钴)的合金形成。
第1-1表面处理层125-1可以具有2μm至10μm的厚度。例如，第1-1表面处理层125-1可以具有3μm至8μm的厚度。例如，第1-1表面处理层125-1可以具有4μm至6μm的厚度。
第1-2表面处理层125-2可以包括钯(Pd)。因此，第1-2表面处理层125-2可以被称为钯金属层。第1-2表面处理层125-2可以仅包含钯，或者除了钯之外还可以包含选自钴(Co)、锌(Zn)、镍(Ni)和无机材料中的至少一种金属。第1-2表面处理层125-2可以具有0.001μm至0.5μm的厚度。例如，第1-2表面处理层125-2可以具有0.005μm至0.2μm的厚度。例如，第1-2表面处理层125-2可以具有0.01μm至0.1μm的厚度。
第1-3表面处理层125-3可以包括金(Au)。第1-3表面处理层125-3可以具有0.001μm至0.5μm的厚度。例如，第1-3表面处理层125-3可以具有0.005μm至0.2μm的厚度。例如，第1-3表面处理层125-3可以具有0.01μm至0.1μm的厚度。
如上所述，本实施方式进行多次电镀工艺以形成填充具有大面积的通孔的电路板的贯通电极。在这种情况下，本实施方式调整电流密度，即多个电镀工艺的电镀条件，以形成初次电镀工艺的第一金属层和二次电镀工艺的第二金属层，构成贯通电极和第一电极部。在这种情况下，可以以相对低的电流密度形成本实施方式的第一金属层，并且可以以相对高的电流密度形成第二金属层。因此，在包括大面积贯通电极的电路板中，可以防止在贯通电极或第一电极部中包括凹坑区域。由此，本实施方式可以提高产品可靠性。另外，本实施方式通过如上所述的电流密度控制允许仅由第二金属层形成第一焊盘的上表面。因此，本实施方式可以解决由于第一电极部的上表面包括第一金属层和第二金属层两者而导致的瑕疵问题，从而提高客户满意度。此外，本实施方式可以解决由于第一电极部的上表面仅包括第一金属层而导致的电镀时间增加，从而提高产品产量。
另一方面，本实施方式的电路板可以具有多层结构。例如，实施方式的电路板可以是多层电路板。在下文中，将描述根据本实施方式的电路板的多层结构。
图7是根据第二实施方式的电路板的第一横截面图，并且图8是根据第二实施方式的电路板的第二横截面图。
例如，图7是图3沿方向A-A'的横截面图，并且图8是图3沿方向B-B'的横截面图。
参照图7和8，电路板包括多个绝缘层、多个电极部和多个贯通电极。
例如，绝缘层210可以包括第一至第四绝缘层211、212、213和214。具体地，绝缘层110可以包括设置在第一电极部221的第一表面上的第一绝缘层211、设置在第一绝缘层211的第一表面上的第二绝缘层212、设置在第一电极部221的第二表面或第一绝缘层211的第二表面上的第三绝缘层213、以及设置在第三绝缘层213的第二表面上的第四绝缘层214。
在这种情况下，在本实施方式中，示出了绝缘层210具有四层结构，但是本实施方式不限于此。例如，绝缘层210可以具有比四层更多的层。
然而，本实施方式的第一电极部221设置在绝缘层210的堆叠结构中作为基准的基准绝缘层上。这里，基准绝缘层可以表示在制造电路板的过程中最初堆叠的绝缘层。例如，第一绝缘层211可以是本实施方式的电路板中最先堆叠的层，因此，第一绝缘层211可以用作基准绝缘层。
第一电极部221可以是基准电极部或基准电极部。例如，第一电极部221可以是基准电极部或设置在基准绝缘层的第二表面上的基准电极部。这里，基准电极部可以指设置在电路板的堆叠结构中的中心处的电极部。具体地，制造电路板的过程包括以基准电极部为基础在基准电极部的一侧上形成绝缘层、电极部和贯通电极的第一过程以及在基准电极部的另一侧上形成绝缘层、电极部和贯通电极的第二过程。另外，基准电极部可以是用于执行第一过程和第二过程的基准焊盘或电极部。在这种情况下，根据一个实施方式，设置在基准电极部的一侧上的绝缘层的数量可以与设置在基准电极部的另一侧上的绝缘层的数量相同。此外，基准电极部可以设置在电路板的厚度方向上的堆叠结构的中心。然而，本实施方式不限于此，设置在基准电极部的一侧上的绝缘层的数量和设置在基准电极部的另一侧上的绝缘层的数量可以彼此不同。并且，在这种情况下，基准电极部可以设置成从电路板的中心向一侧或另一侧偏移。然而，在下文中，将描述假设作为基准电极部的第一电极部221设置在电路板的中心。
一个实施方式可以包括设置在第一电极部221的一侧上的第一基板层和设置在第一电极部221的另一侧上的第二基板层。例如，第一基板层可以包括第一绝缘层211、第二绝缘层212、第一贯通电极231、第二电极部222和第二贯通电极232、第三电极部223和第一表面处理层241。例如，第二基板层可以包括第三绝缘层213、第四电极部224、第三贯通电极233、第四贯通电极234和第五电极部225以及第二表面处理层242。
在这种情况下，第一基板层可以具有基于第一电极部221与第二基板层对称的结构。然而，本实施方式不限于此，并且第一基板层和第二基板层可以具有不同数量的绝缘层，因此可以具有不对称结构。然而，在下文中，第一基板层和第二基板层将被描述为具有基于第一电极部221的相互对称的结构。在这种情况下，第一基板层和第二基板层具有基本相同的层结构，因此，将主要描述第一基板层。
第一电极部221设置在第一绝缘层211的第二表面上。第一电极部221可以具有第一厚度H4。第一电极部221可以具有与下面描述的第二电极部222和第三电极部223的横截面形状或层结构不同的横截面形状或层结构。例如，第一电极部221可以具有与第二电极部222和第三电极部223的横截面形状不同的横截面形状。例如，第一电极部221可以具有正方形形状。例如，第一电极部221可以具有与第三电极部223的层结构不同的层结构。例如，第一电极部221的层数可以小于第三电极部223的层数。
第一贯通电极231穿过第一绝缘层211。第一贯通电极231可以是具有大面积的贯通电极。例如，第一贯通电极231可以包括多个第一贯通电极部，多个第一贯通电极部具有在第一方向(例如，长度方向)上伸长的条形形状。多个第一贯通电极部可以在第一绝缘层211内在第二方向(宽度方向)上彼此间隔开。构成第一贯通电极231的多个第一贯通电极部可以连接到第一电极部221和第二电极部222。例如，构成第一贯通电极231的多个第一贯通电极部的下表面可以共同连接到第一电极部221，并且多个第一贯通电极部的上表面可以共同连接到稍后将描述的第二电极部222。
第二电极部222可以设置在第一绝缘层211的第一表面上。第二电极部222也可以被称为内电极部。例如，第二电极部222可以设置在基准电极部和最外电极部之间。第二电极部222可以具有与第一电极部221的横截面形状不同的横截面形状。例如，第二电极部222的上表面可以具有弯曲表面。例如，第二电极部222可以包括向第一电极部221凹入的凹部。例如，第二电极部222可以包括凹坑区域。第二电极部222可以具有第二厚度H2。在这种情况下，第二电极部222的第二厚度H2可以表示第二电极部222中具有最大厚度的部分的厚度。例如，第二电极部222包括如上所述的凹部，因此可以具有对应于每个区域的不同厚度。因此，第二电极部222的第二厚度H2可以表示从第二电极部222的最下端到最上端的直线距离。第二电极部222的第二厚度H2可以小于第一电极部221的第一厚度H1。这将在下面详细描述。
第二绝缘层212设置在第二电极部222和第一绝缘层211上。
第二贯通电极232可以被设置为穿过第二绝缘层212。
第二贯通电极232是具有大面积的贯通电极。例如，第二贯通电极232可以包括多个第二贯通电极部，多个第二贯通电极部具有在第一方向(例如，长度方向)上伸长的条形形状。多个第二贯通电极部可以在第二绝缘层212内在第二方向(宽度方向)上彼此间隔开。构成第二贯通电极232的多个第二贯通电极部可以连接到第二电极部222和第三电极部223。例如，构成第二贯通电极232的多个第二贯通电极部的下表面可以共同连接到第二电极部222，并且多个第二贯通电极部的上表面可以共同连接到稍后将描述的第三电极部223。
第三电极部223设置在第二绝缘层212的第一表面上。第三电极部223可以是最外电极部。第三电极部223可以具有与第一电极部221和第二电极部222的层结构不同的层结构。例如，第三电极部223的层数可以大于第一电极部221的层数或第二电极部222的层数。
也就是说，本实施方式允许仅执行一次电镀工艺以形成设置在电路板内侧的贯通电极，因此，在设置在内侧的贯通电极中设置有凹坑区域。此外，本实施方式允许执行多次电镀工艺以形成设置在电路板的最外侧的贯通电极。由此，本实施方式允许通过电镀最外贯通电极的工艺完全填充内贯通电极的凹坑区域。因此，设置在最外侧的第三电极部223可以具有比第一电极部221和第二电极部222中的每一个更多数量的层。第三电极部223的横截面可以具有正方形形状。例如，第三电极部223的上表面可以是平坦的。例如，第三电极部223的横截面形状可以对应于第一电极部221的横截面形状。例如，第三电极部223的横截面形状可以与第二电极部222的横截面形状不同。
第三电极部223可以具有第三厚度H3。例如，第三电极部223可以具有大于第一电极部221的第一厚度H1和第二电极部222的第二厚度H2的第三厚度H3。
在上述实施方式中，布置在作为基准电极部的第一电极部221的一侧上的多个电极部可以具有不同的厚度。另外，本实施方式允许设置在作为基准电极部的第一电极部221的一侧上的内侧电极部包括凹坑区域，并且内侧电极部的凹坑区域可以被设置在作为基准电极部的第一电极部的一侧上的另一个贯通电极填充。在下文中，将详细描述该结构。
图9是详细示出图7和图8的第一基板层的视图。
参照图9，电路板包括第一电极部221、第一绝缘层211、第一贯通电极231、第二电极部222、第二绝缘层212、第二贯通电极232和第三电极部223。
第一电极部221可以具有第一厚度H4。例如，第一电极部221的第一厚度H4可以满足12μm至22μm的范围。例如，第一电极部221的第一厚度H4可以满足14μm至20μm的范围。例如，第一电极部221的第一厚度H4可以满足15μm至19μm的范围。第一电极部221可以具有单层结构，或者可以具有双层结构。例如，可以通过蚀刻具有对应于第一厚度H4的厚度的铜箔层来形成第一电极部221。因此，第一电极部221可以具有对应于铜箔层的单层结构。或者，第一电极部221可以包括晶种层和利用晶种层进行电镀的金属层。在这种情况下，第一电极部221的第一厚度H4可以是晶种层的厚度和金属层的厚度之和。
第二电极部222设置在第一绝缘层211的第一表面上。第二电极部222可以连接到穿过第一绝缘层211的第一贯通电极231。优选地，第二电极部222的层结构可以与第一贯通电极231的层结构相同。例如，第二电极部222可以与第一贯通电极231一体形成。例如，可以通过电镀工艺同时形成第一贯通电极231和第二电极部222。因此，第一贯通电极231和第二电极部222可以基本上被称为一个部件。然而，在本实施方式中，形成在第一通孔中的部分被称为第一贯通电极231，并且设置在第一绝缘层211的第一表面上的部分被称为第二电极部222。
第二电极部222和第一贯通电极231可以包括第一晶种层250和第一金属层260。
第一晶种层250可以是用于通过电镀形成第一金属层260的晶种层。第一晶种层250可以形成在第一绝缘层211的第一表面和第一通孔的内壁上。也就是说，第一晶种层250可以包括形成在第一通孔的内壁上的第一部分231-1和形成在第一绝缘层211的第一表面上的第二部分222-1。此外，第一晶种层250的第一部分231-1可以构成第一贯通电极231。此外，第一晶种层250的第二部分222-1可以构成第二电极部222。
利用第一晶种层250进行电镀可以形成第一金属层260。第一金属层260可包括形成在第一晶种层250的第一部分231-1上的第一部分231-2和形成在第一晶种层250的第二部分222-1上的第二部分222-2。
第一金属层260的第一部分231-2可以构成第一贯通电极231，并且第一金属层260的第二部分222-2可以构成第二电极部222。
具体地，第一贯通电极231包括第一晶种层250的第一部分231-1和第一金属层260的第一部分231-2。另外，第二电极部222包括第一晶种层250的第二部分222-1和第一金属层260的第二部分222-2。
在这种情况下，形成在第一绝缘层211中的第一通孔，具体地，构成第一贯通电极231的第一通孔是具有大面积的通孔。因此，可能难以仅用第一金属层260完全填充第一通孔。因此，第一金属层260可以包括凹坑区域。例如，第一金属层260的第二部分222-2可包括凹部。例如，第一金属层260的第二部分222-2的上表面可包括弯曲表面。第一金属层260的第二部分222-2的上表面对应于第二电极部222的上表面。因此，第二电极部222的上表面可以包括凹部或弯曲表面。例如，第二电极部222可以包括凹坑区域。此时，当在第二电极部222中包括凹坑区域时，通常在填充凹坑区域之后进行堆叠下一层的工艺。然而，在这种情况下，每层的电镀工艺的数量增大，并且因此产量可能降低。因此，本实施方式允许在内贯通电极和内电极部中包括凹坑区域。本实施方式允许去除或填充最外贯通电极和最外电极部的凹坑区域，同时利用通过多次电镀工艺形成的最外贯通电极和最外电极部填充内贯通电极和内电极部的凹坑区域。
第二电极部222可以具有第二厚度H5。例如，第二电极部222的第二厚度H5可以小于第一电极部221的第一厚度H4。第二电极部222的第二厚度H5可以表示第一晶种层250的第二部分222-1和第一金属层260的第二部分222-2的厚度。第二电极部222的第二厚度H5可以满足8μm至18μm的范围。例如，第二电极部222的第二厚度H5可以满足10μm至16μm的范围。例如，第二电极部222的第二厚度H5可以满足9μm至15μm的范围。当第二电极部222的第二厚度H5小于8μm时，第二电极部222的凹坑区域的尺寸增加，因此，以后可能出现第二贯通电极232的可靠性问题。例如，第二电极部222的凹坑区域可以被第二贯通电极232填充。在这种情况下，随着第二电极部222的凹坑区域的尺寸增加，形成在第二贯通电极232中的凹坑区域的尺寸也增加。因此，在第二贯通电极232和第三电极部223中可能包括凹坑区域，或者用于去除凹坑区域的电镀工艺可能是复杂的。
通过多次电镀工艺形成第三电极部223和第二贯通电极232。例如，第三电极部223和第二贯通电极232包括第二晶种层270、第二金属层280和第三金属层290。
第二晶种层270可以是用于通过电镀形成第二金属层280和第三金属层290的晶种层。第二晶种层270可以形成在第二绝缘层212的第一表面和第二绝缘层212中形成的第二通孔的内壁上。
也就是说，第二晶种层270可以包括形成在第二通孔的内壁上的第一部分232-1和形成在第二绝缘层212的第一表面上的第二部分223-1。此外，第二晶种层270的第一部分232-1可以构成第二贯通电极232。此外，第二晶种层270的第二部分223-1可以构成第三电极部223。
可以利用第二晶种层270通过执行初次电镀来形成第二金属层280。
第二金属层280可以包括形成在第二晶种层270的第一部分232-1上的第一部分232-2和形成在第二晶种层270的第二部分223-1上的第二部分223-2。
第二金属层280的第一部分232-2可以构成第二贯通电极232。此外，第二金属层280的第二部分223-2可以构成第三电极部223。例如，第二金属层280的第一部分232-2可以部分地填充第二通孔。此外，第二金属层280的第二部分223-2可形成为在第二晶种层270的第二部分223-1上方具有预定高度。
第二金属层280的第一部分232-2可以包括凹部。例如，第二金属层280的第一部分232-2的上表面可以具有向下凹入的弯曲表面。在这种情况下，第二金属层280的第一部分232-2的上表面的最下端可以被定位为低于第二绝缘层212的第一表面。例如，形成在第二绝缘层212中的第二通孔未被第二金属层280的第一部分232-2完全填充。例如，第二通孔的至少一部分(例如，凹部)可以不被第二金属层280的第一部分232-2填充。
第二金属层280的第一部分232-2可以包括凸部。例如，第二金属层280的第一部分232-2的下表面可以具有向下的凸曲面。例如，第二金属层280的第一部分232-2可包括与第一电极部221的上表面的凹部对应的上表面。第二金属层280的第一部分232-2的最下端(第二贯通电极232的最下端)可以位于比第一电极部221的最上端低的位置。
同时，第二金属层280的第二部分223-2的上表面可以具有弯曲表面。例如，随着距第二贯通电极232的中心部分的距离增加，第二金属层280的第二部分223-2的上表面的高度可以逐渐增加。例如，第二金属层280的第二部分223-2的上表面可以在距第二贯通电极232的中心最远的位置处具有最大高度。
通过电镀第二晶种层270，可以在第二金属层280上形成第三金属层290。
第三金属层290可以包括形成在第二金属层280的第一部分232-2上的第一部分232-3和形成在第二金属层280的第二部分223-2上的第二部分223-3。
第三金属层290的第一部分232-3可以填充第二金属层280的第一部分232-2的凹部。例如，第三金属层290的第一部分232-3的下表面可以包括凸部。例如，第三金属层290的第一部分232-3的下表面可以具有向下的凸曲面。在这种情况下，第三金属层290的第一部分232-3的下表面的最下端可以被定位为低于第二绝缘层212的第一表面。
同时，第三金属层290的第二部分223-3的上表面可以具有平坦表面。例如，第三金属层290的第二部分223-3的下表面可以在特定区域中具有弯曲表面，并且可以在另一特定区域中具有弯曲表面。优选地，第三金属层290的第二部分223-3可以具有对应于每个区域的不同厚度。例如，第二部分223-3与第二贯通电极232重叠的区域在第三方向上的厚度可以大于其他区域的厚度。
如上所述，第二贯通电极232和第三电极部223由第二晶种层270、第二金属层280和第三金属层290组成。
第二贯通电极232可以包括第二晶种层270的第一部分232-1、第二金属层280的第一部分232-2和第三金属层290的第一部分232-3。
例如，第三电极部223可以包括第二晶种层270的第二部分223-1、第二金属层280的第二部分223-2和第三金属层290的第二部分223-3。在这种情况下，第三电极部223可以具有对应于每个区域的不同层结构。例如，第三电极部223可以包括在第三方向(例如，厚度方向)上与第二贯通电极232重叠的第一区域和除第一区域之外的第二区域。此外，第三电极部223的第一区域可以仅包括第三金属层290的第一部分232-3。另外，第三电极部223的第二区域可以包括第二晶种层270的第二部分223-1、第二金属层280的第二部分223-2和第三金属层290的第二部分223-3。例如，第三电极部223的第一区域可以具有单层结构，并且第三电极部223的第二区域可以具有三层结构。
同时，如上所述，第二金属层280的第一部分232-2可以具有对应于每个区域的不同厚度。例如，第二金属层280的第一部分232-2可以在第二通孔的边缘区域中具有最大厚度并且在第二通孔的中心区域中具有最小厚度。
在这种情况下，本实施方式可通过调整如上所述的初次电镀工艺的电流密度来调整第二金属层280的第一部分232-2的上表面的最下端的位置。也就是说，在第二金属层280的第一部分232-2的下表面与第二金属层280的第一部分232-2的上表面的最下端之间可以提供第一厚度H1。另外，本实施方式可以调节电流密度，使得可以控制第一厚度H1，因此，可以去除瑕疵。第一厚度H1可以具有第二贯通电极232在第二方向上的宽度W2的30％至95％的范围。例如，第一厚度H1可以具有第二贯通电极232在第二方向上的宽度W2的35％至90％的范围。例如，第一厚度H1可以具有第二贯通电极232在第二方向上的宽度W2的40％至85％的范围。当第一厚度H1小于第二贯通电极232在第二方向上的宽度W2的35％时，用于形成第三金属层290的二次电镀工艺的时间可能增加。另外，当第一厚度H1小于第二贯通电极232在第二方向上的宽度W2的35％时，可能难以仅用第三金属层290完全填充凹坑区域。当第一厚度H1大于第二贯通电极232在第二方向上的宽度W2的95％时，通过初次电镀工艺形成第二金属层280所需的时间增加，并且因此产量可能降低。另外，当第一厚度H1大于第二方向上的宽度W2的95％时，可以仅由第二金属层280的第二部分223-2组成第三电极部223的一部分，并且这可能导致瑕疵。
同时，第二贯通电极232的厚度H2可以对应于第二绝缘层212的厚度。第二贯通电极232的厚度H2可以具有10μm至200μm的范围。例如，第二贯通电极232的厚度H2可以具有15μm至150μm的范围。例如，第二贯通电极232的厚度H2可以具有20μm至120μm的范围。
另外，本实施方式可以通过调节如上所述的初次电镀工艺的电流密度来调节构成第三电极部223的第二金属层280的第二部分223-2的最上端的高度。第二金属层280的第二部分223-2的最上端的高度H3可以指从第二晶种层270的第二部分223-1的下表面到第二金属层280的第二部分223-2的最上端的厚度H3。此外，可以由第三电极部223的厚度确定第二金属层280的第二部分223-2的最上端的高度H3。第三电极部223的厚度可以表示第二绝缘层212的第一表面与第三金属层290的第二部分223-3的上表面之间的距离或高度。例如，第二金属层280的第二部分223-2的最上端的高度H3可以满足第三电极部223的厚度的50％至85％的范围。例如，第二金属层280的第二部分223-2的最上端的高度H3可以满足第三电极部223的厚度的52％至80％的范围。例如，第二金属层280的第二部分223-2的最上端的高度H3可以满足第三电极部223的厚度的55％至78％的范围。当第二金属层280的第二部分223-2的最上端的高度H3小于第三电极部223的厚度的50％时，第二贯通电极232的凹坑区域的面积增加，并且因此凹坑区域可能不被第二金属层完全填充。另外，当第二金属层280的第二部分223-2的最上端的高度H3大于第三电极部223的厚度的85％时，在第三电极部223的上表面上可能出现瑕疵。
如上所述，在本实施方式中，执行初次电镀和二次电镀以形成对应于第二贯通电极232和第三电极部223的第二金属层280和第三金属层290。另外，本实施方式通过调整第二金属层280的电镀条件完全去除可能包括在第二贯通电极232中的凹坑区域。因此，本实施方式允许去除可能形成在第三电极部223的表面上的瑕疵。
第三电极部223可以具有第三厚度H6。第三电极部223可以大于第一电极部221和第二电极部222的厚度。也就是说，第三厚度H6可以大于第一厚度H4和第二厚度H5。
第三厚度H6可以满足19μm至29μm的范围。例如，第三厚度H6可以满足21μm至27μm的范围。例如，第三厚度H6可以满足22μm至26μm的范围。
同时，本实施方式的第三电极部223包括第一表面处理层241。
第一表面处理层241可以形成在第三电极部223的第三金属层290的第二部分223-3上。在这种情况下，第一表面处理层241可以仅形成在第三电极部223的上表面上。或者，第一表面处理层241不仅可以形成在第三电极部223的上表面上，而且可以形成在侧表面上。
第一表面处理层241可以包括第1-1表面处理层241-1、第1-2表面处理层241-2和第1-3表面处理层241-3。
第1-1表面处理层241-1可以形成在第三电极部223上。第1-2表面处理层241-2可以形成在第1-1表面处理层241-1上。另外，第1-3表面处理层241-3可以形成在第1-2表面处理层241-2上。
第1-1表面处理层241-1可以包括镍(Ni)。因此，第1-1表面处理层241-1可以被称为镍金属层。第1-1表面处理层241-1可以仅包括镍，或者可以由包括镍和P(磷)、B(硼)、W(钨)或Co(钴)的合金形成。
第1-1表面处理层241-1可以具有2μm至10μm的厚度。例如，第1-1表面处理层241-1可以具有3μm至8μm的厚度。例如，第1-1表面处理层241-1可以具有4μm至6μm的厚度。
第1-2表面处理层241-2可以包括钯(Pd)。因此，第1-2表面处理层241-2可以被称为钯金属层。第1-2表面处理层241-2可以仅包含钯，或者除了钯之外还可以包含选自钴(Co)、锌(Zn)、镍(Ni)和无机材料中的至少一种金属。第1-2表面处理层241-2可以具有0.001μm至0.5μm的厚度。例如，第1-2表面处理层241-2可以具有0.005μm至0.2μm的厚度。例如，第1-2表面处理层241-2可以具有0.01μm至0.1μm的厚度。
第1-3表面处理层241-3可以包括金(Au)。第1-3表面处理层241-3可以具有0.001μm至0.5μm的厚度。例如，第1-3表面处理层241-3可以具有0.005μm至0.2μm的厚度。例如，第1-3表面处理层241-3可以具有0.01μm至0.1μm的厚度。
第二实施方式包括如上所述的设置在第一电极部221的一侧上的第一贯通电极231和第二电极部222。另外，第二实施方式包括设置在第二电极部222的一侧上的第二贯通电极232和第三电极部223。此时，设置在内侧的第一贯通电极231或第二电极部222包括凹坑区域。此外，设置在外侧的第二贯通电极232形成为填充第一贯通电极231或第二电极部222的凹坑区域。因此，本实施方式的第三电极部223的厚度可以大于第一电极部221和第二电极部222的厚度，并且第二电极部222的厚度可以小于第一电极部221和第三电极部223的厚度。因此，本实施方式可以简化形成具有大面积的贯通电极的工艺，从而提高产品产量。
图10至图22是用于按工艺顺序解释根据第二实施方式的电路板的制造方法的视图。
参照图10，在本实施方式中，制备用于制造电路板的基础材料。例如，在本实施方式中，可以制备载板300。载板300可以包括载体膜310和形成在载体膜310上的铜箔320。铜箔320可以是粘合到载体膜310的铜箔，但不限于此。另外，在附图中示出了仅在载体膜310的一个表面上设置铜箔320，但是本实施方式不限于此。例如，铜箔320也可以设置在载体膜310的另一表面上。另外，不仅可以在载体膜310的一侧而且可以在另一侧同样地执行下面描述的图11至图20的工艺。
参照图11，本实施方式可以继续进行在铜箔320的第一表面上堆叠第一绝缘层211的工艺。当堆叠第一绝缘层211后，本实施方式可以进行在第一绝缘层211中形成多个第一通孔VH1的工艺。多个第一通孔VH1中的每一个可以具有在第一方向(例如长度方向)上伸长的条形。
参照图12，本实施方式可以进行在第一绝缘层211的第一表面和第一通孔VH1的内壁上形成第一晶种层250的工艺。可以通过化学镀铜形成第一晶种层250，但不限于此。
第一晶种层250可包括形成在第一通孔VH1的内壁上的第一部分231-1和形成在第一绝缘层211的第一表面上的第二部分222-1。
接下来，实施方式可以继续进行在第一晶种层250上形成第一掩模M1的工艺。第一掩模M1可以包括开口(未示出)，所述开口暴露在厚度方向上与第一通孔VH1重叠的区域。
参照图13，本实施方式通过在通过第一掩模M1的开口暴露的区域中电镀而执行形成第一金属层260的工艺，可以继续进行形成第二电极部222和第一贯通电极231的工艺。
第一金属层260可以包括形成在第一通孔VH1中的第一部分231-2和形成在第一晶种层250的第二部分222-1上的第二部分222-2。因此，第一贯通电极231包括第一晶种层250的第一部分231-1和第一金属层260的第一部分231-2。另外，第二电极部222包括第一晶种层250的第二部分222-1和第一金属层260的第二部分222-2。在这种情况下，第一金属层260的第二部分222-2可包括凹部。例如，第一金属层260的第二部分222-2的上表面可包括弯曲表面。第一金属层260的第二部分222-2的上表面对应于第二电极部222的上表面。因此，第二电极部222的上表面可以包括凹部或弯曲表面。
接下来，参照图14，本实施方式可以进行去除第一掩模M1的工艺。
然后，当去除第一掩模M1后，本实施方式可以进行去除第一晶种层250的工艺。具体地，本实施方式可以进行去除在厚度方向上不与第一金属层260重叠的第一晶种层250的部分的工艺。
另外，当去除第一晶种层250后，本实施方式可以继续进行在第一绝缘层211的第一表面上堆叠第二绝缘层212的工艺。
接下来，参照图15，本实施方式可以继续进行在第二绝缘层212中形成多个第二通孔VH2的工艺。在这种情况下，第二通孔VH2可以暴露第一贯通电极231或第二电极部222的上表面。然后，当形成第二通孔VH2时，本实施方式可以进行在第二通孔VH2的内壁和第二绝缘层212的第一表面上形成第二晶种层270的工艺。
第二晶种层270可以是用于通过电镀形成构成第二贯通电极232和第三电极部223的第二金属层280和第三金属层290的晶种层。第二晶种层270可以形成在第二绝缘层212的第一表面和第二绝缘层212中的第二通孔VH2的内壁上。
第二晶种层270可包括形成在第二通孔VH2的内壁上的第一部分232-1和形成在第二绝缘层212的第一表面上的第二部分223-1。
接下来，参照图16，本实施方式可以继续进行在第二晶种层270上形成第二掩模M2的工艺。
第二掩模M2可包括在厚度方向上与第二通孔VH2重叠的区域中形成的开口(未示出)。
接下来，参照图17，本实施方式可以继续进行通过利用第二晶种层270执行初次电镀来形成第二金属层280的工艺。
第二金属层280可以包括形成在第二晶种层270的第一部分232-1上的第一部分232-2和形成在第二晶种层270的第二部分223-1上的第二部分223-2。
第二金属层280的第一部分232-2可以构成第二贯通电极232。此外，第二金属层280的第二部分223-2可以构成第三电极部223。例如，第二金属层280的第一部分232-2可以部分地填充第二通孔。此外，第二金属层280的第二部分223-2可形成为在第二晶种层270的第二部分223-1上方具有预定高度。在这种情况下，第二金属层280的第一部分232-2可以包括凸部。例如，第二金属层280的第一部分232-2的下表面可以具有向下的凸曲面。例如，第二金属层280的第一部分232-2可包括与第一电极部221的上表面的凹部对应的上表面。第二金属层280的第一部分232-2的最下端(第二贯通电极232的最下端)可以位于比第一电极部221的最上端低的位置。
接下来，参照图18，本实施方式可以继续进行在第二金属层280上形成第三金属层290的工艺。通过电镀第二晶种层270，可以在第二金属层280上形成第三金属层290。此时，第三金属层290的厚度大于本实施方式的第三电极部223的厚度，因此，本实施方式可以通过使用如图19所示的研磨机G执行研磨来进行使第三金属层290的上表面平坦化的工艺。
因此，第三金属层290可以包括形成在第二金属层280的第一部分232-2上的第一部分232-3和形成在第二金属层280的第二部分223-2上的第二部分223-3。
第三金属层290的第一部分232-3可以填充第二金属层280的第一部分232-2的凹部。例如，第三金属层290的第一部分232-3的下表面可以包括凸部。例如，第三金属层290的第一部分232-3的下表面可以具有向下的凸曲面。在这种情况下，第三金属层290的第一部分232-3的下表面的最下端可以被设置为低于第二绝缘层212的第一表面。
因此，本实施方式可以进行通过形成第二晶种层270、第二金属层280和第三金属层290来形成第二贯通电极232和第三电极部223的工艺。例如，第二贯通电极232可以包括第二晶种层270的第一部分232-1、第二金属层280的第一部分232-2和第三金属层290的第一部分232-3。例如，第三电极部223可以包括第二晶种层270的第二部分223-1、第二金属层280的第二部分223-2和第三金属层290的第二部分223-3。
接下来，如图20所示，本实施方式可以继续进行在第三电极部223上形成第一表面处理层241的工艺。
第一表面处理层241可以形成在第三电极部223的第三金属层290的第二部分223-3上。在这种情况下，第一表面处理层241可以仅形成在第三电极部223的上表面上。或者，第一表面处理层241不仅可以形成在第三电极部223的上表面上，而且可以形成在侧表面上。
具体地，本实施方式可以进行在第三电极部223上顺序地形成第1-1表面处理层241-1、第1-2表面处理层241-2和第1-3表面处理层241-3的工艺。
接下来，参照图21，本实施方式可以进行去除载板300并在第一绝缘层211的第二表面上形成第一电极部221的工艺。可以利用构成载板300的铜箔320形成第一电极部221，但不限于此。同时，在本实施方式中，可以在形成图11的第一绝缘层211之前执行在载板300上形成第一电极部221的工艺。
接下来，参照图22，与在第一电极部221的一侧上形成第一基板层相对应，本实施方式可以进行在第一电极部221的另一侧上形成第二基板层的工艺。
图23是示出了根据一个实施方式的半导体封装的视图。
参照图23，半导体封装可以包括图4或图7所示的电路板。
同时，电路板可以包括保护层。例如，电路板可以包括形成在第二绝缘层212的第一表面上并且包括暴露第一表面处理层241的开口(未示出)的第一保护层310。例如，电路板可以包括形成在第四绝缘层214的第二表面上并且包括暴露第二表面处理层242的开口(未示出)的第二保护层315。
具体地，半导体封装可以包括第一粘合构件320，所述第一粘合构件320设置在通过电路板的第一保护层310的开口暴露的第一表面处理层241上。另外，半导体封装可以包括设置在电路板的第二表面处理层242上的第二粘合构件350。
第一粘合构件320和第二粘合构件350可以具有不同的形状。例如，第一粘合构件320可以具有六面体形状。例如，第一粘合构件320的横截面可以包括矩形形状。例如，第一粘合构件320的横截面可以具有矩形或正方形形状。第二粘合构件320可以具有球形形状。例如，第二粘合构件350的横截面可以包括圆形形状或半圆形形状。例如，第二粘合构件350的横截面可以具有部分或完全圆形的形状。例如，第二粘合构件350的横截面可以包括一侧的平坦表面和与一侧相对的另一侧的弯曲表面。同时，第二粘合构件350可以是焊球，但不限于此。
芯片330可以安装在第一粘合构件320上。例如，芯片330可以包括驱动IC芯片。例如，芯片330可以表示除驱动IC芯片之外的包括插座或设备的各种芯片。例如，芯片330可以包括二极管芯片、功率IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和片式电容器中的至少一个。例如，芯片330可以是功率管理集成电路(PMIC)。例如，芯片330可以是诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)或闪存这样的存储器芯片，。例如，芯片330可以是诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器和微控制器等的应用处理器(AP)芯片，或者诸如模数转换器或专用IC(ASIC)的逻辑芯片。
这里，在附图中示出了在半导体封装中仅安装一个芯片，但不限于此。半导体封装可以包括多个芯片，并且多个芯片可以包括对应于中央处理器(CPU)的第一AP芯片和对应于图形处理器(GPU)的第二AP芯片。
在电路板上可以形成模塑层340。模塑层340可以设置为覆盖安装的芯片330。例如，模塑层340可以是保护安装的芯片330的EMC(环氧树脂模塑化合物)，但不限于此。
一个实施方式包括穿过绝缘层的贯通电极。在这种情况下，在一个实施方式中，执行多次电镀工艺以填充穿过绝缘层的通孔。由此，本实施方式形成填充大面积通孔的贯通电极。
在这种情况下，本实施方式调整电流密度，该电流密度是多个电镀工艺的电镀条件。由此，本实施方式形成初次电镀工艺的第一金属层和二次电镀工艺的第二金属层，其构成贯通电极和第一电极部的每个部分。在这种情况下，可以以相对低的电流密度形成本实施方式的第一金属层，并且可以以相对高的电流密度形成第二金属层。因此，在包括大面积贯通电极的电路板中，可以防止在贯通电极或第一电极部中包括凹坑区域。由此，本实施方式可以提高产品可靠性。
另外，本实施方式通过如上所述的电流密度控制允许仅由第二金属层形成第一焊盘的上表面。因此，本实施方式可以解决由于第一电极部的上表面包括第一金属层和第二金属层两者而导致的瑕疵问题，从而提高客户满意度。此外，本实施方式可以解决由于第一电极部的上表面仅包括第一金属层而导致的电镀时间增加，从而提高产品产量。
另外，另一实施方式包括设置在第一电极部的一侧上的第一贯通电极和第二电极部。另外，本实施方式包括设置在第二电极部的一侧上的第二贯通电极和第三电极部。在这种情况下，设置在内侧的第一贯通电极或第二电极部包括凹坑区域。设置在外侧的第二贯通电极形成为填充第一贯通电极或第二电极部的凹坑区域。因此，在本实施方式中，第三电极部具有比第一电极部和第二电极部更厚的厚度，并且第二电极部可以具有比第一电极部和第三电极部的厚度更小的厚度。因此，本实施方式可以简化形成具有大面积的贯通电极的工艺，从而提高产品产量。
上述实施方式所示的特性、结构、效果等被包括在至少一个实施方式中，但不限于仅一个实施方式。此外，本领域技术人员可以针对其他实施方式组合或修改每个实施方式中示出的特性、结构和效果。因此，应当理解，与这种组合和修改相关的内容被包括在实施方式的范围内。
以上主要描述了多个实施方式，但是这些实施方式仅仅是示例而不是限制实施方式，并且本领域技术人员可以理解的是，在不脱离实施方式的基本特性的情况下，可以进行上文未呈现的若干变化和应用。例如，在实施方式中具体表示的每个组件是可以改变的。另外，应当理解，与这种变型和这种应用相关的差异被包括在所附权利要求中限定的实施方式的范围内。

Claims (10)

1.一种电路板，包括：
绝缘层；
穿过所述绝缘层的上表面和下表面的第一金属层；以及
设置在所述第一金属层上的第二金属层；
其中所述第一金属层包括凹形上表面和下表面，
其中所述第二金属层包括与所述第一金属层的凹形上表面对应的凸形下表面，并且
其中所述第二金属层的凸形下表面与所述绝缘层的下表面之间的第一高度小于所述绝缘层的上表面与所述绝缘层的下表面之间的第二高度。
2.根据权利要求1所述的电路板，其中，所述第一金属层包括设置在穿过所述绝缘层的通孔中的第一部分和设置在所述绝缘层的上表面上的第二部分，
其中所述第二金属层包括设置在所述通孔中的所述第一金属层的第一部分上的第三部分和设置在所述第二金属层的第三部分和所述第一金属层的第二部分上的第四部分，
其中所述第一金属层的第一部分和所述第二金属层的第三部分包括贯通电极，并且
其中，所述第一金属层的第二部分和所述第二金属层的第四部分包括第一电极部。
3.根据权利要求2所述的电路板，其中所述第一金属层的第二部分的上表面的最上端被定位为低于所述第二金属层的第四部分的上表面。
4.根据权利要求3所述的电路板，其中所述第一金属层的第一部分的上表面的最下端被定位为低于所述绝缘层的上表面，并且
其中，所述第二金属层的第三部分的下表面的最下端定位为比所述绝缘层的上表面低。
5.根据权利要求3所述的电路板，其中，所述第一电极部包括在厚度方向上与所述贯通电极重叠的第一区域和除所述第一区域之外的第二区域，并且
其中，所述第一区域的层数与所述第二区域的层数不同。
6.根据权利要求4所述的电路板，其中，所述贯通电极具有在长度方向上伸长的形状，并且
其中所述贯通电极在长度方向上的第一宽度大于所述贯通电极在宽度方向上的第二宽度；以及
其中从所述第一金属层的第一部分的下表面到所述第一金属层的第一部分的上表面的最下端的高度满足所述第二宽度的30％至95％的范围。
7.根据权利要求3所述的电路板，其中，所述贯通电极和所述第一电极部包括晶种层，并且
其中所述晶种层包括设置在所述第一金属层的第一部分与所述通孔的内壁之间的第五部分以及设置在所述绝缘层的上表面与所述第一金属层的第二部分之间的第六部分。
8.根据权利要求7所述的电路板，其中，从所述晶种层的第六部分的下表面到所述第一金属层的第二部分的最上端的高度满足所述第一电极部的厚度的50％至85％的范围。
9.一种电路板，包括：
第一电极部；
设置在所述第一电极部的第一表面上的第一绝缘层；
设置在所述第一绝缘层的第一表面上的第二电极部；
穿过所述第一绝缘层的第一贯通电极；
设置于所述第一绝缘层的所述第一表面上的第二绝缘层；
设置在所述第二绝缘层的第一表面上的第三电极部；以及
穿过所述第二绝缘层的第二贯通电极；
其中，所述第一电极部的厚度比所述第二电极部的厚度厚，并且
其中，所述第三电极部的厚度大于所述第一电极部和所述第二电极部中的每一个的厚度。
10.根据权利要求9所述的电路板，其中，所述第二电极部包括向与所述第一绝缘层的第一表面相对的第二表面凹入的凹部，并且
其中，所述第二贯通电极包括填充所述第二电极部的凹部的凸部。
CN202280026551.8A 2021-02-01 2022-01-28 半导体封装 Pending CN117099488A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0013921 2021-02-01
KR1020210013921A KR20220110919A (ko) 2021-02-01 2021-02-01 회로기판 및 이를 포함하는 패키지 기판
PCT/KR2022/001651 WO2022164279A1 (ko) 2021-02-01 2022-01-28 반도체 패키지

Publications (1)

Publication Number Publication Date
CN117099488A true CN117099488A (zh) 2023-11-21

Family

ID=82654815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280026551.8A Pending CN117099488A (zh) 2021-02-01 2022-01-28 半导体封装

Country Status (6)

Country Link
US (1) US20240304554A1 (zh)
EP (1) EP4287792A1 (zh)
JP (1) JP2024506862A (zh)
KR (1) KR20220110919A (zh)
CN (1) CN117099488A (zh)
WO (1) WO2022164279A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
JP2012049423A (ja) * 2010-08-30 2012-03-08 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR101875943B1 (ko) * 2011-10-24 2018-07-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP6114527B2 (ja) * 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
KR102421980B1 (ko) * 2017-07-26 2022-07-18 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
JP2024506862A (ja) 2024-02-15
EP4287792A1 (en) 2023-12-06
KR20220110919A (ko) 2022-08-09
WO2022164279A1 (ko) 2022-08-04
US20240304554A1 (en) 2024-09-12

Similar Documents

Publication Publication Date Title
US20230217593A1 (en) Package substrate
US20240120265A1 (en) Circuit board and package substrate comprising same
KR20210114196A (ko) 인쇄회로기판 및 이의 제조 방법
US20230247769A1 (en) Circuit board
JP2023530107A (ja) 回路基板
US12089329B2 (en) Printed circuit board comprising via portions
US20230049806A1 (en) Circuit board
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
EP4287792A1 (en) Semiconductor package
KR20220085274A (ko) 회로기판 및 이의 제조 방법
KR20210080833A (ko) 인쇄회로기판 및 이의 제조 방법
US20240234281A9 (en) Semiconductor package
US20230199959A1 (en) Circuit board
US20230189431A1 (en) Circuit board
US20240107668A1 (en) Semiconductor package
US20240314937A1 (en) Circuit board
US11778741B2 (en) Circuit board
US20230403790A1 (en) Circuit board
EP4380325A1 (en) Circuit board and semiconductor package comprising same
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
EP4436322A1 (en) Circuit board and semiconductor package comprising same
US20240063104A1 (en) Circuit board
US20220418107A1 (en) Printed circuit board
CN118044343A (zh) 电路板和包括该电路板半导体封装
KR20230065804A (ko) 회로기판 및 이를 포함하는 패키지 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination