JP2018512736A - 集積回路パッケージ用基板 - Google Patents

集積回路パッケージ用基板 Download PDF

Info

Publication number
JP2018512736A
JP2018512736A JP2017551215A JP2017551215A JP2018512736A JP 2018512736 A JP2018512736 A JP 2018512736A JP 2017551215 A JP2017551215 A JP 2017551215A JP 2017551215 A JP2017551215 A JP 2017551215A JP 2018512736 A JP2018512736 A JP 2018512736A
Authority
JP
Japan
Prior art keywords
metal
thin plate
integrated circuit
circuit package
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017551215A
Other languages
English (en)
Other versions
JP6729601B2 (ja
Inventor
ヒョン ハン パク、
ヒョン ハン パク、
ボ ギョン キム、
ボ ギョン キム、
ヒョン ビン キム、
ヒョン ビン キム、
ソン フン イ、
ソン フン イ、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Precision Materials Co Ltd
Original Assignee
Corning Precision Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Precision Materials Co Ltd filed Critical Corning Precision Materials Co Ltd
Publication of JP2018512736A publication Critical patent/JP2018512736A/ja
Application granted granted Critical
Publication of JP6729601B2 publication Critical patent/JP6729601B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本発明は、集積回路パッケージ用基板に係り、より詳しくは、集積回路パッケージ用基板の上部と下部とを電気的に接続させる金属ラインと集積回路パッケージ用基板の内部に形成されているガラスの接合力の向上によって、優れた伝導度及び信頼性を示す集積回路パッケージ用基板に関する。このために、本発明は、ガラスからなるコア部；前記コア部の上部に形成されＣｕからなる第１の金属薄板；前記コア部の下部に形成されＣｕからなる第２の金属薄板；前記第１の金属薄板、前記コア部、及び前記第２の金属薄板を貫通する形態で形成されて、前記第１の金属薄板と前記第２の金属薄板とを電気的に接続させる、Ｃｕからなる金属ライン；及び前記金属ラインの外周面に形成される中間層を含み、前記中間層は、Ｃｕ２Ｏ、遷移金属がドープされたＣｕ２Ｏ、及びＣｕと遷移金属を含む金属酸化物のいずれか一種からなることを特徴とする集積回路パッケージ用基板を提供する。

Description

本発明は、集積回路パッケージ用基板に係り、より詳しくは、集積回路パッケージ用基板の上部と下部とを電気的に接続させる金属ラインと、集積回路パッケージ用基板の内部に形成されているガラスとの接合力の向上によって、優れた伝導度及び信頼性を示す集積回路パッケージ用基板に関する。
集積回路パッケージ用基板は、半導体チップを印刷回路基板（ＰＣＢ）と電気的に接続させる中間基板であって、半導体チップと印刷回路基板との間で電気信号を伝達するインターフェース（ｉｎｔｅｒｆａｃｅ）である。従来では、このような集積回路パッケージ用基板にＣＣＬ（ｃｏｐｐｅｒ ｃｌａｄ ｌａｍｉｎａｔｉｏｎ）が使用されていた。しかし、ＣＣＬからなる集積回路パッケージ用基板では、コア部分が例えば、ガラス繊維が含浸されているポリマー複合体であるＰＰＧ（プリプレグ）からなり、高温変形及び体積弾性率（ｂｕｌｋ ｍｏｄｕｌｕｓ）などに関する問題があった。
このような問題を解決するために、ＣＣＬのコア部分として、既存のＰＰＧに代えてフレキシブルガラス、例えば、コーニング社製のウィロー・ガラス（ｗｉｌｌｏｗ ｇｌａｓｓ）からなるＷＣＣＬ（ｗｉｌｌｏｗ ｃｏｐｐｅｒ ｃｌａｄ ｌａｍｉｎａｔｉｏｎ）が導入された。
一方、集積回路パッケージ用基板の全体に電流が流れるようにするためには、その上部と下部を貫通する孔を開け、この孔の内部をＣｕで満たす工程が必須となる。しかし、孔の内部を無電解めっき（ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）方式でＣｕ蒸着する際、蒸着されるＣｕとコア部分に形成されているガラスとの接合力が良くないため、その結果、集積回路パッケージ用基板の伝導性が低下し、短絡などが発生するという問題が生じていた。
これを解決するために、Ｃｕ蒸着方式の変更が考慮されたが、Ｃｕが蒸着される孔は集積回路パッケージ用基板の上部と下部を貫通する長くて狭い柱形状、すなわち、アスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）の高い形状であるため、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）のような物理的蒸着（ｐｈｙｓｉｃａｌ ｄｅｐｏｓｉｔｉｏｎ）方式も、そして高熱を加えた場合に集積回路パッケージ用基板が変形する可能性が高いため化学気相蒸着（ＣＶＤ）方式も、両方とも使用不可能であるという問題があった。
したがって、無電解Ｃｕめっきの際にもＣｕとガラスとの接合力を強化させることができる方法や技術が切実に求められている。
韓国登録特許公報第１０−０６４８９６８号（２００６.１１.１６）
本発明は上述したような従来技術の問題点を解決するためになされたものであって、その目的は、集積回路パッケージ用基板の上部と下部とを電気的に接続させる金属ラインと、集積回路パッケージ用基板の内部に形成されているガラスとの接合力の向上によって、優れた伝導度及び信頼性を示す集積回路パッケージ用基板を提供することである。
このために、本発明は、ガラスからなるコア部；前記コア部の上部に形成されＣｕからなる第１の金属薄板；前記コア部の下部に形成されＣｕからなる第２の金属薄板；前記第１の金属薄板、前記コア部、及び前記第２の金属薄板を貫通する形態に形成されて、前記第１の金属薄板と前記第２の金属薄板とを電気的に接続させる、Ｃｕからなる金属ライン；及び前記金属ラインの外周面に形成される中間層を含み、前記中間層は、Ｃｕ２Ｏ、遷移金属がドープされたＣｕ２Ｏ、及びＣｕと遷移金属を含む金属酸化物のいずれか一種からなることを特徴とする集積回路パッケージ用基板を提供する。
ここで、前記遷移金属は、前記Ｃｕ２Ｏにｘ原子％含まれていてよく、前記ｘの範囲は５＜ｘ＜１０である。
また、前記遷移金属は、Ｔｉ、Ｃｒ、Ｈｆ、Ｎｂ、及びＴａを含む候補群から選択されたいずれか一種または二種以上であってよい。
そして、前記金属酸化物は、三元系または四元系金属酸化物からなるものであってよい。
このとき、前記金属酸化物はペロブスカイトからなるものであってよい。
また、前記金属酸化物は、デラフォサイトからなるものであってよい。
さらに、前記集積回路パッケージ用基板は、半導体チップと印刷回路基板との間に介在して前記半導体チップと前記印刷回路基板とを電気的に接続させていてよい。
このとき、前記第１の金属薄板は、前記半導体チップに電気的に接続され、前記第２の金属薄板は、前記印刷回路基板に電気的に接続されていてよい。
また、前記第１の金属薄板と前記コア部との間及び前記コア部と前記第２の金属薄板との間にそれぞれ形成されるポリマー層を更に含んでいてよい。
このとき、前記ポリマー層は、ＰＰＧ（プリプレグ）からなるものであってよい。
本発明によれば、集積回路パッケージ用基板の上部と下部とを電気的に接続させる金属ラインと、集積回路パッケージ用基板の内部に形成されているガラスとの間にＣｕ２Ｏ、遷移金属がドープされたＣｕ２Ｏ、三元系金属酸化物及び四元系金属酸化物のいずれか一種からなる中間層を備えることで、金属ラインとガラスとの接合力を向上させることができ、その結果、優れた伝導度及び信頼性を確保することができる。
また、本発明によれば、金属ラインとガラスとの接合力の向上によって、集積回路パッケージ用基板の歩留まりを向上させることができ、その結果、製造コストも削減することができる。
図１は、本発明の実施例に係る集積回路パッケージ用基板を概略的に示す断面図である。 図２は、本発明の実施例に係る銅金属ラインとＣｕ２Ｏからなる中間層とがなす界面の化学結合を示す模型図である。 図３は、本発明の実施例に係るＣｕ２Ｏからなる中間層とガラスとがなす界面の化学結合を示す模型図である。 図４は、Ｃｕとガラスとがなす界面の結合構造（左側）及びＣｕ２Ｏとガラスとがなす界面の結合構造（右側）を示す模型図である。 図５は、本発明の実施例に係るＴａがドープされたＣｕ２Ｏからなる中間層とガラスとがなす界面の化学結合を示す模型図である。 図６は、ＺｒがドープされたＣｕ２Ｏとガラスとがなす界面の結合構造（左側）、ＨｆがドープされたＣｕ２Ｏとガラスとがなす界面の結合構造（中間）、及びＴａがドープされたＣｕ２Ｏとガラスとがなす界面の結合構造（右側）を示す模型図である。
以下、添付の図面を参照して本発明の実施例に係る集積回路パッケージ用基板について詳しく説明する。
なお、本発明を説明するにあたって、関連した公知機能あるいは構成についての具体的な説明が本発明の要旨を不必要に曖昧にし得ると判断された場合、その詳細な説明は省略する。
図１に示したように、本発明の実施例に係る集積回路パッケージ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｐａｃｋａｇｅ）用基板１００は、半導体チップと印刷回路基板（ＰＣＢ）との間に介在して、これらを電気的に接続させる中間媒介体あるいは中間基板である。このような本発明の実施例に係る集積回路パッケージ用基板１００は、コア部１１０、第１の金属薄板１２１、第２の金属薄板１２２、金属ライン１３０、及び中間層１４０を含む。
コア部１１０は、集積回路パッケージ用基板１００内部の中心領域と定義される。このようなコア部１１０は、ガラス、より詳しくは、フレキシブルガラスあるいは薄板ガラスからなるものであってよい。例えば、コア部１１０は、コーニング社製のウィロー・ガラス（ｗｉｌｌｏｗ ｇｌａｓｓ）からなるものであってよい。このように、コア部１１０がガラスからなると、従来の集積回路パッケージ用基板のコア部分がＰＰＧから形成された場合に生じていた高温変形の問題や体積弾性率を改善することができる。
第１の金属薄板１２１は、Ｃｕ薄板であって、コア部１１０の上部に形成される。また、第２の金属薄板１２２は、製１の金属薄板１２１と同様のＣｕ薄板であって、コア部１１０の下部に形成される。このような第１の金属薄板１２１は、その上面に配設される半導体チップ（図示せず）に電気的に接続され、第２の金属薄板１２２は、その下面に配設される印刷回路基板（ＰＣＢ）（図示せず）に電気的に接続される。
このような第１の金属薄板１２１及び第２の金属薄板１２２は、無電解銅めっきによってコア部１１０の上部と下部にそれぞれ形成されていてよい。ここで、図示したように、ガラスはコア部１１０をなし、その端部にはポリマー層１５０が形成される。すなわち、第１の金属薄板１２１とコア部１１０との間及びコア部１１０と第２の金属薄板１２２との間にはそれぞれポリマー層１５０が形成される。これにより、第１の金属薄板１２１及び第２の金属薄板１２２は無電解銅めっきによってポリマー層１５０の表面にそれぞれ形成される。このようなポリマー層１５０は、ＰＰＧ（プリプレグ）からなるものであってよい。従来では、このようなポリマー層１５０が集積回路パッケージ用基板の内部全体、すなわち、コア部分と端部分の双方に形成されていたのに対し、本発明の実施例に係る集積回路パッケージ用基板１００の場合は、コア部分に形成されていたＰＰＧに代えてガラスがその位置を占めており、ガラスからなるコア部１１０を端部分のポリマー層１５０が覆う構造をなす。
金属ライン１３０は、集積回路パッケージ用基板１００全体に電流が流れるようにするために形成される。すなわち、集積回路パッケージ用基板１００の上面をなす第１の金属薄板１２１と集積回路パッケージ用基板１００の下面をなす第２の金属薄板１２２との間の電気的接続のために、金属ライン１３０は、図示したように、第１の金属薄板１２１、コア部１１０、及び第２の金属薄板１２２を貫通する形態あるいは垂直方向に挿入された形態で形成される。
本発明の実施例に係る金属ライン１３０はＣｕからなる。例えば、Ｃｕからなる金属ライン１３０は、集積回路パッケージ用基板１００に対する孔あけ加工によって形成された孔に無電解Ｃｕめっき方式で形成される。このような金属ライン１３０を介して、半導体チップ（図示せず）、集積回路パッケージ用基板１００、及び印刷回路基板（図示せず）が互いに電気的に接続される。
一方、本発明の実施例では、このような金属ライン１３０とコア部１１０とがなす界面の間にこれらの接合力を増加させるための中間層１４０が形成され、これについては後でより詳しく説明することにする。
中間層（ｉｎｔｅｒｌａｙｅｒ）１４０は金属ライン１３０の外周面に形成される。すなわち、中間層１４０は、金属ライン１３０とコア部１１０とがなす界面の間及び金属ライン１３０と第１の金属薄板１２１、金属ライン１３０と第２の金属薄板１２２とがなす界面の間に形成される。
本発明の実施例に係る中間層１４０は、材料的な特性によって相互間の接合力が良くない、ガラスからなるコア部１１０とＣｕからなる金属ライン１３０との接合力を向上させるための媒介体として働く。本発明の実施例において、このような中間層１４０はＣｕ２Ｏからなる。中間層１４０をなすＣｕ２Ｏは、Ｃｕめっきの過程で一部自然的に生成され、以降Ｃｕを蒸着する際に、活性サイト（ａｃｔｉｖａｔｉｏｎ ｓｉｔｅ）と作用してＣｕ蒸着速度を高めると知られている。図２は、コア部１１０と金属ライン１３０とがなす界面の間にＣｕ２Ｏからなる中間層１４０が形成された場合、金属ライン１３０をなすＣｕと中間層１４０をなすＣｕ２Ｏとの界面でこれらが化学結合（ｃｈｅｍｉｃａｌ ｂｏｎｄｉｎｇ）をなす態様を示している。また、図３は、コア部１１０と金属ライン１３０とがなす界面の間にＣｕ２Ｏからなる中間層１４０が形成された場合、コア部１１０をなすガラスと中間層１４０をなすＣｕ２Ｏの界面でこれらが化学結合（ｃｈｅｍｉｃａｌ ｂｏｎｄｉｎｇ）をなす態様を示している。ここで、Ｃｕとガラスとの接合力に影響を及ぼす主要因子は、二つの物質表面間の化学結合の強度であり、この側面から、Ｃｕ２Ｏのような金属酸化物がＣｕよりもガラスと一層強い結合をなすと予想される。なぜなら、ガラスもイオン系（ｉｏｎｉｃ ｓｙｓｔｅｍ）とみなすことができ、よって、金属中のＣｕよりは酸化物中のＣｕの方がガラス中の酸素とＣｕ−Ｏ結合をなし易いからである。これに加え、Ｃｕ２Ｏ中の酸素とガラス中の金属イオン間の追加的な化学結合を期待することもできる。図４は、Ｃｕとガラスとがなす界面の結合構造（左側）及びＣｕ２Ｏとガラスとがなす界面の結合構造（右側）を示す模型図であり、シミュレーション検証結果、Ｃｕとガラスとがなす界面の吸着エネルギーは１．１７９Ｊ／ｍ２と測定され、Ｃｕ２Ｏとガラスとがなす界面の吸着エネルギーは３．１１５Ｊ／ｍ２と測定された。すなわち、Ｃｕ２Ｏとガラスとの接合力は、Ｃｕとガラスとの接合力よりも約２．７倍高いことが確認された。
このように、Ｃｕ２Ｏからなる中間層１４０が一方側に接するＣｕからなる金属ライン１３０と化学結合をなし、他方側に接するガラスからなるコア部１１０とも化学結合をなすようになることで、結果的に、金属ライン１３０とコア部１１０とは、中間層１４０を介して、優れた接合力を示すようになる。
また、本発明の実施例において、中間層１４０は、遷移金属がドープされたＣｕ２Ｏからなる。Ｃｕとは異なり、特定の遷移金属の場合、ガラスと優れた接合力を示す。これは、これらの遷移金属がガラス中の酸素と共有結合（ｃｏｖａｌｅｎｔ ｂｏｎｄｉｎｇ）を活発になすことができる電子構造を持っているからである。ここで、前記特定の遷移金属は、Ｔｉ、Ｃｒ、Ｈｆ、Ｎｂ、及びＴａを含む候補群から選択されたいずれか一種または二種以上であってよい。本発明の実施例において、これらの遷移金属は、Ｃｕ２Ｏにｘ原子％（５＜ｘ＜１０）ドープされていてよい。前記範囲で遷移金属がＣｕ２Ｏにドープされると、全体的な化学結合の強度がより強くなることがある。図５は、コア部１１０と金属ライン１３０とがなす界面にＴａがドープされたＣｕ２Ｏからなる中間層１４０が形成された場合における、コア部１１０をなすガラスと中間層１４０をなすＴａがドープされたＣｕ２Ｏの界面でこれらが化学結合をなす態様を示している。このように、中間層１４０が特定の遷移金属がドープされたＣｕ２Ｏからなる場合、中間層１４０がＣｕ２Ｏからなる場合と同様に、中間層１４０が一方側の金属ライン１３０及び他方側のコア部１１０とそれぞれ化学結合をなすようになることで、金属ライン１３０とコア部１１０とは優れた接合力を示すようになる。
図６は、ドープされる遷移金属の種類によるガラスとの接合力を検証するためのものであって、ＺｒがドープされたＣｕ２Ｏとガラスとがなす界面の結合構造（左側）、ＨｆがドープされたＣｕ２Ｏとガラスとがなす界面の結合構造（中間）、ＴａがドープされたＣｕ２Ｏとガラスとがなす界面の結合構造（右側）を示す模型図である。シミュレーション検証結果、Ｚｒの場合、ガラスとなす界面の吸着エネルギーは４．９７５Ｊ／ｍ２と測定された。これは、遷移金属がドープされていないＣｕ２Ｏとガラスとがなす界面の吸着エネルギー３．１１５Ｊ／ｍ２よりも向上し、Ｃｕとガラスとがなす界面の吸着エネルギーよりも約４．２倍向上した結果を示すが、ドーピング含量が４．２原子％であるときに吸着エネルギー向上の限界を示した。一方、ＨｆとＴａの場合、ガラスとなす界面の吸着エネルギーはそれぞれ５．０５６Ｊ/ｍ２、５．２３４Ｊ／ｍ２と測定された。すなわち、ＨｆとＴａの場合、ドーピング含量が５．６原子％であり、Ｃｕとガラスとがなす界面の吸着エネルギーよりもそれぞれ４．３倍及び４．４倍向上した吸着エネルギーを有すると示され、ドーピング含量が高くなるほど吸着エネルギー値の増加、すなわち、接合力が増加する傾向を見せた。よって、５原子％＜ｘ＜１０原子％の範囲でＨｆ及びＴａをドープした場合、４．３倍、４．４倍以上の接合力向上効果を期待することができる。すなわち、遷移金属の中でもＨｆやＴａがドープされたＣｕ２Ｏからなる中間層１４０を備える場合、Ｃｕからなる金属ライン１３０とガラスからなるコア部１１０との接合力は、ＺｒがドープされたＣｕ２Ｏからなる中間層を備えるときよりも優れた接合力を示すことが検証された。
そして、本発明の実施例において、中間層１４０はＣｕと遷移金属を含む金属酸化物からなる。このとき、中間層１４０は、三元系または四元系金属酸化物からなるものであってよい。中間層１４０が三元系金属酸化物からなる場合、中間層１４０はデラフォサイト（ｄｅｌａｆｏｓｓｉｔｅ）からなるものであってよい。例えば、中間層１４０はＣｕＣｒＯ２からなるものであってよい。また、中間層１４０が四元系金属酸化物からなる場合、中間層１４０はペロブスカイト（ｐｅｒｏｖｓｋｉｔｅ）からなるものであってよい。例えば、中間層１４０は、Ｃｕ３ＣａＴｉ４Ｏ１２からなるものであってよい。このような中間層１４０は、Ｃｕ２Ｏからなる中間層１４０と遷移金属がドープされたＣｕ２Ｏからなる中間層１４０との混合した形態であるため、一方側の金属ライン１３０及び他方側のコア部１１０とそれぞれ強力な化学結合をなすようになり、その結果、金属ライン１３０とコア部１１０とは優れた接合力を示すようになる。
上述したように、本発明の実施例に係る集積回路パッケージ用基板１００は、Ｃｕからなる金属ライン１３０とガラスからなるコア部１１０との間にこれらのそれぞれと化学結合をなすＣｕ２Ｏ、遷移金属がドープされたＣｕ２Ｏ、及びＣｕと遷移金属を含む三元系または四元系金属酸化物のいずれか一種からなる中間層１４０を備える。これにより、集積回路パッケージ用基板１００は、金属ライン１３０とコア部１１０との接合力を向上させ、優れた伝導度及び信頼性を確保することができ、さらには、歩留まりの向上及び製造コストも節減することができる。
一方、本発明の実施例では、金属ライン１３０と第１の金属薄板１２１とがなす界面、金属ライン１３０と第２の金属薄板１２２とがなす界面の間にも中間層１４０が形成される。この部分に形成される中間層１４０は、金属ライン１３０とコア部１１０とがなす界面の間に中間層１４０が形成されることにより、金属ライン１３０と第１の金属薄板１２１とがなす界面、金属ライン１３０と第２の金属薄板１２２とがなす界面の間に形成されるギャップ（ｇａｐ）を充填する役割をするようになる。このとき、図２に図示したように、中間層１４０は、Ｃｕと化学結合をなすようになるため、この部分に形成される中間層１４０の両側はいずれもＣｕと化学結合をなすようになり、金属ライン１３０と第１及び第２の金属薄板１２１、１２２もまた、安定した接合力を示すようになる。
以上、本発明を限定された実施例や図面に基づいて説明してきたが、本発明は前記の実施例に限定されるものではなく、本発明の属する分野における通常の知識を有する者であればこのような記載から種々の修正及び変形が可能である。
よって、本発明の範囲は説明された実施例に限定されて決められてはならず、後述する特許請求の範囲及び特許請求の範囲と均等なもの等によって決められるべきである。
１００：集積回路パッケージ用基板
１１０：コア部
１２１：第１の金属薄板
１２２：第２の金属薄板
１３０：金属ライン
１４０：中間層
１５０：ポリマー層

Claims (10)

  1. ガラスからなるコア部；
    前記コア部の上部に形成されＣｕからなる第１の金属薄板；
    前記コア部の下部に形成されＣｕからなる第２の金属薄板；
    前記第１の金属薄板、前記コア部、及び前記第２の金属薄板を貫通する形態に形成されて、前記第１の金属薄板と前記第２の金属薄板とを電気的に接続させる、Ｃｕからなる金属ライン；及び
    前記金属ラインの外周面に形成される中間層；
    を含み、
    前記中間層は、
    Ｃｕ２Ｏ、遷移金属がドープされたＣｕ２Ｏ、及びＣｕと遷移金属を含む金属酸化物のいずれか一種からなることを特徴とする、集積回路パッケージ用基板。
  2. 前記遷移金属は、前記Ｃｕ２Ｏにｘ原子％含まれていることを特徴とする、請求項１に記載の集積回路パッケージ用基板。
    ここで、前記ｘの範囲は５＜ｘ＜１０である。
  3. 前記遷移金属は、Ｔｉ、Ｃｒ、Ｈｆ、Ｎｂ、及びＴａを含む候補群から選択されたいずれか一種または二種以上であることを特徴とする、請求項１に記載の集積回路パッケージ用基板。
  4. 前記金属酸化物は、三元系金属酸化物または四元系金属酸化物からなるものであることを特徴とする、請求項１に記載の集積回路パッケージ用基板。
  5. 前記金属酸化物はペロブスカイトからなるものであることを特徴とする、請求項４に記載の集積回路パッケージ用基板。
  6. 前記金属酸化物は、デラフォサイトからなるものであることを特徴とする、請求項４に記載の集積回路パッケージ用基板。
  7. 半導体チップと印刷回路基板との間に介在して前記半導体チップと前記印刷回路基板とを電気的に接続させることを特徴とする、請求項１に記載の集積回路パッケージ用基板。
  8. 前記第１の金属薄板は、前記半導体チップに電気的に接続され、前記第２の金属薄板は、前記印刷回路基板に電気的に接続されることを特徴とする、請求項７に記載の集積回路パッケージ用基板。
  9. 前記第１の金属薄板と前記コア部との間及び前記コア部と前記第２の金属薄板との間にそれぞれ形成されるポリマー層を更に含むことを特徴とする、請求項１に記載の集積回路パッケージ用基板。
  10. 前記ポリマー層は、ＰＰＧ（プリプレグ）からなるものであることを特徴とする、請求項９に記載の集積回路パッケージ用基板。
JP2017551215A 2015-04-06 2016-04-06 集積回路パッケージ用基板 Active JP6729601B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150048473A KR101795480B1 (ko) 2015-04-06 2015-04-06 집적회로 패키지용 기판
KR10-2015-0048473 2015-04-06
PCT/KR2016/003560 WO2016163728A1 (ko) 2015-04-06 2016-04-06 집적회로 패키지용 기판

Publications (2)

Publication Number Publication Date
JP2018512736A true JP2018512736A (ja) 2018-05-17
JP6729601B2 JP6729601B2 (ja) 2020-07-22

Family

ID=57072804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551215A Active JP6729601B2 (ja) 2015-04-06 2016-04-06 集積回路パッケージ用基板

Country Status (6)

Country Link
US (1) US10026683B2 (ja)
JP (1) JP6729601B2 (ja)
KR (1) KR101795480B1 (ja)
CN (1) CN107438898B (ja)
TW (1) TWI622140B (ja)
WO (1) WO2016163728A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653632A (ja) * 1992-07-30 1994-02-25 Taiyo Yuden Co Ltd 配線基板
JPH088498A (ja) * 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP2003218525A (ja) * 2002-01-18 2003-07-31 Fujitsu Ltd 回路基板及びその製造方法
JP2006024672A (ja) * 2004-07-07 2006-01-26 Asahi Kasei Corp 配線回路板の製造方法
WO2009017146A1 (ja) * 2007-07-31 2009-02-05 Hitachi Metals, Ltd. Ｃｕ系配線膜
JP2014120689A (ja) * 2012-12-18 2014-06-30 Hitachi Chemical Co Ltd 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP2014127701A (ja) * 2012-12-27 2014-07-07 Ibiden Co Ltd 配線板及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721632B2 (ja) * 1992-02-25 1998-03-04 松下電工株式会社 回路板の銅回路の処理方法
JP2000244123A (ja) * 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
WO2001031984A1 (fr) * 1999-10-26 2001-05-03 Ibiden Co., Ltd. Panneau de cablage realise en carte imprimee multicouche et procede de production
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
KR100648968B1 (ko) 2005-09-14 2006-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101296654B1 (ko) * 2007-12-26 2013-08-14 엘지디스플레이 주식회사 구리 배선, 이를 이용한 평판 표시 장치, 및 그 구리배선의 형성 방법
KR100975927B1 (ko) * 2008-08-11 2010-08-13 삼성전기주식회사 패키지 기판 제조방법
US9275934B2 (en) * 2010-03-03 2016-03-01 Georgia Tech Research Corporation Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same
US8411459B2 (en) * 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
KR101697573B1 (ko) * 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
FR2974233B1 (fr) * 2011-04-14 2014-01-10 Commissariat Energie Atomique Procédé de fabrication pour la microélectronique
TWI436466B (zh) * 2011-04-27 2014-05-01 Ind Tech Res Inst 直通矽晶穿孔結構及其製程
KR101219423B1 (ko) 2011-07-05 2013-01-11 대덕전자 주식회사 동판 코어와 절연층 간의 밀착력 개선방법
JP5994167B2 (ja) * 2011-11-15 2016-09-21 ローム株式会社 半導体装置およびその製造方法、電子部品
CN103184440B (zh) * 2011-12-27 2015-12-02 比亚迪股份有限公司 一种表面选择性金属化的制品及其制备方法
US8928114B2 (en) * 2012-01-17 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Through-assembly via modules and methods for forming the same
KR20130089450A (ko) * 2012-02-02 2013-08-12 삼성테크윈 주식회사 패키지용 다층기판의 제조방법
JP5827166B2 (ja) * 2012-04-09 2015-12-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6122606B2 (ja) * 2012-10-16 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置
TWI517328B (zh) * 2013-03-07 2016-01-11 矽品精密工業股份有限公司 半導體裝置
KR101501902B1 (ko) * 2013-07-16 2015-03-13 주식회사 심텍 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
CN103762181B (zh) * 2014-01-02 2018-12-18 上海申和热磁电子有限公司 氮化铝覆铜陶瓷基板的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653632A (ja) * 1992-07-30 1994-02-25 Taiyo Yuden Co Ltd 配線基板
JPH088498A (ja) * 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP2003218525A (ja) * 2002-01-18 2003-07-31 Fujitsu Ltd 回路基板及びその製造方法
JP2006024672A (ja) * 2004-07-07 2006-01-26 Asahi Kasei Corp 配線回路板の製造方法
WO2009017146A1 (ja) * 2007-07-31 2009-02-05 Hitachi Metals, Ltd. Ｃｕ系配線膜
JP2014120689A (ja) * 2012-12-18 2014-06-30 Hitachi Chemical Co Ltd 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
JP2014127701A (ja) * 2012-12-27 2014-07-07 Ibiden Co Ltd 配線板及びその製造方法

Also Published As

Publication number Publication date
KR20160119590A (ko) 2016-10-14
JP6729601B2 (ja) 2020-07-22
KR101795480B1 (ko) 2017-11-10
US20180114746A1 (en) 2018-04-26
TW201705396A (zh) 2017-02-01
CN107438898A (zh) 2017-12-05
TWI622140B (zh) 2018-04-21
WO2016163728A1 (ko) 2016-10-13
US10026683B2 (en) 2018-07-17
CN107438898B (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
KR102138887B1 (ko) 칩 전자부품 및 그 제조방법
US20180166354A1 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
CN101325121B (zh) 电子元件及其制备方法
CN103377957B (zh) 芯片封装及形成芯片封装的方法
CN102130093A (zh) 布线电路结构体及使用该结构体的半导体装置的制造方法
CN102420204A (zh) 聚合物芯丝线
CN102543894B (zh) 电性连接垫结构及包含有多个电性连接垫结构的集成电路
TW379429B (en) Lead frame, the manufacturing method, semiconductor device and the manufacturing method
US11574879B2 (en) Device package with reduced radio frequency losses
CN102157677B (zh) 带绝缘性能的刚柔结合压电夹层
JP2018107256A (ja) ガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法
CN102680583A (zh) 一种带绝缘性能的刚柔结合压电夹层
CN201498510U (zh) 高可靠厚膜混合集成电路键合系统
CN109634458A (zh) 触控面板及其制造方法
JP6729601B2 (ja) 集積回路パッケージ用基板
US9674944B2 (en) Printed circuit board and manufacturing method thereof
CN103650652A (zh) 印刷电路板及其制造方法
CN105007685B (zh) 软硬结合电路板及其制造方法
CN212676004U (zh) 侦测电阻及主板
CN205726641U (zh) 具有不同面层的部件载体及含有该部件载体的电子设备
JP2012074687A (ja) 配線基板の製造方法及びその実装構造体の製造方法
CN204810683U (zh) 一种柔性分叉多层线路板
TWI305120B (en) Circuit board structure having embedded passive components
CN101604676A (zh) 芯片封装载板及其制作方法
TW201227890A (en) Metal conductive structure and manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200615

R150 Certificate of patent or registration of utility model

Ref document number: 6729601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250