KR101421881B1 - 전자 부품용 적층 배선막 - Google Patents

전자 부품용 적층 배선막 Download PDF

Info

Publication number
KR101421881B1
KR101421881B1 KR1020130006456A KR20130006456A KR101421881B1 KR 101421881 B1 KR101421881 B1 KR 101421881B1 KR 1020130006456 A KR1020130006456 A KR 1020130006456A KR 20130006456 A KR20130006456 A KR 20130006456A KR 101421881 B1 KR101421881 B1 KR 101421881B1
Authority
KR
South Korea
Prior art keywords
layer
laminated wiring
wiring film
coating layer
film
Prior art date
Application number
KR1020130006456A
Other languages
English (en)
Other versions
KR20130088768A (ko
Inventor
히데오 무라타
Original Assignee
히타치 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 긴조쿠 가부시키가이샤 filed Critical 히타치 긴조쿠 가부시키가이샤
Publication of KR20130088768A publication Critical patent/KR20130088768A/ko
Application granted granted Critical
Publication of KR101421881B1 publication Critical patent/KR101421881B1/ko

Links

Images

Abstract

본 발명은 Cu를 주도전층으로 하는 적층 배선막에 있어서, 피복층에 요구되는 하지층으로서의 기판과의 밀착성이나, 주도전층의 Cu의 표면을 보호하는 상층 층(캡 막)으로서의 내열성을 확보하고, 또한 가열 공정을 거쳐도 낮은 전기 저항값을 유지할 수 있는 피복층을 사용한 전자 부품용 적층 배선막을 제공한다. 기판 상에 금속층을 형성한 전자 부품용 적층 배선막에 있어서, Cu를 주성분으로 하는 주도전층과, 상기 주도전층의 적어도 한쪽의 면을 덮는 피복층으로 이루어지고, 상기 피복층은 원자비에 있어서의 조성식이 Cu100-X-AlX, 20≤X≤60으로 나타내고, 잔량부가 불가피적 불순물로부터 이루어지는 Cu 합금인 전자 부품용 적층 배선막이다.

Description

전자 부품용 적층 배선막{MEMBRANE LAMINATED WIRING FOR ELECTRONIC COMPONENTS}
본 발명은 기판과의 밀착성과 가열 처리에 의한 내열성이 요구되는 전자 부품용 적층 배선막에 관한 것이다.
글래스 기판 상에 박막 디바이스를 형성하는 액정 디스플레이(이하, "LCD"라함), 플라즈마 디스플레이 패널(이하, "PDP"라함), 전자 페이퍼 등에 이용되는 전기 영동형 디스플레이 등의 평면 표시 장치(플랫 패널 디스플레이, 이하, "FPD"라함)에 추가로, 각종 반도체 디바이스, 박막 센서, 자기 헤드 등의 박막 전자 부품에 있어서는, 낮은 전기 저항값의 배선막이 필요하다. 예를 들어, LCD, PDP, 유기 EL 디스플레이 등등의 FPD는 대화면, 고정세(高精細), 고속 응답화에 수반하여, 그 구동 소자로서 사용되고 있는 박막 트랜지스터(TFT)의 배선막에는 전기 저항값의 저저항화가 요구되고 있다. 또한 최근, FPD에 조작성을 추가하는 터치 패널이나, 수지 기판 또는 극박 글래스 기판을 사용한 플렉시블한 FPD 등 새로운 제품이 개발되고 있다.
최근, 상기 저저항화의 요구에 대응하기 위해서, 주도전층을 형성하는 재료를 Al로부터 보다 저저항인 Cu로 변경하는 검토가 행해지고 있다. 또한, FPD의 화면을 보면서 직접적인 조작성을 부여하는 터치 패널 기판 화면도 대형화가 진행하고 있고, 저저항화를 위해 Cu를 주도전층에 사용하는 검토가 진행되고 있다.
또한, 스마트폰이나 태블릿 PC 등에 사용되고 있는 터치 패널의 위치 검출 전극에는, 일반적으로 투명 도전막인 ITO(인듐-주석 산화물)가 사용되고 있다. Cu는 ITO와의 콘택트성은 얻어지지만, 기판과의 밀착성이 낮기 때문에, 밀착성을 확보하기 위해서 Mo나 Mo 합금 등을 피복층으로 한 적층 배선막으로 할 필요가 있다.
또한, 종래의 Mo 피복층과 Al 주도전층으로 이루어지는 적층 배선막을 에칭 할 때에 사용하는 인산과 질산을 포함한 에천트를, Mo 피복층과 Cu 주도전층을 적층한 적층 배선막에 적응하면, Cu 주도전층이 빨리 에칭되어서 적층 배선막에 단차가 발생하는 경우가 있다. 이 단차를 억제하기 위해서 에천트의 농도를 조정하면, 기판 상에 잔사가 발생하는 등의 문제가 있다.
이러한 문제에 대해서는, 피복층으로서, 종래의 Mo와 마찬가지의 기판과의 밀착성을 확보하면서, 주도전층의 Cu와 함께 에칭할 수 있는 피복층으로서, Cu-Al-Ca 합금을 산소 분위기에서 스패터해서 형성한 막의 적용이 제안되어 있다(특허문헌 1 참조).
일본 특허 출원 공개 제2010-212465호 공보
특허문헌 1에서 제안되는 피복층은 1 내지 10원자%의 Al이나 0.1 내지 2.0원자%의 Ca를 함유하고, 산소 분위기에서 스패터함으로써, 높은 밀착성이 얻어지는 Cu 합금 피복층이다.
그러나, 산소 분위기에서 스패터를 행하면, 산소와의 반응 생성물인 노듈이 스퍼터링 타겟 상에 퇴적하고, 이상 방전을 일으켜서 파티클이 발생하는 경우가 있다. 또한, 스패터 챔버내의 산소 가스의 흐름 방향에 의해, 스패터된 피복층내에 도입되는 산소량에 차가 발생하기 쉽고, 피복층의 특성이나 밀착성에 편차가 발생한다는 문제가 생기는 경우가 있다.
또한, FPD의 단자부 등에 신호선 케이블을 설치할 때에 대기중에서 가열되는경우가 있기 때문에, 적층 배선막에는 내열성의 향상이 요구된다. 추가로, 산화물을 사용한 반도체막에 있어서는, 특성 향상이나 안정화를 위해, 산소를 함유한 분위기에서 350℃ 이상의 고온에서의 가열 처리를 행할 경우가 있다. 또한, 산소를 포함하는 보호막을 형성한 후에 350℃ 이상의 고온에서의 가열 처리를 행할 경우가 있다. 이러한 산소에 접하는 환경 하에서의 가열 처리를 거친 후에도, 적층 배선막으로서 안정된 특성을 유지할 수 있도록 내열성이 요구된다.
한편, 상술한 특허문헌 1에 개시되는 산소 분위기에서 스패터된 Cu-Al-Ca 합금 피복층은 산소가 도입되기 때문에, 내열성이 상술한 요구에 대하여 충분하지 않고, 피복했을 때에 산소가 확산하고, 주도전층의 Cu의 전기 저항값이 증가하는 것이 염려되었다.
본 발명의 목적은, Cu를 주도전층으로 하는 적층 배선막에 있어서, 피복층에 요구되는 하지층으로서의 기판과의 밀착성이나, 주도전층의 Cu의 표면을 보호하는 상층막(캡층)으로서의 내열성을 확보하고, 가열 공정을 거쳐도 낮은 전기 저항값을 유지할 수 있는 피복층을 사용한 전자 부품용 적층 배선막을 제공하는데 있다.
본 발명자는, 상기 과제를 감안하여, 피복층으로서, Cu에 Al을 소정량 추가한 금속층으로 함으로써, 기판과의 밀착성을 확보하고, 주도전층인 Cu의 산화도 억제할 수 있는 것을 발견하고, 본 발명에 도달했다.
즉, 본 발명은, 기판 상에 금속층을 형성한 전자 부품용 적층 배선막이며, 순 Cu 또는 Cu 합금으로 이루어진 도전층과, 상기 도전층의 적어도 한쪽의 면을 덮는 피복층으로 이루어지고, 상기 피복층은 원자비에 있어서의 조성식이 Cu100-X-AlX, 25≤X≤60으로 나타내고, 잔량부가 불가피적 불순물로부터 이루어지는 Cu 합금으로 이루어지는 전자 부품용 적층 배선막의 발명이다.
상기 피복층은 하지층인 것이 바람직하다.
또한, 상기 피복층은 캡층인 것이 바람직하다.
또한, 상기 피복층은 하지층 및 캡층인 것이 보다 바람직하다.
본 발명에서는, 상기 조성식의 X를 25≤X≤35로 하는 것이 바람직하다.
본 발명의 Cu 합금을 피복층으로 한 전자 부품용 적층 배선막은, 특수한 산소 분위기에서 스패터하는 방법 등을 사용하지 않고, 통상의 스패터를 함으로써, 안정되고 또한 용이하게 성막할 수 있다. 그리고, 본 발명의 피복층은 하지층으로서 형성했을 경우에는 기판과의 밀착성을 확보할 수 있고, 또한 하지층 및 캡층으로서 형성했을 경우에는 내열성을 향상할 수 있고, 가열 공정을 거친 후도 낮은 전기 저항값을 유지할 수 있다.
이에 의해 본 발명은, 각종 전자 기기, 예를 들어 FPD 등의 배선막에 사용함으로써, 전자 부품의 안정 제조나 신뢰성 향상에 크게 공헌할 수 있는 유용한 기술이다. 특히, 터치 패널이나 수지 기판을 사용하는 플렉시블한 FPD에 대하여 매우 유용한 적층 배선막이 된다.
도 1은 본 발명의 전자 부품용 적층 배선막의 단면 모식도.
본 발명의 전자 부품용 적층 배선막의 단면 모식도를 도 1에 도시한다. 본 발명의 전자 부품용 적층 배선막은 Cu를 주체로 하는 주도전층(3)의 적어도 한쪽의면을 덮는 피복층으로 이루어지고, 예를 들어 기판(1) 상에 형성된다. 도 1에서는 주도전층(3)의 양면에 피복층(2, 4)을 형성하고 있지만, 하지층(2) 또는 캡층(4)의 어느 한쪽의 면만을 덮어도 좋고, 적절하게 선택할 수 있다. 또한, 주도전층의 한쪽의 면만을 본 발명의 피복층으로 덮을 경우에는, 주도전층의 다른 쪽의 면에는 전자 부품의 용도에 따라, 본 발명과는 다른 조성의 피복층으로 덮을 수 있다.
본 발명의 중요한 특징은, 도 1에 도시하는 전자 부품용 적층 배선막의 피복층에 있어서, Cu에 대하여 Al을 특정량 첨가함으로써, 기판과의 밀착성을 향상시키는 동시에, 내열성을 향상시켜, 가열 공정을 거쳐도 낮은 전기 저항값을 유지할 수 있는 것을 발견한 점에 있다. 이하에, 본 발명의 전자 부품용 적층 배막에 대해서 상세하게 설명한다.
또한, 이하의 설명에 있어서, "밀착성"이란 적층 배선막의 하층에 오는 기판과의 벗겨지기 어려움을 말하는 것으로 한다. 또한, "내열성"은 고온 환경 하에 있어서의 적층 배선막의 산화나, 피복층의 Al이 주도전층에 확산하는 것에 의한 적층 배선막의 전기 저항값의 증가가 일어나기 어려움을 말하는 것으로 한다.
본 발명의 전자 부품용 적층 배막의 피복층으로서 Cu에 특정량의 Al을 첨가한 Cu 합금을 사용하는 이유는 주도전층의 하지층으로서 사용했을 때의 기판과의 밀착성을 향상시키기 위해서이다. Cu는 글래스 기판 등의 산화물과의 밀착성이 낮은 원소이다. 본 발명자는, Cu에 특정량의 Al을 첨가함으로써, 대폭으로 밀착성을 개선할 수 있는 것을 발견했다. 그 효과는, Cu에 Al을 20원자% 첨가하면 명확하게 되고, 25원자% 이상으로 포화한다.
또한, 주도전층의 Cu층은 대기중에서 가열하면 산화되어 전기 저항값이 크게 증가하는 경우가 있다. 본 발명의 Cu 합금으로 이루어지는 피복층을 주도전층의 캡층으로서 형성함으로써 주도전층의 표면이 직접 대기에 접촉하는 것을 방해하고, 주도전층인 Cu층의 산화에 의한 전기 저항값의 증가를 억제할 수 있다. 그 효과는, Cu에 Al을 15원자% 이상 첨가하면 명확하게 된다.
이 효과가 발현하는 이유는 명백하지 않지만, 본 발명의 범위의 Cu 합금을 피복층으로서 스패터에 의해 형성하면, 기둥형상 결정이 형성되지 않기 때문에, 산소의 확산이 억제된 것으로 추정된다.
또한, Cu에 특정량의 Al을 첨가한 피복층을 하지층 또는 캡층으로서 형성했을 때의 공통인 문제로서, Al은 Cu에 대하여 열확산하기 쉬운 원소이며, Cu에의 Al의 첨가량이 60원자%를 초과하면, FPD 등의 전자 부품을 제조할 때의 가열 공정에 있어서, 피복층을 형성하는 Cu 합금중의 Al이 용이하게 주도전층인 Cu에 확산하고, 낮은 전기 저항값을 유지하기 어려워지는 문제가 있다. 이로 인해, 피복층을 형성하는 Cu에의 Al의 첨가량은 60원자% 이하로 한다.
이상으로부터, 피복층을 형성하는 Cu에의 Al의 첨가량은 밀착성과 내열성을 확보하기 위해서 20 내지 60원자%로 했다.
또한, 주도전층에 피복층을 형성한 적층 배선막을 250℃보다 고온에서 가열하는 경우에는, 피복층에 포함되는 Al이 주도전층의 Cu에 더욱 확산하기 쉽고, 더 낮은 전기 저항값을 유지하기 위해서는, Al의 첨가량을 35원자% 이하로 하는 것이 바람직하다. 또한, 높은 밀착성과 높은 내열성을 확보하려면, Al의 첨가량은 25 내지 35원자%로 하는 것이 더 바람직하다.
본 발명의 전자 부품용 적층 배선막에 있어서, 낮은 전기 저항값을 안정적으로 얻기 위해서는, 주도전층인 Cu의 막 두께를 100 내지 1000㎚로 하는 것이 바람직하다. 이것은, 주도전층의 막 두께가 100㎚보다 얇아지면, 박막 특유의 전자의 산란의 영향으로 전기 저항값이 증가하기 쉬워진다. 한편, 1000㎚보다 두꺼워지면 막을 형성하기 위해서 시간이 걸리거나, 막응력에 의해 기판에 휨이 발생하기 쉬워지거나 한다.
또한, Cu를 주성분으로 하는 주도전층은 순 Cu가 가장 낮은 전기 저항값고을 얻을 수 있는 점에서 바람직하다. 또한, 내열성이나 내식성 등의 신뢰성을 고려하고, Cu에 천이 금속이나 반금속 등을 첨가한 Cu 합금을 사용해도 된다. 이때, 주도전층으로서, 가능한 한 낮은 전기 저항값을 얻기 위해서는, Cu에 첨가하는 원소량을 5원자% 이하로 하는 것이 바람직하다.
또한, 본 발명의 전자 부품용 적층 배선막에 있어서, 낮은 전기 저항값과 높은 밀착성·내열성을 안정적으로 얻기 위해서는, 피복층인 Cu 합금층의 막 두께를 5 내지 100㎚로 하는 것이 바람직하다. 이것은, 하지층으로서 사용할 경우의 막 두께가 5㎚ 미만에서는, 피복층의 연속성이 낮아져, 밀착성을 충분히 확보할 수 없기 때문이다. 피복층은 보다 안정되어 균일하게 성막할 수 있는 10㎚ 이상이 더 바람직하다.
또한, 캡층으로서 사용할 경우의 막 두께는 20㎚ 이상이 바람직하고, 보다 고온의 250℃ 이상으로 가열되는 경우에는 30㎚ 이상이 더 바람직하다. 그 이유는 피복층에 의해 산소의 침입을 충분히 억제할 필요가 있기 때문이다.
산소의 침입을 억제하기 위해서는 피복층의 막 두께는 두꺼운 만큼 바람직하지만, 100㎚를 초과하면, 총 두께가 일정한 조건에서 피복층의 두께를 두껍게 하면, 그 만큼만 주전도층의 두께가 얇아지기 때문에, 주도전층과 피복층을 맞춘 막 전체의 전기 저항값이 높아져 버려, 주도전층과 적층했을 때에 낮은 전기 저항값을 얻기 어려워진다. 또한, 전자 부품용 적층 배선막이 300℃ 이상으로 가열되는 경우에는, 주도전층의 Cu에의 피복층중의 Al의 원자 확산에 의한 전기 저항값의 증가를 억제하기 위해서는 피복층의 막 두께는 50㎚ 이하가 바람직하다.
본 발명의 전자 부품용 적층 배선막은, 수지 필름 기판이나 극박 글래스 기판 등을 기판에 사용해서 구성되었을 경우이여도, 주도전층의 Cu를 보호하는 효과를 충분히 유지할 수 있다.
또한, FPD의 대화면화이나 고속 구동을 얻기 위해서, TFT 제조 공정중의 가열 온도는 상승하는 경향이 있다. 본 발명의 전자 부품용 적층 배선막은, 주도전층의 Cu에 Cu 합금으로 이루어지는 피복층을 형성함으로써, 우수한 내열성을 가지므로, 주도전층의 Cu에의 열확산을 억제해서 낮은 전기 저항값을 유지할 수 있다.
본 발명의 전자 부품용 적층 배선막을 형성하기 위해서는, 스퍼터링 타겟을 사용한 스퍼터링법이 적합하다. 스퍼터링법으로서는, 주도전층 및 피복층의 조성과 동일한 Cu 또는 Cu 합금 스퍼터링 타겟을 사용해서 성막하는 방법이 바람직하다. 본 발명은, 산소 분위기 등의 특수한 분위기가 아니며, 통상의 스패터를 할 수 있기 때문에, 스퍼터링 타겟상으로의 노듈의 퇴적을 억제하고, 이상 방전을 방지할 수 있고, 파티클이 발생하지 않고, 안정적으로 또한 용이하게 성막할 수 있다.
본 발명의 전자 부품용 적층 배선막의 피복층을 형성하기 위해서는, Al을 20 내지 60원자% 함유하고, 잔량부가 Cu 및 불가피적 불순물로 이뤄지는 Cu 합금 스퍼터링 타겟이 사용함으로써 피복층을 안정되게 형성할 수 있다.
또한, 상술한 바와 같이, 피복층으로서 기판과의 높은 밀착성과 내열성을 얻기 위해서는, Cu 합금 스퍼터링 타겟에 포함되는 Al을 25 내지 35원자%로 하는 것이 바람직하다.
또한, 상술한 Cu 합금 스퍼터링 타겟재의 제조 방법으로서는, 소정의 조성에 조합한 원료를 용해-주조해서 제작한 잉곳을 기계 가공에 의해 제조하는 방법이나, Cu 합금의 분말을 아토마이즈 또는 잉곳을 분쇄한 분말을 소결하는 방법으로 제조하는 것이 가능하다. 제조 방법에 관해서는, 스퍼터링 타겟재의 크기 형상으로 보다 저렴하고 또한 안정적으로 제조할 수 있는 방법을 적절하게 적응하는 것이 가능하다.
본 발명의 전자 부품용 적층 배선막의 피복층인 Cu 합금층에 있어서는, 하지층으로서 사용할 때의 기판과의 밀착성이나, 캡층으로서 사용할 때의 내열성을 확보하기 위해서는, 필수 원소인 Al과 잔량부를 차지하는 Cu 이외의 불가피적 불순물의 함유량은 적은 것이 바람직하다. 단, 본 발명의 작용을 손상시키지 않는 범위에서, 가스 성분인 산소, 질소나 탄소, 천이 금속인 Fe, 반금속 원소의 Si 등의 불가피적 불순물을 포함해도 좋다. 예를 들어, 가스 성분의 산소, 질소는 각각 1000질량ppm 이하, 탄소는 200질량ppm 이하, Fe는 500질량ppm 이하, Si는 100질량ppm 이하 등이며, 가스 성분을 제외한 순도는 99.9% 이상인 것이 바람직하다.
우선, 피복층이 되는 Cu 합금층을 형성하기 위한 스퍼터링 타겟재를 제작했다. 표 1에 나타내는 소정의 조성으로 되도록 칭량한 후, 진공 용해로에서 용해하고, 주조해서 Cu 합금의 잉곳을 제작했다. 그 후, 각 잉곳을 기계 가공에 의해, 직경 100㎜, 두께 5㎜의 스퍼터링 타겟재를 제작했다.
또한, 주도전층을 형성하기 위한 Cu 스퍼터링 타겟재는 히타치전선 주식회사제품의 무산소동(OFC) 소재로부터 잘라내어 제작했다. 또한, Al 스퍼터링 타겟재는 스미토모 화학 주식회사제의 스퍼터링 타겟재를 사용했다.
상기에서 제작한 각 스퍼터링 타겟재를 Cu제의 배킹 플레이트에 납땜해서 주식회사 알 백제품의 형식:CS-200의 스퍼터링 장치에 설치했다.
25㎜×50㎜의 글래스 기판 상에 준비한 각 스퍼터링 타겟재를 사용하여, 피복층인 Cu 합금층과 주도전층인 Cu층을, 도 1 도시하는 구성으로 되도록, 각각 표 1에 나타내는 막 두께에서 스퍼터링법에서 형성해서 전자 부품용 적층 배선막을 얻었다. 또한, 비교를 위해, 순 Cu의 단층, Al과 Cu의 적층막, Mo와 Al의 적층막을 마찬가지로 형성했다.
밀착성의 평가는 각 적층 배선막을 JIS K5400에서 규정된 방법을 실시했다. 우선, 상기의 각 적층 배선막 상에 스미토모쓰리엠 주식회사제품의 투명 점착 테이프(제품명:투명미색)를 점착하고, 2㎜ 간격으로 바둑판 모양로 절결부를 형성하고, 투명 점착 테이프를 당겨 벗겨, 전자 부품용 적층 배선막의 남은 격자모양을 전체의 분율을 구해서 평가했다. 그 결과를 표 1에 나타낸다.
내열성의 평가는, 대기중에서 150℃, 200℃, 250℃, 300℃, 350℃에서 1시간, 각 전자 부품용 적층 배선막을 가열한 후의 전기 저항값의 변화를 측정했다. 전기 저항값은 미쓰비시유화 주식회사(현 주식회사 다이어 인스트루먼츠)제품의 4단자 박막 저항률 측정기, 형식:MCP-T400을 사용해서 측정했다. 그 결과를 표 1에 나타낸다.
Figure 112014012557414-pat00004
표 1에 나타낸 바와 같이, 피복층을 형성하지 않고 있는 비교예의 시료 No. 1은 밀착성이 낮고, 대기중에서 가열하면 250℃ 이상으로 산화해버려, 도통을 얻을 수 없게 되어 전기 저항값의 측정을 할 수 없었다. 또한, 비교예의 Cu에 Al을 3원자% 첨가한 피복층을 형성한 시료 No. 2에 있어서는, 시료 No. 1과 마찬가지로, 밀착성이 낮고, 250℃ 이상에서 산화해버려, 도통을 얻을 수 없게 되어 전기 저항값의 측정을 할 수 없었다. 또한, 비교예의 Cu에 Al을 15원자% 첨가한 피복층을 형성한 시료 No. 3에 있어서도, 밀착성이 떨어지는 것이 확인되었다. 또한, 비교예의 피복층으로서 Al의 피복층을 형성한 시료 No. 10은 밀착성은 우수하지만, 250℃ 이상으로 가열하면 대폭 전기 저항값이 상승하고, 내열성이 떨어지는 것으로 확인되었다.
이에 대해, Cu에 본 발명의 범위에서 Al을 첨가한 피복층을 형성한 시료 No. 5 내지 No. 8의 전자 부품용 적층 배선막은, 기판과의 밀착성이 90% 이상으로 높고, Al 첨가량이 25원자% 이상으로 완전히 벗겨지지 않는 충분한 밀착성을 갖고, 그 이상의 첨가량에서도 마찬가지로 높은 밀착성을 확보할 수 있는 것을 확인할 수 있었다.
또한, 본 발명의 전자 부품용 적층 배선막은, 250℃ 이상으로 가열해도, 전기 저항값에 큰 변동은 없고, 주도전층의 Cu의 산화를 억제할 수 있는 캡층으로서의 높은 내열성도 갖고 있는 것을 확인할 수 있었다.
비교예로 되는, Cu에 Al을 15원자% 첨가한 피복층을 갖는 시료 No. 3의 전자 부품용 적층 배선막의 구조를 X선 회절법에서 확인한 바, 주로 Cu의 회절선이 확인되고, Cu 합금층은 Cu와 마찬가지의 결정질인 것이 확인되었다.
이에 대해, 본 발명예로 되는 Cu에 Al을 25원자% 첨가한 피복층을 갖는 시료 No. 5의 전자 부품용 적층 배선막에서는, Cu의 회절선 이외에, 저각 영역에 명확한 피크를 나타내지 않는 브로드한 비정질에 가까운 회절선이 확인되고, Cu 합금층은 비정질에 가까운 구조라고 추찰된다. 이 결과로, Cu 합금층이 비정질에 가까운 구조가 되는 것으로 결정립계가 감소하고, 주도전층인 Cu에의 산소의 진입을 억제하고, 산화를 방지하는 것으로 낮은 전기 저항값을 유지하고 있다고 생각된다.
다음에 에칭성의 평가를 행했다. 간토화학 주식회사제품의 Cu용 에천트 Cu-02를 사용하여, 제1 실시예에서 기판 상에 작성한 전자 부품용 적층 배선막상의 절반의 면적에만 포토레지스트를 도포해서 건조시켜, 에천트액에 침지하여, 미도포 부분을 에칭했다. 침지 시간은 육안으로 에칭이 완료된 후 10초 유지하고, 미 용해에 대해서는 최대 5분으로 했다.
에천트로부터 끌어올린 기판을 순수로 세정하고, 건조시켜, 용해 부분과 레지스트를 도포한 미용해 부분의 경계선 근방을 광학 현미경으로 관찰했다. 그 결과를 표 1에 나타낸다.
비교예로 되는 시료 No. 10의 Al은 Cu용 에천트에는 불용이었다. 또한, 비교예로 되는 시료 No. 7 내지 No. 9에서는, 미용해 부분에서 단차가 발생하거나 잔사가 발생하거나 하는 것이 확인되었다.
이에 대해, 본 발명예에서는, 특히 Al 첨가량이 35원자%까지는 양호한 에칭성을 갖고 있고, Al 첨가량이 60원자%까지는 단차나 잔사도 없고, 에칭성이 양호한 것을 확인할 수 있었다.
제1 실시예에서 작성한 표 2에 나타내는 각 스퍼터링 타겟을 사용하여, 100㎜×100㎜의 폴리이미드 필름 상에 제1 실시예와 마찬가지의 조건에서 전자 부품용 적층 배선막을 형성했다. 각 전자 부품용 적층 배선막을 직경 10㎜의 유리관에 감고, 전자 부품용 적층 배선막의 표면에 폭 25㎜의 스미토모쓰리엠 주식회사제품의 투명 점착 테이프(제품명:투명미색)를 고무제의 주걱으로 기포가 남지 않도록 붙이고, 기울기 45°의 각도에서 벗겨 밀착성의 평가를 행했다. 그 결과를 표 2에 나타낸다.
Figure 112014012557414-pat00005
표 2에 나타내는 바와 같이, 비교예로 되는 시료 No. 16의 Al막에서는, 여기저기에 막 박리가 발생하고 있는 것을 확인했다. 이에 대해, 본 발명예로 되는 시료 No. 13 내지 No. 15의 전자 부품용 적층 배선막에서는, 막 박리없이, 필름상에서도 높은 밀착성을 갖는 것을 확인할 수 있었다.
1 : 기판
2 : 피복층(하지층)
3 : 주도전층
4 : 피복층(캡층)

Claims (5)

  1. 기판 상에 금속층을 형성한 전자 부품용 적층 배선막이며,
    순 Cu 또는 Cu 합금으로 이루어진 도전층과, 상기 도전층의 적어도 한쪽의 면을 덮는 피복층으로 이루어지고,
    상기 피복층은 원자비에 있어서의 조성식이 Cu100-X-AlX, 25≤X≤60으로 나타내고, 잔량부가 불가피적 불순물로부터 이루어지는 Cu 합금인 것을 특징으로 하는, 전자 부품용 적층 배선막.
  2. 제1항에 있어서, 상기 피복층이 하지층인 것을 특징으로 하는, 전자 부품용 적층 배선막.
  3. 제1항에 있어서, 상기 피복층이 캡층인 것을 특징으로 하는, 전자 부품용 적층 배선막.
  4. 제1항에 있어서, 상기 피복층이 하지층 및 캡층인 것을 특징으로 하는, 전자 부품용 적층 배선막.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 조성식의 X가 25≤X≤35인 것을 특징으로 하는, 전자 부품용 적층 배선막.
KR1020130006456A 2012-01-31 2013-01-21 전자 부품용 적층 배선막 KR101421881B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012018170 2012-01-31
JPJP-P-2012-018170 2012-01-31

Publications (2)

Publication Number Publication Date
KR20130088768A KR20130088768A (ko) 2013-08-08
KR101421881B1 true KR101421881B1 (ko) 2014-07-22

Family

ID=48837569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130006456A KR101421881B1 (ko) 2012-01-31 2013-01-21 전자 부품용 적층 배선막

Country Status (4)

Country Link
JP (1) JP6108210B2 (ko)
KR (1) KR101421881B1 (ko)
CN (1) CN103227195B (ko)
TW (1) TWI482256B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020070875A (ko) * 2001-03-01 2002-09-11 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
KR20090068241A (ko) * 2006-10-13 2009-06-25 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US20110309444A1 (en) 2009-03-11 2011-12-22 Ulvac, Inc. THIN FILM TRANSISTOR HAVING A BARRIER LAYER AS A CONSTITUTING LAYER AND Cu-ALLOY SPUTTERING TARGET USED FOR SPUTTER FILM FORMATION OF THE BARRIER LAYER

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62290150A (ja) * 1986-06-09 1987-12-17 Fujitsu Ltd 半導体装置及びその製造方法
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
JP4432206B2 (ja) * 2000-05-18 2010-03-17 株式会社ブリヂストン 積層膜の形成方法
CN101090123A (zh) * 2006-06-16 2007-12-19 台湾薄膜电晶体液晶显示器产业协会 具铜导线结构的薄膜晶体管及其制造方法
JPWO2008081805A1 (ja) * 2006-12-28 2010-04-30 株式会社アルバック 配線膜の形成方法、トランジスタ、及び電子装置
EP2096666A4 (en) * 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR PRODUCING A WIRING FOIL, TRANSISTOR AND ELECTRONIC DEVICE
JP5282086B2 (ja) * 2008-04-25 2013-09-04 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020070875A (ko) * 2001-03-01 2002-09-11 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
KR20090068241A (ko) * 2006-10-13 2009-06-25 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
US20110309444A1 (en) 2009-03-11 2011-12-22 Ulvac, Inc. THIN FILM TRANSISTOR HAVING A BARRIER LAYER AS A CONSTITUTING LAYER AND Cu-ALLOY SPUTTERING TARGET USED FOR SPUTTER FILM FORMATION OF THE BARRIER LAYER
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置

Also Published As

Publication number Publication date
JP2013179265A (ja) 2013-09-09
KR20130088768A (ko) 2013-08-08
TW201332076A (zh) 2013-08-01
TWI482256B (zh) 2015-04-21
JP6108210B2 (ja) 2017-04-05
CN103227195A (zh) 2013-07-31
CN103227195B (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
KR101358529B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
TWI583801B (zh) A sputtering target for forming a wiring film for an electronic component and a coating layer material
KR20190010701A (ko) 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재
JP6292471B2 (ja) 電子部品用金属薄膜および金属薄膜形成用Mo合金スパッタリングターゲット材
JP6292466B2 (ja) 金属薄膜および金属薄膜形成用Mo合金スパッタリングターゲット材
KR101553472B1 (ko) 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재
TWI493624B (zh) 電子零件用積層配線膜及被覆層形成用濺鍍靶材
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
KR101337141B1 (ko) 전자부품용 적층 배선막
KR101421881B1 (ko) 전자 부품용 적층 배선막
JP2016079479A (ja) スパッタリングターゲットおよび積層膜
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP4470147B2 (ja) 薄膜配線層

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 6