JP2002305198A - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法

Info

Publication number
JP2002305198A
JP2002305198A JP2001108617A JP2001108617A JP2002305198A JP 2002305198 A JP2002305198 A JP 2002305198A JP 2001108617 A JP2001108617 A JP 2001108617A JP 2001108617 A JP2001108617 A JP 2001108617A JP 2002305198 A JP2002305198 A JP 2002305198A
Authority
JP
Japan
Prior art keywords
film
wiring
copper
insulating film
aqueous solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001108617A
Other languages
English (en)
Inventor
Hideaki Hirabayashi
英明 平林
Nobuaki Makino
伸顕 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001108617A priority Critical patent/JP2002305198A/ja
Publication of JP2002305198A publication Critical patent/JP2002305198A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 CMPによりCu埋込み配線を形成した後、
BTAからなる防食被膜をSiNのような酸化防止膜を
成膜する前に容易に除去して、前記酸化防止膜の成膜後
の剥離を防止した電子デバイスの製造方法を提供する。 【解決手段】 基板上の絶縁膜に銅系金属からなる配線
を形成する工程と、前記絶縁膜の配線をベンゾトリアゾ
ールまたはその誘導体で処理して前記配線に防食被膜を
形成する工程と、前記防食被膜をアルカリ水溶液で処理
して除去した後、前記配線を含む前記絶縁膜上に酸化防
止膜を形成する工程とを具備することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子デバイスの製
造方法に関し、特に半導体装置の製造方法、液晶表示装
置の製造方法のような電子デバイスの製造方法に係わ
る。
【0002】
【従来の技術】例えば半導体装置のCu埋込み配線は、
シリコン酸化膜のような層間絶縁膜に溝や貫通穴をドラ
イエッチングにより形成した後、スパッタリングにより
前記溝や貫通孔を含む層間絶縁膜上に数十nmのCu拡
散防止膜および100nm程度のCu膜を成膜し、Cu
めっきを施して前記溝や貫通穴を埋め込み、前記溝や貫
通穴の余分なCu膜を化学機械研磨(CMP)により除
去する方法により形成される。このような方法で形成さ
れたCu埋込み配線を空気中に放置すると,前記配線表
面が容易に酸化されるため、SiNのような酸化防止膜
を前記配線上に形成している。
【0003】前述したプロセスにおいて、Cu埋込み配
線上に酸化防止膜を成膜するまでの間でCu埋込み配線
表面が酸化されるのを防ぐために,CMP後にベンゾト
リアゾール(BTA)により簡易的な防食被膜を形成す
ることが検討されている。このようなBTAからなる防
食被膜は、Cu表面を比較的安定化することができるた
め、有望な方法として注目されている。
【0004】
【発明が解決しようとする課題】しかしながら、前記C
u埋込み配線表面に前記防食被膜を被覆した状態でSi
Nのような酸化防止膜を成膜すると、酸化防止膜が剥離
するという問題があった。
【0005】本発明は、CMPによりCu埋込み配線を
形成した後、BTAからなる防食被膜をSiNのような
酸化防止膜を成膜する前に容易に除去して、前記酸化防
止膜の成膜後の剥離を防止した電子デバイスの製造方法
を提供しようとするものである。
【0006】
【課題を解決するための手段】本発明に係る電子デバイ
スの製造方法は、基板上の絶縁膜に銅系金属からなる配
線を形成する工程と、前記絶縁膜の配線をベンゾトリア
ゾールまたはその誘導体で処理して前記配線に防食被膜
を形成する工程と、前記防食被膜をアルカリ水溶液で処
理して除去した後、前記配線を含む前記絶縁膜上に酸化
防止膜を形成する工程とを具備することを特徴とするも
のである。
【0007】
【発明の実施の形態】以下、本発明を参照して詳細に説
明する。
【0008】(第1実施形態)この第1実施形態では、
電子デバイスである半導体装置を例にしてその製造方法
を説明する (第1工程)まず、半導体基板上の絶縁膜に配線層の形
状に相当する溝およびビアフィルの形状に相当する開口
部から選ばれる少なくとも1つの埋込み用部材を形成す
る。つづいて、この埋込み用部材の内面を含む前記絶縁
膜上に銅拡散防止膜を形成する。この前記銅拡散防止膜
上に銅または銅合金からなる配線材料膜を形成する。
【0009】前記絶縁膜としては、例えばシリコン酸化
膜、ボロン添加ガラス膜(BPSG膜)、リン添加ガラ
ス膜(PSG膜)等を用いることができる。また、前記
絶縁膜としては、例えばSiOF、有機スピンオングラ
ス、ポリイミド、フッ素添加ポリイミド、ポリテトラフ
ルオロエチレン、フッ化ポリアリルエーテル、フッ素添
加パレリン等の比誘電率が3.5以下の絶縁材料からな
る膜を用いることができる。このような比誘電率を有す
る絶縁膜を用いることによって、この絶縁膜に埋設され
た銅または銅合金からなる配線層の信号伝播速度を高め
ることが可能になる。
【0010】前記銅拡散防止膜は、例えばTaN、Ta
Nb、W,WN,TaSiN,Ta,Co,Zr,Zr
NおよびCuTa合金から選ばれる1層または2層以上
から作られる。このような銅拡散防止膜は、15〜50
nmの厚さを有することが好ましい。
【0011】前記Cu合金としては、例えばCu−Si
合金、Cu−Al合金、Cu−Si−Al合金、Cu−
Ag合金等を用いることができる。
【0012】前記CuまたはCu合金からなる配線材料
膜は、スパッタ蒸着、真空蒸着、または無電解メッキ等
により形成される。具体的には、銅もしくは銅合金をス
パッタ法またはCVD法により堆積し、さらに無電解銅
メッキを施して銅または銅合金からなる配線材料膜を形
成する。特に、前記配線材料膜は銅系金属をスパッタ法
または化学気相成長法により成膜した薄膜とこの薄膜上
に電気メッキにより被覆した銅系金属被膜との二層膜か
ら作られることが好ましい。
【0013】(第2工程)前記配線材料膜を前記埋込み
用部材を除く前記絶縁膜上の前記銅拡散防止膜部分が露
出するまで化学機械研磨(CMP)を行い、さらに露出
した前記銅拡散防止膜をCMPを行って前記埋込み用部
材内に表面を除く周囲が前記銅拡散防止膜で覆われた配
線層およびビアフィルから選ばれる少なくとも1つの導
電部材を形成する。このCMPは、図1に示す研磨装置
および銅系金属用研磨組成物を用いてなされる。
【0014】すなわち、ターンテーブル1上には例えば
布、独立気泡を有するポリウレタン発泡体等から作られ
た研磨パッド2が被覆されている。銅系金属用研磨組成
物を供給するための供給管3は、前記研磨パッド2の上
方に配置されている。上面に支持軸4を有する基板ホル
ダ5は、研磨パッド2の上方に上下動自在でかつ回転自
在に配置されている。このような研磨装置において、前
記ホルダ5により基板6をその研磨面(例えばCu膜)
が前記研磨パッド2に対向するように保持し、前記供給
管3から前述した組成の研摩液7を供給しながら、前記
支持軸4により前記基板6を前記研磨パッド2に向けて
所望の加重を与え、さらに前記ホルド5および前記ター
ンテーブル1をそれぞれ同方向に回転させることにより
前記基板6上のCu膜が研磨される。
【0015】前記銅系金属用研磨組成物としては、例え
ば銅と反応して水に実質的に不溶性で、かつ銅よりも機
械的に脆弱な銅錯体を生成する水溶性の有機酸と、酸化
剤と水とを含有するものが用いられる。
【0016】前記有機酸としては、銅もしくは銅合金に
前記研磨用組成物を接触させた際に前記酸化剤により生
成された銅の水和物と反応して水に実質的に不溶性で、
Cuに比べて脆弱である銅錯体を生成する作用を有す
る。かかる有機酸としては、例えば2−キノリンカルボ
ン酸(キナルジン酸)、2−ピリジンカルボン酸、2,
6−ピリジンカルボン酸、キノン等を挙げることができ
る。
【0017】前記有機酸は、前記研磨組成物中に0.1
重量%以上含有されることが好ましい。
【0018】前記酸化剤は、銅もしくは銅合金に前記研
磨用組成物を接触させた際に銅の水和物を生成する作用
を有する。かかる酸化剤としては、例えば過酸化水素
(H22 )、次亜塩素酸ソーダ(NaClO)のよう
な酸化剤を用いることができる。
【0019】前記酸化剤の含有量を重量割合で前記有機
酸に対して3倍〜20倍にすることが好ましい。
【0020】前記銅系金属用研磨組成物は、さらに研磨
砥粒を含有することを許容する。この研磨砥粒として
は、例えばコロイダルアルミナのようなアルミナ粉末、
コロイダルシリカのようなシリカ粉末等を挙げることが
できる。
【0021】前記研磨砥粒は、前記研磨組成物中に0.
8〜20重量%含有されることが好ましい。前記研磨砥
粒の含有量を0.8重量%未満にすると、その効果を十
分に達成することが困難になる。一方、前記研磨砥粒の
含有量が20重量%を越えると、研磨組成物の粘度等が
高くなるなど取扱い難くなる。より好ましい研磨砥粒の
含有量は、0.8〜3重量%である。
【0022】前記銅系金属用研磨組成物は、さらにカル
ボキシル基およびヒドロキシル基をそれぞれ1つ持つ別
の有機酸を含有することを許容する。この別の有機酸
は、前記酸化剤による銅の水和物の生成を促進する作用
を有する。かかる別の有機酸としては、例えば乳酸、酒
石酸、マンデル酸およびリンゴ酸等を挙げることがで
き、これらは1種または2種以上の混合物の形態で用い
ることができる。この別の第2有機酸としては、特に乳
酸を用いるが好ましい。
【0023】前記銅系金属用研磨組成物は、さらに非イ
オン性、両性イオン性、陰イオン性、陽イオン性の界面
活性剤が添加されることを許容する。このような界面活
性剤をさらに含む研磨組成物は、後述するようにCuま
たはCu合金とSiN膜およびSiO2 のような絶縁膜
との選択研磨性を高めることが可能になる。
【0024】前記銅系金属用研磨組成物は、さらに前記
研磨砥粒の分散剤を含有すること許容する。この分散剤
としては、例えばポリビニルピロリドン(PVP)等を
挙げることができる。
【0025】前記研磨装置を用いる研磨処理において、
基板ホルダで保持された基板を前記研磨パッドに与える
荷重は研磨組成物の組成により適宜選定されるが、例え
ば50〜1000g/cm2 にすることが好ましい。
【0026】(第3工程)前記半導体基板の絶縁膜に埋
め込まれた導電部材をベンゾトリアゾールまたはその誘
導体で処理して前記導電部材に防食被膜を形成する。つ
づいて、この防食被膜をアルカリ水溶液で処理して防食
被膜を除去した後、前記導電部材を含む前記絶縁膜上に
SiNのような酸化防止膜を形成して半導体装置を製造
する。
【0027】前記ベンゾトリアゾール誘導体としては、
例えば1−(2,3−ジヒドロキシプロピル)ベンゾト
リアゾール、1−[N,N−ビス(ヒドロキシジエチ
ル)アミノメチル]ベンゾトリアゾール等を挙げること
ができる。
【0028】前記アルカリ水溶液としては、特に限定さ
れないが、第4級アンモニウム塩の水溶液が好ましい。
この第4級アンモニウム塩は、テトラメチルアンモニウ
ムハイドロオキサイド、テトラメチルアンモニウムクロ
ライド、テトラメチルハイドロオキサイドから選ばれる
少なくとも1つを挙げることができる。
【0029】前記アルカリ水溶液の濃度は、薄すぎると
前記ベンゾトリアゾールの防食被膜を除去することが困
難になり、濃すぎると銅系金属からなる配線(導電部
材)を溶解する虞がある。このため、アルカリ水溶液の
濃度は0.1〜40重量%にすることが好ましい。
【0030】(第2実施形態)この第1実施形態では、
電子デバイスである液晶表示装置を例にしてその製造方
法を説明する (第1工程)まず、ガラス基板上の絶縁膜に配線層の形
状に相当する溝およびビアフィルの形状に相当する開口
部から選ばれる少なくとも1つの埋込み用部材を形成す
る。つづいて、この埋込み用部材の内面を含む前記絶縁
膜上に銅拡散防止膜を形成する。この前記銅拡散防止膜
上に銅または銅合金からなる配線材料膜を形成する。
【0031】前記絶縁膜としては、例えばシリコン酸化
膜、ボロン添加ガラス膜(BPSG膜)、リン添加ガラ
ス膜(PSG膜)等を用いることができる。また、前記
絶縁膜としては、例えばSiOF、有機スピンオングラ
ス、ポリイミド、フッ素添加ポリイミド、ポリテトラフ
ルオロエチレン、フッ化ポリアリルエーテル、フッ素添
加パレリン等の比誘電率が3.5以下の絶縁材料からな
る膜を用いることができる。このような比誘電率を有す
る絶縁膜を用いることによって、この絶縁膜に埋設され
た銅または銅合金からなる配線層の信号伝播速度を高め
ることが可能になる。
【0032】前記銅拡散防止膜は、前記半導体装置の製
造方法で説明しのと同様なものが用いられる。この銅拡
散防止膜は、15〜50nmの厚さを有することが好ま
しい。
【0033】前記Cu合金としては、前記半導体装置の
製造方法で説明しのと同様なものが用いられる。
【0034】前記CuまたはCu合金からなる配線材料
膜は、スパッタ蒸着、真空蒸着、または無電解メッキ等
により形成される。具体的には、銅もしくは銅合金をス
パッタ法またはCVD法により堆積し、さらに無電解銅
メッキを施して銅または銅合金からなる配線材料膜を形
成する。特に、前記配線材料膜は銅系金属をスパッタ法
または化学気相成長法により成膜した薄膜とこの薄膜上
に電気メッキにより被覆した銅系金属被膜との二層膜か
ら作られることが好ましい。
【0035】(第2工程)前記配線材料膜を前記埋込み
用部材を除く前記絶縁膜上の前記銅拡散防止膜部分が露
出するまで化学機械研磨(CMP)を行い、さらに露出
した前記銅拡散防止膜をCMPを行って前記埋込み用部
材内に表面を除く周囲が前記銅拡散防止膜で覆われた配
線層およびビアフィルから選ばれる少なくとも1つの導
電部材を形成する。このCMPは、前述した図1に示す
研磨装置および銅系金属用研磨組成物を用いてなされ
る。
【0036】前記銅系金属用研磨組成物としては、例え
ば前記半導体装置の製造方法で説明したのと同様な銅と
反応して水に実質的に不溶性で、かつ銅よりも機械的に
脆弱な銅錯体を生成する水溶性の有機酸と、酸化剤と水
とを含有するものが用いられる。
【0037】前記銅系金属用研磨組成物は、さらに前記
半導体装置の製造方法で説明したのと同様な研磨砥粒、
カルボキシル基およびヒドロキシル基をそれぞれ1つ持
つ別の有機酸、非イオン性、両性イオン性、陰イオン
性、陽イオン性の界面活性剤および前記研磨砥粒の分散
剤を含有することを許容する。
【0038】前記研磨装置を用いる研磨処理において、
基板ホルダで保持された基板を前記研磨パッドに与える
荷重は研磨組成物の組成により適宜選定されるが、例え
ば50〜1000g/cm2 にすることが好ましい。
【0039】(第3工程)前記ガラス基板の絶縁膜に埋
め込まれた導電部材をベンゾトリアゾールまたはその誘
導体で処理して前記導電部材に防食被膜を形成する。つ
づいて、この防食被膜をアルカリ水溶液で処理して防食
被膜を除去した後、前記導電部材を含む前記絶縁膜上に
SiNのような酸化防止膜を形成し、さらにこの酸化防
止膜上に前記埋込み導電部材とコンタクトホールを通し
て接続されるITOのような透明導電材料からなる画素
電極を形成して液晶表示装置を製造する。
【0040】前記ベンゾトリアゾール誘導体としては、
例えば1−(2,3−ジヒドロキシプロピル)ベンゾト
リアゾール、1−[N,N−ビス(ヒドロキシジエチ
ル)アミノメチル]ベンゾトリアゾール等を挙げること
ができる。
【0041】前記アルカリ水溶液としては、特に限定さ
れないが、第4級アンモニウム塩の水溶液が好ましい。
この第4級アンモニウム塩は、テトラメチルアンモニウ
ムハイドロオキサイド、テトラメチルアンモニウムクロ
ライド、テトラメチルハイドロオキサイドから選ばれる
少なくとも1つを挙げることができる。
【0042】前記アルカリ水溶液の濃度は、薄すぎると
前記ベンゾトリアゾールの防食被膜を除去することが困
難になり、濃すぎると銅系金属からなる配線(導電部
材)を溶解する虞がある。このため、アルカリ水溶液の
濃度は0.1〜40重量%にすることが好ましい。
【0043】以上説明したように本発明に係る電子デバ
イスの製造方法は、基板上の絶縁膜に銅系金属からなる
配線を形成する工程と、この絶縁膜の配線をベンゾトリ
アゾールまたはその誘導体で処理して前記配線に防食被
膜を形成する工程と、この防食被膜をアルカリ水溶液で
処理して除去した後、前記配線を含む前記絶縁膜上に酸
化防止膜を形成する工程とを具備する。
【0044】このような方法によれば、配線を含む絶縁
膜上にSiNのような酸化防止膜を形成する前に前記配
線表面のベンゾトリアゾールまたはその誘導体からなる
防食被膜をアルカリ水溶液で除去することによって、前
記酸化防止膜を前記配線を含む絶縁膜表面上に良好に密
着することができる。その結果、従来のように配線表面
に防食被膜を付着した状態で酸化防止膜を形成すること
による酸化防止膜の剥離を防止できるため、銅系金属の
配線の酸化防止膜により酸化を防止した信頼性の高い半
導体装置、液晶表示装置のような電子デバイスを製造す
ることができる。
【0045】
【実施例】以下、好ましい実施例を詳細に説明する。
【0046】(実施例1)8インチウェハ表面にCu膜
をスパッタにより成膜した後、このサンプルを0.2重
量%濃度のベンゾトリアゾール(BTA)水溶液に浸漬
し、スピン乾燥することにより前記Cu膜表面に防食被
膜を形成した。つづいて、この防食被膜が被覆されたサ
ンプルを2.5重量%濃度のテトラメチルアンモニウム
ハイドロオキサイド(TMAH)水溶液に浸漬した。
【0047】前記TMAH水溶液による処理前後の接触
角を測定した。その結果、処理前の接触角が45度であ
ったのに対し、処理後に接触角が7.5度に減少した。
前記BTA防食被膜は、揆水性を示すことから、接触角
が45度から7.5度まで減少したことは表面が親水
性、つまりBTA防食被膜が除去されたことを意味する
ものである。
【0048】また、前記TMAH水溶液による処理前後
のサンプル表面(Cu表面)をXPSCにより分析し
た。この分析結果を図2(処理前)および図3(処理
後)に示す。これらの図2、図3からBTA処理により
Cu表面の炭素(C)量が約48原子%、窒素(N)が
約20原子%であったのに対し、TMAH水溶液の処理
後ではCu表面の炭素(C)量が約24原子%、窒素
(N)が約3原子%になり、BTA防食膜が除去されて
いることが確認された。
【0049】(実施例2)まず、図4の(A)に示すよ
うに表面に図示しないソース、ドレイン等の拡散層が形
成されたシリコン基板21上にCVD法により層間絶縁
膜としての例えば厚さ1000nmのSiO2 膜22を
堆積した後、前記SiO2 膜22にフォトエッチング技
術により配線層に相当する形状を有する深さ500nm
の複数の溝23を形成した。つづいて、図2の(B)に
示すように前記溝23を含む前記SiO2 膜22上にス
パッタ蒸着により厚さ15nmのTiNからなる銅拡散
防止膜24を形成し、さらにスパッタ蒸着および銅の電
気メッキにより厚さ600nmのCu膜25を形成し
た。
【0050】次いで、前述した図1に示す研磨装置の基
板ホルダ5に図4の(B)に示す基板21を逆さにして
保持し、前記ホルダ5の支持軸4により前記基板をター
ンテーブル1上のローデル社製商品名;IC1000か
らなる研磨パッド2に500g/cm2 の荷重を与え、
前記ターンテーブル1およびホルダ5をそれぞれ103
rpm、100rpmの速度で同方向に回転させなが
ら、研磨組成物を供給管3から50ml/分の速度で前
記研磨パッド2に供給して前記基板21に形成したCu
膜25および銅拡散防止膜24を前記SiO2 膜22の
表面が露出するまで研磨した。ここで、前記銅系金属用
研磨組成物として2−キノリンカルボン酸(キナルジン
酸)0.67重量%、乳酸1.2重量%、ドデシル硫酸
アンモニウム0.57重量%、ポリビニルピロリドン
(PVP)0.4重量%、過酸化水素13.3重量%、
コロイダルアルミナ13.3重量%、コロイダルシリカ
1.47重量%および水の組成を有するものを用いた。
この化学機械研磨工程において、図4の(B)に示す凸
状のCu膜25は前記研磨パッドと機械的に接触する表
面から優先的に研磨され、さらに露出した銅拡散防止膜
24が研磨される、いわゆるエッチバックがなされた。
その結果、図4の(C)に示すように前記溝23内に銅
拡散防止膜24が残存すると共に、前記銅拡散防止膜2
4で覆われた前記溝23内に前記SiO2 膜22表面と
面一な埋込みCu配線層26が形成された。
【0051】次いで、前記埋込みCu配線層26が形成
されたシリコン基板21を0.2重量%濃度のベンゾト
リアゾール(BTA)水溶液に浸漬し、スピン乾燥する
ことにより図5の(D)に示すように前記埋込みCu配
線層26を含むSiO2 膜22表面に防食被膜27を形
成した。つづいて、この防食被膜27が被覆されたシリ
コン基板を2.5重量%濃度のテトラメチルアンモニウ
ムハイドロオキサイド(TMAH)水溶液に浸漬して、
前記防食被膜を除去し、この直後にCVD法により図5
の(E)に示すように前記埋込みCu配線層26を含む
SiO2 膜22表面に0.1μmのSiNからなる酸化
防止膜28を成膜して半導体装置を製造した。
【0052】得られた半導体装置は、酸化防止膜28が
埋込みCu配線層26を含むSiO 2 膜22表面に良好
に密着し、前記埋込みCu配線層26を外部から遮断し
てその酸化を防止した高い信頼性を有するものであっ
た。
【0053】(実施例3)まず、図6の(A)に示すよ
うにガラス基板31表面に島状の多結晶シリコン層32
を形成し、この島状多結晶シリコン層32を含むガラス
基板31上にCVD法によりゲート酸化膜33を形成し
た。つづいて、全面に多結晶シリコン膜を成膜し、パタ
ーニングすることにより前記島状多結晶シリコン層のチ
ャンネル領域に対応する前記ゲート酸化膜33上にゲー
ト電極34を形成した。ひきつづき、このゲート電極3
4をマスクとしてn型不純物、例えば砒素を前記島状多
結晶シリコン層32にイオン注入し、活性化することに
よりn+型のソース、ドレイン領域35,36を形成し
た。この後、全面にCVD法により層間絶縁膜としての
例えば厚さ1000nmで表面が平坦なSiO2 膜37
を成膜した。
【0054】次いで、図6の(B)に示すようにゲート
酸化膜33および前記SiO2 膜37にフォトエッチン
グ技術により底部が前記ソース、ドレイン領域35,3
6に達するビアフィル形状に相当するビアホール38,
39をそれぞれ開口した後、前記SiO2 膜37にフォ
トエッチング技術により前記ビアホール38,39と繋
がる配線層に相当する形状を有する深さ400nmの溝
40,41をそれぞれ形成した。つづいて、図6の
(C)に示すように前記溝40,41を含む前記SiO
2 膜37上にスパッタ蒸着により厚さ15nmのTiN
からなる銅拡散防止膜42を形成し、さらにスパッタ蒸
着および銅の電気メッキにより厚さ0.5μmのCu膜
43を形成した。
【0055】次いで、前述した図1に示す研磨装置の基
板ホルダ5に図6の(C)に示す基板31を逆さにして
保持し、前記ホルダ5の支持軸4により前記基板をター
ンテーブル1上のローデル社製商品名;IC1000か
らなる研磨パッド2に500g/cm2 の荷重を与え、
前記ターンテーブル1およびホルダ5をそれぞれ103
rpm、100rpmの速度で同方向に回転させなが
ら、実施例2と同様な組成を有する銅系金属用研磨組成
物を供給管3から50ml/分の速度で前記研磨パッド
2に供給して前記基板31に形成したCu膜42および
銅拡散防止膜41を前記SiO2 膜37の表面が露出す
るまで研磨した。この化学機械研磨工程において、図6
の(C)に示す凸状のCu膜43は前記研磨パッドと機
械的に接触する表面から優先的に研磨され、さらに露出
した銅拡散防止膜42が研磨される、いわゆるエッチバ
ックがなされた。その結果、図7の(D)に示すように
前記銅拡散防止膜42で覆われた前記ビアホール38内
にビアフィル44が埋め込まれるとともに、前記銅拡散
防止膜41で覆われた前記溝40内に前記ビアフィル4
4を通して前記ソース領域35と接続されたソース埋込
みCu配線層45が前記SiO2 膜37表面と面一に形
成された。また、前記銅拡散防止膜42で覆われた前記
ビアホール39内にビアフィル46が埋め込まれるとと
もに、前記銅拡散防止膜42で覆われた前記溝41内に
前記ビアフィル46を通して前記ドレイン領域36と接
続されたドレイン埋込みCu配線層47が前記SiO2
膜37表面と面一に形成された。つづいて、ソース、ド
レインの埋込みCu配線層45,47が形成されたガラ
ス基板31を0.2重量%濃度のベンゾトリアゾール
(BTA)水溶液に浸漬し、スピン乾燥することにより
前記埋込みCu配線層45,47を含むSiO2 膜37
表面に防食被膜48を形成した。
【0056】次いで、前記防食被膜48が被覆されたガ
ラス基板31を2.5重量%濃度のテトラメチルアンモ
ニウムハイドロオキサイド(TMAH)水溶液に浸漬し
て、前記防食被膜48を除去し、この直後にCVD法に
より図7の(E)に示すように前記埋込みCu配線層4
5,47を含むSiO2 膜37表面に0.1μmのSi
Nからなる酸化防止膜49を成膜した。つづいて、前記
ドレイン埋込みCu配線層47に対応する前記酸化防止
膜49の一部にコンタクトホール50を開口し、全面に
ITO膜を堆積し、さらにこのITO膜をパターニング
することにより図7の(F)に示すように前記コンタク
トホール50を通して前記ドレイン埋込みCu配線層4
7と接続される画素電極51を形成した。この後、この
アレイ基板を用いて常法により液晶表示装置を製造し
た。
【0057】得られた液晶表示装置は、酸化防止膜49
がソース、ドレインの埋込みCu配線層45,47を含
むSiO2 膜37表面に良好に密着し、前記埋込みCu
配線層45,47を外部から遮断してその酸化を防止し
た高い信頼性を有するものであった。
【0058】
【発明の効果】以上詳述したように本発明によれば、C
MPによりCu埋込み配線を形成した後、BTAからな
る防食被膜をSiNのような酸化防止膜を成膜する前に
容易に除去して、前記酸化防止膜の成膜後の剥離を防止
した高信頼性の半導体装置、液晶表示装置のような電子
デバイスを製造し得る方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の電子デバイスの製造の化学機械研磨工
程で用いられる研磨装置を示す概略図。
【図2】本発明の実施例1におけるBTA処理後のCu
膜表面のXPS分析結果を示す線図。
【図3】本発明の実施例1におけるTMAH処理後のC
u膜表面のXPS分析結果を示す線図。
【図4】本発明の実施例2における半導体装置の製造工
程を示す断面図。
【図5】本発明の実施例2における半導体装置の製造工
程を示す断面図。
【図6】本発明の実施例3における液晶表示装置の製造
工程を示す断面図。
【図7】本発明の実施例3における液晶表示装置の製造
工程を示す断面図。
【符号の説明】
1…ターンテーブル、 2…研磨パッド、 3…供給管、 5…ホルダ、 21…シリコン基板、 24,42…銅拡散防止膜、 25,43…Cu膜、 22,37…SiO2 膜、 23,40,41…溝、 24,42…銅拡散防止膜、 26,46,47…埋込みCu配線層、 27,48…防食被膜、 28,49…酸化防止膜、 34…ゲート電極、 35,36…n+型ソース、ドレイン領域、 38,39…ビアホール、 44,46…ビアフィル。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 GG04 HH11 HH12 HH15 HH17 HH19 HH21 HH30 HH32 HH33 HH34 HH38 JJ01 JJ11 JJ12 JJ15 JJ17 JJ19 JJ21 JJ30 JJ32 JJ33 JJ34 JJ38 KK04 MM01 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 PP28 PP33 QQ09 QQ48 QQ91 RR04 RR06 RR11 RR14 RR15 RR21 RR22 RR24 RR25 VV15 XX20 5F110 CC02 DD02 EE09 FF02 FF29 GG02 GG13 HJ01 HJ13 HJ23 HL01 HL02 HL07 HL12 HL21 HL23 HL27 NN02 NN23 NN35 QQ11 QQ19

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上の絶縁膜に銅系金属からなる配線
    を形成する工程と、 前記絶縁膜の配線をベンゾトリアゾールまたはその誘導
    体で処理して前記配線に防食被膜を形成する工程と、 前記防食被膜をアルカリ水溶液で処理して除去した後、
    前記配線を含む前記絶縁膜上に酸化防止膜を形成する工
    程とを具備することを特徴とする電子デバイスの製造方
    法。
  2. 【請求項2】 前記配線は、銅系金属をスパッタ法また
    は化学気相成長法により成膜した薄膜とこの薄膜上に電
    気メッキにより被覆した銅系金属被膜との二層膜から作
    られることを特徴とする請求項1記載の電子デバイスの
    製造方法。
  3. 【請求項3】 前記アルカリ水溶液は、第4級アンモニ
    ウム塩の水溶液であることを特徴とする請求項1記載の
    電子デバイスの製造方法。
  4. 【請求項4】 前記第4級アンモニウム塩は、テトラメ
    チルアンモニウムハイドロオキサイド、テトラメチルア
    ンモニウムクロライド、テトラメチルハイドロオキサイ
    ドから選ばれる少なくとも1つであることを特徴とする
    請求項3記載の電子デバイスの製造方法。
JP2001108617A 2001-04-06 2001-04-06 電子デバイスの製造方法 Pending JP2002305198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001108617A JP2002305198A (ja) 2001-04-06 2001-04-06 電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001108617A JP2002305198A (ja) 2001-04-06 2001-04-06 電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2002305198A true JP2002305198A (ja) 2002-10-18

Family

ID=18960719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001108617A Pending JP2002305198A (ja) 2001-04-06 2001-04-06 電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2002305198A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024754A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
JP2008166751A (ja) * 2006-12-08 2008-07-17 Nec Electronics Corp 半導体装置の製造方法
JP2008537704A (ja) * 2005-04-08 2008-09-25 フエロ コーポレーション 有機高分子眼科基材のスラリー組成物及び研磨方法
WO2009133793A1 (ja) * 2008-05-01 2009-11-05 Jsr株式会社 化学機械研磨用水系分散体および該化学機械研磨用水系分散体を調製するためのキット、ならびに化学機械研磨方法
JP2011114223A (ja) * 2009-11-27 2011-06-09 Hitachi Chem Co Ltd 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ
JP4904815B2 (ja) * 2003-10-09 2012-03-28 日本電気株式会社 半導体装置及びその製造方法
JP5360595B2 (ja) * 2007-07-31 2013-12-04 日立金属株式会社 Cu系配線膜
WO2017111814A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Low resistance interconnect

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4904815B2 (ja) * 2003-10-09 2012-03-28 日本電気株式会社 半導体装置及びその製造方法
JP2006024754A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
JP2008537704A (ja) * 2005-04-08 2008-09-25 フエロ コーポレーション 有機高分子眼科基材のスラリー組成物及び研磨方法
JP2008166751A (ja) * 2006-12-08 2008-07-17 Nec Electronics Corp 半導体装置の製造方法
US8329584B2 (en) 2006-12-08 2012-12-11 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP5360595B2 (ja) * 2007-07-31 2013-12-04 日立金属株式会社 Cu系配線膜
WO2009133793A1 (ja) * 2008-05-01 2009-11-05 Jsr株式会社 化学機械研磨用水系分散体および該化学機械研磨用水系分散体を調製するためのキット、ならびに化学機械研磨方法
JP5782257B2 (ja) * 2008-05-01 2015-09-24 Jsr株式会社 化学機械研磨用水系分散体および該化学機械研磨用水系分散体を調製するためのキット、ならびに化学機械研磨方法
JP2011114223A (ja) * 2009-11-27 2011-06-09 Hitachi Chem Co Ltd 半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなる導電基材および半導体パッケージ
WO2017111814A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Low resistance interconnect
US10446439B2 (en) 2015-12-26 2019-10-15 Intel Corporation Low resistance interconnect

Similar Documents

Publication Publication Date Title
US6521574B1 (en) Copper-based metal polishing solution and method for manufacturing a semiconductor device
USRE37786E1 (en) Copper-based metal polishing solution and method for manufacturing semiconductor device
US5897375A (en) Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US6821902B2 (en) Electroless plating liquid and semiconductor device
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
US6861010B2 (en) Copper-based metal polishing composition, method for manufacturing a semiconductor device, polishing composition, aluminum-based metal polishing composition, and tungsten-based metal polishing composition
JP3192968B2 (ja) 銅系金属用研磨液および半導体装置の製造方法
US6858540B2 (en) Selective removal of tantalum-containing barrier layer during metal CMP
JP2006294815A (ja) 半導体装置及びその製造方法
JPH07233485A (ja) 銅系金属用研磨液および半導体装置の製造方法
JP3033574B1 (ja) 研磨方法
JP2007095981A (ja) 半導体装置の製造方法及び研磨方法
JP2002305198A (ja) 電子デバイスの製造方法
JPH1140526A (ja) 配線形成方法及び半導体装置の製造方法
JP3111928B2 (ja) 金属膜の研磨方法
JP2001244265A (ja) 半導体装置の製造方法
TW546749B (en) Method of forming embedded metal wiring
JP2004022855A (ja) 半導体装置の製造方法
US20060189131A1 (en) Composition and process for element displacement metal passivation
JP4713767B2 (ja) 洗浄液および半導体装置の製造方法
US6235071B1 (en) Chemical mechanical polishing method for highly accurate in-plane uniformity in polishing rate over position
JP2002270566A (ja) 洗浄液および半導体装置の製造方法
JP2005079119A (ja) 銅系金属用研磨組成物および半導体装置の製造方法
JP2001345324A (ja) 半導体装置の製造方法
JP2004152785A (ja) 銅拡散防止膜用研磨組成物および半導体装置の製造方法