JP2006294815A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006294815A
JP2006294815A JP2005112545A JP2005112545A JP2006294815A JP 2006294815 A JP2006294815 A JP 2006294815A JP 2005112545 A JP2005112545 A JP 2005112545A JP 2005112545 A JP2005112545 A JP 2005112545A JP 2006294815 A JP2006294815 A JP 2006294815A
Authority
JP
Japan
Prior art keywords
film
insulating film
conductive metal
metal layer
cmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005112545A
Other languages
English (en)
Other versions
JP3904578B2 (ja
Inventor
Noritaka Kamikubo
徳貴 上久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005112545A priority Critical patent/JP3904578B2/ja
Priority to PCT/JP2006/304622 priority patent/WO2006112202A1/ja
Priority to US11/887,946 priority patent/US20090045519A1/en
Priority to KR1020077022947A priority patent/KR20070112469A/ko
Priority to TW095111201A priority patent/TW200723444A/zh
Publication of JP2006294815A publication Critical patent/JP2006294815A/ja
Application granted granted Critical
Publication of JP3904578B2 publication Critical patent/JP3904578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】絶縁膜中への導電性金属の拡散を抑制することができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、（１）半導体基板上に形成された絶縁膜に溝を形成し、（２）前記溝の内面及び前記絶縁膜上にバリア膜を形成し、（３）前記溝を充填するようにバリア膜上に導電性金属層を形成し、（４）導電性金属層の表面が前記絶縁膜の表面よりも低くなるように、前記絶縁膜上の導電性金属層及びバリア膜並びに前記溝内の導電性金属層の一部を除去し、（５）前記絶縁膜及び導電性金属層上に金属拡散防止膜を形成し、（６）導電性金属層上の金属拡散防止膜の少なくとも一部を残すように、前記絶縁膜上の金属拡散防止膜と前記絶縁膜の一部を除去する工程を含むことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
近年、半導体集積回路装置の高集積化に伴い、配線の高密度化、多層化に対応する技術として、ダマシン（Damascene）法と呼ばれる導電性金属の埋め込み配線技術が検討されている。
図７は、従来の半導体装置の製造方法における、ダマシン法による導電性金属の埋め込み配線の製造方法を説明するための断面図である。
まず、図７（ａ）に示すように、半導体素子を含む半導体基板１上にＣＶＤ（Chemical Vapor Deposition、化学気相成長）法などにより堆積された絶縁膜３に、埋め込み配線用の溝５を、フォトリソグラフィー法およびドライエッチング法により形成する。
次に、図７（ｂ）に示すように、溝５の内面及び絶縁膜３上にバリア膜７をスパッタリング法などにより形成する。
次に、溝５を充填するようにバリア膜７上に、たとえば銅（Ｃｕ）等の導電性金属層９をめっき法などにより形成する。
さらに図７（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing 、化学的機械研磨）法により、バリア膜７上の不要な導電性金属層９を除去する。
次に、図７（ｄ）に示すように、絶縁膜３上のバリア膜７を除去することにより、埋め込み配線を形成する。
最後に、図７（ｅ）に示すように、金属拡散防止膜１３をＣＶＤ法などにより形成して、半導体基板上に導電性金属の埋め込み配線を形成する。
なお、ダマシン法には大別してシングルダマシン（Single Damascene）法とデュアルダマシン（Dual Damascene）法がある。シングルダマシン法は、図７（ａ）〜（ｅ）にて説明したように埋め込み配線を形成する方法であり、デュアルダマシン法は、図８に示すように、絶縁膜３に配線用の溝５および下層配線への接続を行うための孔５ａを形成した後、シングルダマシン法と同様の方法をとることにより、埋込み配線と、下層配線への接続孔を同時に形成する方法である。
このような埋め込み配線の形成方法においては、配線間のＴＤＤＢ（Time-Dependent Dielectric Breakdown）寿命等の信頼性の観点から、導電性金属の絶縁膜中への拡散を防止する必要がある。特に近年導電性金属材料として広く用いられる銅等においては、絶縁膜中への拡散速度が比較的大きいため、上記バリア膜７および金属拡散防止膜１３により、絶縁膜３中への導電性金属の拡散を確実に防止することは、ことさら重要となる。
しかしながら、上記従来の方法では、ＣＭＰ法により絶縁膜３上のバリア膜７を除去する際、および通常ＣＭＰに続けて行われる洗浄の際に、絶縁膜３と導電性金属層９が同時に露出する（図７（ｄ）を参照）。このため、ＣＭＰによって削られた導電性金属の絶縁膜３表面への付着や、溶出した導電性金属を含む研磨剤または洗浄液の絶縁膜３への接触により、絶縁膜３中へ導電性金属が拡散する問題があった。また、続く金属拡散防止膜１３をＣＶＤ法などにより形成する工程においても、膜形成の開始時に絶縁膜３と導電性金属層９が同時にプラズマに晒されるため、同様の問題が生じていた。
このため、例えば、特許文献１、特許文献２では、ＣＭＰ後の洗浄において、脱イオン水、カルボン酸等の有機酸もしくはそのアンモニウム塩、およびフッ化化合物等もしくはアンモニア化合物を含む洗浄液により絶縁膜３表面を洗浄し、表面に付着した導電性金属を除去する方法が示されているが、絶縁膜中の拡散速度の大きい銅等を導電性金属に用いた場合には、絶縁膜３中に拡散した導電性金属の除去は困難である。特許文献３では、ＣＭＰ工程後に導電性金属が拡散した絶縁膜３の表面をエッチング除去する方法が示されていて、特許文献４によれば、エッチング手法として、還元性プラズマ処理による方法が示されている。
特表２００１−５２１２８５号公報 特表２００２−５０６２９５号公報 特開２００１−３５１９１８号公報 特開２００３−１２４３１１号公報
しかしながら、これらの手法を用いた場合においても、続く金属拡散防止膜１３をＣＶＤ法などにより形成する工程において、膜形成の開始時に絶縁膜３と導電性金属層９が同時にプラズマに晒されるため、再び絶縁膜３中へ導電性金属が拡散しやすく、配線の高い信頼性を得ることは困難であった。
本発明は係る事情に鑑みてなされたものであり、絶縁膜中への導電性金属の拡散を抑制することができる半導体装置の製造方法を提供するものである。
課題を解決するための手段及び発明の効果
本発明の半導体装置の製造方法は、（１）半導体基板上に形成された絶縁膜に溝を形成し、（２）前記溝の内面及び前記絶縁膜上にバリア膜を形成し、（３）前記溝を充填するようにバリア膜上に導電性金属層を形成し、（４）導電性金属層の表面が前記絶縁膜の表面よりも低くなるように、前記絶縁膜上の導電性金属層及びバリア膜並びに前記溝内の導電性金属層の一部を除去し、（５）前記絶縁膜及び導電性金属層上に金属拡散防止膜を形成し、（６）導電性金属層上の金属拡散防止膜の少なくとも一部を残すように、前記絶縁膜上の金属拡散防止膜と前記絶縁膜の一部を除去する工程を含むことを特徴とする。
本発明によれば、導電性金属層を金属拡散防止膜で覆った状態で、前記絶縁膜の一部を除去することができる。この絶縁膜の除去によって膜表面に拡散している導電性金属を除去することができ、導電性金属の拡散のない絶縁膜を得ることができる。
従って、配線間のＴＤＤＢ寿命劣化を防止することが可能となり、配線間の絶縁破壊耐性の向上した、高い信頼性をもつ埋め込み導電性金属配線の形成が可能となる。
工程（４）における導電性金属層及びバリア膜の除去は、種々の方法で行うことができ、例えば、ＣＭＰ法又はＣＭＰ法とエッチング法の組合せによって行うことができる。
具体的には、工程（４）は、例えば、前記絶縁膜上の導電性金属層を除去し、前記絶縁膜上のバリア膜及び前記溝内の導電性金属層の一部を除去する工程を備える方法によって行うことができる（第１実施形態に対応）。工程（４）は、前記絶縁膜上の導電性金属層及び前記溝内の導電性金属層の一部を除去し、前記絶縁膜上のバリア膜を除去する工程を備える方法で行ってもよい（第２実施形態に対応）。前者の方法では、バリア膜を除去する際に、導電性金属層の表面が前記絶縁膜の表面との間の段差（以下、単に「段差」ともいう。）を形成し、後者の方法では、絶縁膜上の導電性金属層を除去する際に段差を形成する。何れの方法も、例えば、２度のＣＭＰ工程により行うことでき、この２度のＣＭＰ工程は、スラリーの種類を変える等によって連続的に行うことができる。
また、工程（４）は、ＣＭＰ法により前記絶縁膜上の導電性金属層及びバリア膜を除去し、エッチング（例えば、ウェットエッチング）により前記溝内の導電性金属層の一部を除去する工程を備える方法であってもよい（第３実施形態に対応）。この方法では、ＣＭＰ法で一旦平坦化を行った後にエッチングによって段差を形成するので、段差の高さの制御が容易である。
工程（４）において、導電性金属層表面と前記絶縁膜表面の段差は、７０〜５００ｎｍにすることが好ましい。７０ｎｍ以上の場合、工程（６）において、絶縁膜を５０ｎｍ以上除去しつつ、２０ｎｍ以上の厚さの金属拡散防止膜を導電性金属層上に残すことができ、５００ｎｍ以下の場合、導電性金属を埋め込むための溝が深くなり過ぎないからである。なお、絶縁膜を５０ｎｍ以上除去するのは、導電性金属の拡散の大部分は５０ｎｍまでの領域で起こるので、５０ｎｍ以上の除去により拡散した導電性金属の大部分を除去することができるからである。また、金属拡散防止膜を２０ｎｍ以上残すのは、金属拡散防止膜は２０ｎｍ以上である場合に拡散防止機能を十分に発揮するからである。
また、前記段差は、金属拡散防止膜の形成膜厚の２倍から４０ｎｍを差し引いたものより小さくなるように行われることが好ましい。この場合、金属拡散防止膜の堆積膜厚に対して、前記段差が比較的小さいので、平坦化が容易になるからである。
工程（５）において、金属拡散防止膜は、２０〜５００ｎｍの膜厚で形成することが好ましい。この場合、工程(６)の後に２０ｎｍ以上の膜を残すことが可能であり、また、５００ｎｍ以下の場合、膜形成に時間・コストがかかり過ぎないからである。
工程（６）において、絶縁膜は、５０〜５００ｎｍ除去することが好ましい。５０ｎｍ以上である理由は上述の通りであり、５００ｎｍ以下である理由は、予め余分に形成する膜厚が厚くなりすぎないからである。また、２０〜５００ｎｍの厚さの金属拡散防止膜を導電性金属層上に残すことが好ましい。２０ｎｍ以上である理由は上述の通りであり、５００ｎｍ以下である理由は、膜形成に時間・コストがかかり過ぎないからである。
なお、工程（４）で形成する段差は、絶縁膜の除去膜厚より２０〜５００ｎｍ大きいことが好ましい。この場合、金属拡散防止膜を２０〜５００ｎｍの膜厚で形成し、膜厚をほとんど減少させずにこの膜を工程（６）の後まで残すことができるからである。
また、本発明は、半導体基板と、この基板上に形成され、溝を備える絶縁膜と、前記溝にバリア膜を介して充填された導電性金属層と、導電性金属層を覆うように形成された金属拡散防止膜とを備え、前記絶縁膜の表面と、金属拡散防止膜の表面が、実質的に同一平面上にあることを特徴とする半導体装置も提供する。この半導体装置は上記方法によって製造することができ、絶縁膜に含まれる導電性金属の量を少なくすることができ、配線間のＴＤＤＢ寿命劣化を防止することができる。
以下、本発明の実施形態について各工程の断面図を用いて説明する。
（第１実施形態）
図１は、本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
まず、図１（ａ）に示すように、半導体素子を含む半導体基板１上に設置された厚さ１００ｎｍ〜２０００ｎｍの絶縁膜３に、埋め込み配線用の溝５を、フォトリソグラフィー法およびドライエッチング法により形成する。ここで、絶縁膜３は、配線間の絶縁膜であり、例えばシリコン酸化膜、Ｌｏｗ−ｋ膜等を用いることができる。Ｌｏｗ−ｋ膜としては、ＳｉＯＦ、ＳｉＯＣ、多孔質シリカ膜等の無機系絶縁膜、ポリイミド膜、フッ素ドープアモルファスカーボン膜等の有機系絶縁膜を用いることができる。フォトリソグラフィー法は、通常の方法で行われ、例えば、フォトレジスト組成物を塗布し、その後、ＡｒＦエキシマレーザースキャナを用いて最適な露光量とフォーカスで露光し、現像を行うことにより、続くドライエッチング工程で形成する溝５のためのパターンを形成する。フォトレジスト組成物には、通常のベース樹脂、酸発生剤等を含む化学増幅ポジ型フォトレジスト組成物を用いることができる。ドライエッチング法は、ＣxＦy、ＣxＨyＦz、Ｏ2、Ｎ2、Ａｒ等のエッチングガスを用いて行われる。このようにして、溝５は、半導体基板１に設置された半導体素子、もしくはそれに接続する下層配線または接続孔の所望の位置に接続されるよう、形成される。
次に、図１（ｂ）に示すように、溝５の内面及び絶縁膜３上に、厚さ１〜５０ｎｍのバリア膜７をスパッタリング法などにより形成する。ここでバリア膜７には、チタン、タンタル又はタングステンといった耐熱金属、チタン窒化物、タンタル窒化物又はタングステン窒化物といったそれらの窒化物、ルテニウム又はルテニウム酸化物、またはそれらの積層膜を用いることができる。
次に、バリア膜７上に、導電性金属層９を形成する。この工程において、導電性金属層９は少なくとも溝５内が充填されるよう堆積され、後述の第１のＣＭＰ工程において高い平坦化特性が得られるために、溝５の深さの１．１〜２倍の膜厚となるように堆積されることがより望ましい。導電性金属層９は、配線の低抵抗化等の観点から、銅以外に、金、銀、白金などの低抵抗金属やそれらを含む合金を用いて形成することができる。例えば、スパッタリング法またはＣＶＤ法により、銅からなる厚さ約５０〜１５０ｎｍのシード膜をバリア膜７上に形成し、硫酸銅を主成分とするめっき液を用いた電界めっき法（電流密度：約３〜５０ｍＡ／ｃｍ2）によって、銅からなるメッキ膜をシード膜上に成膜して前述の膜厚としたのち、１５０℃〜３５０℃の温度にて不活性雰囲気中でアニーリングを施すことにより、良好な膜質の導電性金属層９を得ることができる。
次に、図１（ｃ）に示すように、第１のＣＭＰ工程として、バリア膜７上の不要な導電性金属層９を除去する。ＣＭＰはシリカ（酸化シリコン）、アルミナ（酸化アルミニウム）、またはセリア（酸化セリウム）等の砥粒と過酸化水素水等の酸化剤を含む研磨剤（スラリー）を用いて施される。例えば、Ｃｕ−ＣＭＰ用の一般的な研磨剤として知られる、酸化アルミニウム砥粒と２．５重量％の過酸化水素水を含む研磨剤を流量２００ｍｌ／ｍｉｎにて用い、研磨圧力２１ｋＰａ、定盤回転数９０ｒｐｍ、ウエハ回転数８５ｒｐｍとして銅を６００ｎｍ／ｍｉｎの研磨速度にて除去し、バリア膜７が露出された時点を研磨終点とする。より高い平坦性を得るために、バリア膜７の露出する直前においては、研磨圧力を１４ｋＰａ、定盤回転数４５ｒｐｍ、ウエハ回転数４３ｒｐｍとして銅を２００ｎｍ／ｍｉｎ以下の研磨速度にて除去するとよい。
次に、図１（ｄ）に示すように、第２のＣＭＰ工程として、絶縁膜３上のバリア膜７を除去する。このとき、前記溝５内の導電性金属層９の表面は、前記絶縁膜３の表面よりも低くなるようにする。ＣＭＰはシリカ（酸化シリコン）、アルミナ（酸化アルミニウム）、またはセリア（酸化セリウム）等の砥粒と、導電性金属の酸化剤および導電性金属の酸化膜をエッチングする成分を含む研磨剤を用いて施される。例えば、シリカ砥粒、過酸化水素水およびクエン酸等の有機酸を含む研磨剤を流量２００ｍｌ／ｍｉｎにて用い、研磨圧力２１ｋＰａ、定盤回転数１００ｒｐｍ、ウエハ回転数９３ｒｐｍとして導電性金属として用いた銅を１００ｎｍ／ｍｉｎ、バリア膜として用いたタンタルおよびタンタル窒化膜を１００ｎｍ／ｍｉｎ、絶縁膜を１０ｎｍ／ｍｉｎ以下、の研磨速度にて除去し、絶縁膜３が露出されたのち、３０秒以上のいわゆる過剰研磨（オーバーポリッシング）を行う。もちろん、絶縁膜に対し研磨選択性のある、即ち、絶縁膜の研磨速度が相対的に低い研磨剤であれば、一般的な研磨剤を用いてもよい。
また、絶縁膜３表面の僅かな凹凸により、バリア膜７が残存した場合には、これにより配線間の絶縁性が十分保てなくなるから、この余分のバリア膜を確実に除去するために、５〜２００ｎｍの絶縁膜３の表面領域を除去するのが望ましい。このため、例えば、シリカ砥粒を含む研磨剤を用い、研磨圧力２１ｋＰａ、定盤回転数１００ｒｐｍ、ウエハ回転数９３ｒｐｍとして銅を１００ｎｍ／ｍｉｎ、バリア膜として用いたタンタルおよびタンタル窒化膜を１００ｎｍ／ｍｉｎ、絶縁膜を１００ｎｍ／ｍｉｎ、の研磨速度にて研磨を行い、絶縁膜３上のバリア膜７を除去し、さらに５〜２００ｎｍの絶縁膜３の表面領域を除去したのちに、前述の研磨剤に切り替え３０秒以上の過剰研磨を行うことにより、余分のバリア膜の残存しない良好な形状が得られる。
上記いずれの方法を用いる場合にも、一般的な研磨剤と過剰研磨の組み合わせにより、前記溝５内の導電性金属層９の表面が、前記絶縁膜３の表面よりも低くなるように研磨を行った後には、続けて導電性金属層９表面の防食処理と、研磨表面の洗浄、乾燥を行う。例えば、０．０１〜１重量％のＢＴＡ（ベンゾトリアゾール）等の防食剤を含む薬液により、銅表面に保護膜を形成して酸化の進行を防ぎ、さらに例えば１％程度のシュウ酸等の有機酸と界面活性剤を含有する一般的な研磨後洗浄液により表面を洗浄し表面に付着した研磨剤等を十分取り去ったのち純水にてリンスを行い、ウエハを１０００ｒｐｍ以上にて回転させ表面を乾燥させる。
次に、図１（ｅ）に示すように、絶縁膜３および導電性金属層９上に金属拡散防止膜１３を形成する。ここで、金属拡散防止膜１３は、導電性金属が他の膜中に拡散するのを防ぐ膜であり、例えばＳｉＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ等をＣＶＤ法により、２０〜２００ｎｍの厚さに形成する。
最後に、図１（ｆ）に示すように、第３のＣＭＰ工程として、導電性金属層９上に形成された金属拡散防止膜１３の少なくとも一部を残し、絶縁膜３上に形成された金属拡散防止膜１３のすべてと絶縁膜３の一部を除去して、半導体基板上に導電性金属の埋め込み配線を形成する。ＣＭＰはシリカ（酸化シリコン）、アルミナ（酸化アルミニウム）、またはセリア（酸化セリウム）等の砥粒を含む研磨剤を用いて施される。例えば、酸化シリコン砥粒を含む研磨剤を流量２００ｍｌ／ｍｉｎにて用い、研磨圧力２１ｋＰａ、定盤回転数１００ｒｐｍ、ウエハ回転数９３ｒｐｍとして、金属拡散防止膜として用いたＳｉＮを８０ｎｍ／ｍｉｎ、絶縁膜を１００ｎｍ／ｍｉｎの研磨速度にてＣＭＰを行い、絶縁膜３表面の好ましくは５０ｎｍの領域を除去する。このとき、研磨剤としては金属拡散防止膜と絶縁膜の研磨速度に差をつけたものを使用する必要は無く、一般的な研磨剤を用いて金属拡散防止膜と絶縁膜を同時に研磨し、表面の平坦化をおこなえばよい。
この第３のＣＭＰ工程においては、導電性金属層９上に形成された金属拡散防止膜１３の少なくとも一部を残すことが重要である。先の第２のＣＭＰ工程〜金属拡散防止膜の形成工程において、絶縁膜３の表面付近には、課題の項で述べたのと同じ原因により導電性金属が拡散しているが、導電性金属層９を金属拡散防止膜で覆った状態で第３のＣＭＰ工程を行うことにより、導電性金属が拡散した領域を除去することが可能である。続くＣＭＰ後の洗浄工程や、さらに上層の絶縁膜を形成する工程においても、導電性金属層９は金属拡散防止膜で覆われているので、絶縁膜３の表面付近に再度導電性金属が拡散することは無い。これにより、絶縁膜表面の金属汚染層に起因する絶縁破壊を防ぎ、配線の信頼性を向上させることができる。
図２は、第３のＣＭＰ工程を行わなかった場合の、絶縁膜３の表面付近における元素濃度の深さ方向のプロファイルを、ＳＩＭＳ（Secondary Ionization Mass Spectrometer， 二次イオン質量分析装置）法により分析した結果である。昨今比較的良く用いられている様に、導電性金属層９として銅を、金属拡散防止膜１３としてＳｉＮを、絶縁膜３として酸化シリコンをそれぞれ用いて作成した試料に、１次イオン種はＣｓ+（加速エネルギー１４．５ｋｅＶ）、ビーム電流は２０ｎＡとして分析した。横軸２７は深さ方向の距離を、縦軸２９は各元素の濃度であり、絶縁膜３の表面３ａ付近の銅濃度２１が示されている。ここで、銅の検出下限界濃度３１は、約５×１０16ａｔｏｍｓ／ｃｍ3である。
この結果から明らかな様に、第３のＣＭＰ工程を行わなかった場合、絶縁膜３の表面３ａ付近には、深さ約５０ｎｍの領域にかけて、最大で７×１０18ａｔｏｍｓ／ｃｍ3程度の銅が拡散しており、それ以上に深い領域では、銅濃度はほぼ検出下限界３１以下である。したがって、第３のＣＭＰ工程においては、絶縁膜３表面から５０ｎｍ以上の深さまでの領域を除去することで、導電性金属の拡散した領域をほぼ除去することができるため、より好ましい結果が得られる。なお、除去量の上限はこの効果には影響はないが、これまでの製造方法の説明から明らかな様に、ここで除去する絶縁膜３の厚さに相当する量を、最終的に所望とする絶縁膜３の厚さに加えて予め堆積しておく必要があるから、溝５の形成が困難とならない範囲が望ましい。溝５の最小線幅等によりこの上限は決まるものであるが、通常の配線形成において用いられる配線高さである、５００ｎｍ程度以下とすることが望ましい。
また、第２のＣＭＰ工程において、溝５内の導電性金属層９の表面が、絶縁膜３の表面よりも７０ｎｍ以上低くなるように形成し、金属拡散防止膜１３を２０ｎｍ以上形成すれば、第３のＣＭＰ工程において絶縁膜３表面の５０ｎｍの深さまでの領域を除去したときに、導電性金属層９上の金属拡散防止膜１３はその厚さを２０ｎｍ以上残すことが可能となる。これにより、導電性金属層９に対する十分な拡散防止効果が得られるため、続く工程において別の金属拡散防止膜を新たに積層する必要はなく、工程数の削減、および配線間容量の削減が図られるため、より好ましい。
図３は、第２のＣＭＰ工程にて形成する溝５内の導電性金属層９の表面と前記絶縁膜３の表面との段差、金属拡散防止膜１３の堆積膜厚、および第３のＣＭＰ工程で除去される絶縁膜３の膜厚等の関係を示すための断面図である。この図において、符号１５は第３のＣＭＰ工程直前のウエハ表面、符号１７は第３のＣＭＰ工程後のウエハ表面（いわゆるＣＭＰ研磨表面）をそれぞれ示す。また、第２のＣＭＰ工程にて形成する溝５内の導電性金属層９の表面と前記絶縁膜３の表0面との段差をｘ（ｎｍ）、金属拡散防止膜１３の堆積膜厚をｙ（ｎｍ）、第３のＣＭＰ工程で除去される絶縁膜３の膜厚をｚ（ｎｍ）、第３のＣＭＰ工程で除去される金属拡散防止膜１３と絶縁膜３の膜厚の和をａ（ｎｍ）、第３のＣＭＰ工程における金属拡散防止膜１３の残膜厚をｃ（ｎｍ）として、それぞれ図示する。
この図から明らかな様に、ｘ＞ｚ＋２０（ｎｍ）、ｙ＞２０（ｎｍ）の場合、第３のＣＭＰ工程後の金属拡散防止膜１３の残膜厚ｃは、ｃ＝ｘ−ｚであるから、第３のＣＭＰ工程で除去される絶縁膜３の膜厚ｚにかかわらず、ｃ＞２０（ｎｍ）となる。
したがって、材料その他の組み合わせの違いにより、必要な除去膜厚ｚが異なる場合においても、第２のＣＭＰ工程にて形成する溝５内の導電性金属層９の表面と前記絶縁膜３の表面との段差ｘを、第３のＣＭＰ工程における絶縁膜３の除去膜厚ｚより２０ｎｍ以上大きくなるように形成し、さらに、金属拡散防止膜の堆積膜厚ｙを２０ｎｍ以上とすることすることにより、第３のＣＭＰ工程において導電性金属層９上の金属拡散防止膜１３は、その厚さを２０ｎｍ以上残すことが可能となるため、好ましい結果が得られる。
また、第３のＣＭＰ工程直前のウエハ表面１５の段差は、導電性金属層９により形成された配線部のパターン形状に依存するが、比較的溝の幅が広い領域においてこの段差は最大となり、図３に示されるように、この段差の高さはｘにほぼ等しくなる。したがって、第３のＣＭＰ工程における金属拡散防止膜１３と絶縁膜３の除去膜厚の和ａ（ｎｍ）が、この工程における初期段差ｘ（ｎｍ）の１．５倍程度以上であれば、一般的なＣＭＰ法によりこの段差は容易に解消されるため、プロセスマージンの面でより望ましい。またこのようなＣＭＰ工程は一般に高い平坦性を要するＣＭＰに比べ研磨剤等のコストが低くてすむ利点が有る。即ち、ａ＞１．５×ｘ（ｎｍ）・・・（１）を満たせばよい。
また、図よりａ＝ｙ＋ｚ（ｎｍ）であるから、第３のＣＭＰ工程における、絶縁膜３の除去膜厚ｚ（ｎｍ）を５０ｎｍ以上とするためには、ａ＞ｙ＋５０（ｎｍ）・・・（２）を満たせばよい。
さらに、第３のＣＭＰ工程後の金属拡散防止膜１３の残膜厚ｃは２０ｎｍ以上であるのが望ましいため、ｃ＞２０（ｎｍ）であると望ましく、また、図よりａ＋ｃ＝ｙ＋ｘ、即ちｃ＝ｙ＋ｘ−ａであるから、ｙ＋ｘ−２０＞ａ（ｎｍ）・・・（３）であればよい。
上記（１）（２）（３）を連立して解くと
ｘ＞７０（ｎｍ） かつ ｘ＜２ｙ−４０（ｎｍ）
である。図４の３３は、この２式を満たすｘとｙの組み合わせを示したものである。なお、これらから容易に判るように、ｙ＞５５（ｎｍ）の場合のみ解が存在する。
以上をまとめると、第２のＣＭＰ工程にて形成する溝５内の導電性金属層９の表面と前記絶縁膜３の表面との段差を、７０ｎｍより大きく、かつ金属拡散防止膜１３の堆積膜厚の２倍から４０ｎｍを差し引いたものより小さくなるよう施すことにより、第３のＣＭＰ工程のプロセスマージンをより大きく得ながら、絶縁膜３の除去膜厚を５０ｎｍ以上とし、さらに金属拡散防止膜１３の残膜厚を２０ｎｍ以上とすることができるため、より好ましい結果が得られる。
また、第１および第２のＣＭＰ工程は、研磨剤の切り替えを行えば、連続して行うことができるため、半導体装置の製造工程数を減らすことができる。
（第２実施形態）
図５は、本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。本実施形態においては、図５（ａ）〜（ｂ）に示す導電性金属層９を形成する工程までと、および図５（ｅ）〜（ｆ）に示す金属拡散防止膜１３を形成する工程以降は、第１実施形態による構成および形成方法とそれぞれ同様である。
図５（ｃ）に示すように、第１のＣＭＰ工程として、バリア膜７上の導電性金属層及び溝５内の導電性金属層の一部を除去し、溝５内の導電性金属層９の表面が、絶縁膜３の表面よりも低くなるようにする。
次に、図５（ｄ）に示すように、第２のＣＭＰ工程として、絶縁膜３上のバリア膜７を除去する。これ以外の構成および形成方法は、第１実施形態と同様である。
本実施形態の第１のＣＭＰ工程においては、例えば酸化シリコン砥粒と過酸化水素水およびクエン酸等の有機酸を含む研磨剤を流量２００ｍｌ／ｍｉｎにて用い、研磨圧力１４ｋＰａ、定盤回転数９０ｒｐｍ、ウエハ回転数８５ｒｐｍとして銅を９００ｎｍ／ｍｉｎの研磨速度にて除去し、バリア膜７を露出させたのち、３０秒以上の過剰研磨を行う。
第２のＣＭＰ工程においては、例えば、シリカ砥粒を含む研磨剤を流量２００ｍｌ／ｍｉｎにて用い、研磨圧力２１ｋＰａ、定盤回転数１００ｒｐｍ、ウエハ回転数９３ｒｐｍとして銅を１００ｎｍ／ｍｉｎ、バリア膜として用いたタンタルおよびタンタル窒化膜を１００ｎｍ／ｍｉｎ、絶縁膜を１０ｎｍ／ｍｉｎ以下、の研磨速度にて除去し、絶縁膜３が露出された時点を研磨終点とする。
本実施形態においては、第１のＣＭＰ工程にて、導電性金属層９に対する研磨速度が、バリア膜７に対するものに比して、より大きい（１０倍以上が望ましい）ものであって、好ましくは銅の酸化剤および銅の酸化膜をエッチングする成分を含む研磨剤を用いて研磨すれば、研磨剤を切り替えることなく過剰研磨を施すことによって、溝５内の導電性金属層９の表面が、絶縁膜３の表面よりも低くなるようにすることができる利点がある。
（第３実施形態）
図６は、本発明の第３実施形態による半導体装置の製造方法を説明するための断面図である。本実施形態においては、図６（ａ）〜（ｂ）に示すように、導電性金属層９を形成する工程までと、および図６（ｆ）〜（ｇ）に示すように、金属拡散防止膜１３を形成する工程以降は、第１実施形態による構成および形成方法とそれぞれ同様である。
図６（ｃ）に示すように、第１のＣＭＰ工程として、バリア膜７上の不要な導電性金属層を除去する。
次に、図６（ｄ）に示すように、第２のＣＭＰ工程として、絶縁膜３上のバリア膜７を除去する。
その後、図６（ｅ）に示すように、第２のＣＭＰ工程により露出した溝５内の導電性金属層９の表面が絶縁膜３の表面よりも低くなるようウェットエッチングを施す。これ以外の構成および形成方法は、第１実施形態と同様である。
本実施形態のウェットエッチング工程においては、導電性金属層９をエッチングする一般的なエッチング液を用いる。銅に対しては硫酸、塩酸、リン酸、クエン酸等の有機酸、もしくはそれらに過酸化水素水を加えたエッチング液等、一般的な銅のエッチング液により行うことができる。例えば、５０：１の硫酸：過酸化水素水を用いて、銅に対し約１００ｎｍ／ｍｉｎのエッチング速度にて上述した所望の膜厚量エッチングを行う。本実施形態における、第１及び第２のＣＭＰ工程については、従来の実施形態と同様の方法において実施すればよい。
本実施形態においては、溝５内の導電性金属層９の表面と絶縁膜３の表面との段差をウェットエッチング工程で形成するため、導電性金属層９の堆積時や研磨時のウエハ面内均一性の影響を受ける第１及び第２実施形態に比して、段差の制御がしやすいという利点がある。
以上、本発明者によってなされた発明を、実施形態に基づき具体的に説明したが、本発明は前記実施形態の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
前記実施形態においては、シングルダマシン法による形状を例として説明したが、溝５等として配線用の溝および下層配線との接続を行うための孔を形成することにより、デュアルダマシン構造に適用することができる。
本発明の第１実施形態による半導体装置の製造方法を示す断面図。 本発明の第１実施形態において、第３のＣＭＰ工程を行わなかった場合の、絶縁膜の表面付近における元素濃度の深さ方向のプロファイルを、ＳＩＭＳ法により分析した結果。 本発明の第１実施形態において形成される導電性金属層の表面と絶縁膜との段差、金属拡散防止膜の堆積膜厚、および第３のＣＭＰ工程で除去される絶縁膜の膜厚等の関係を示す断面図。 本発明の第１実施形態において形成される導電性金属層の表面と絶縁膜との間の段差と、第３のＣＭＰ工程で除去される絶縁膜の膜厚との関係を示すグラフ。 本発明の第２実施形態による半導体装置の製造方法を示す断面図。 本発明の第３実施形態による半導体装置の製造方法を示す断面図。 従来例による半導体装置の製造方法を示す断面図。 従来例による半導体装置の製造方法を示す断面図。
符号の説明
１ 半導体基板
３ 絶縁膜
３ａ 絶縁膜表面
５ 配線用溝
７ バリア膜
９ 導電性金属層
１３ 金属拡散防止膜
１５ 第３のＣＭＰ工程直前のウエハ表面
１７ 第３のＣＭＰ工程後のウエハ表面（ＣＭＰ研磨面）
２１ 銅
３１ 銅の検出下限界濃度
３３ 望ましいｘとｙの組み合わせを示す領域
ｘ 導電性金属層の表面と絶縁膜表面との段差
ｙ 金属拡散防止膜の堆積膜厚
ｚ 第３のＣＭＰ工程で除去される絶縁膜の膜厚
ａ 第３のＣＭＰ工程における金属拡散防止膜と絶縁膜の除去膜厚の和
ｃ 第３のＣＭＰ工程における配線用溝内の金属拡散防止膜の残膜厚

Claims (11)

  1. （１）半導体基板上に形成された絶縁膜に溝を形成し、
    （２）前記溝の内面及び前記絶縁膜上にバリア膜を形成し、
    （３）前記溝を充填するようにバリア膜上に導電性金属層を形成し、
    （４）導電性金属層の表面が前記絶縁膜の表面よりも低くなるように、前記絶縁膜上の導電性金属層及びバリア膜並びに前記溝内の導電性金属層の一部を除去し、
    （５）前記絶縁膜及び導電性金属層上に金属拡散防止膜を形成し、
    （６）導電性金属層上の金属拡散防止膜の少なくとも一部を残すように、前記絶縁膜上の金属拡散防止膜と前記絶縁膜の一部を除去する工程を含むことを特徴とする半導体装置の製造方法。
  2. 工程（４）は、ＣＭＰ法により行われる請求項１に記載の方法。
  3. 工程（４）は、
    前記絶縁膜上の導電性金属層を除去し、
    前記絶縁膜上のバリア膜及び前記溝内の導電性金属層の一部を除去する工程を備える請求項２に記載の方法。
  4. 工程（４）は、
    前記絶縁膜上の導電性金属層及び前記溝内の導電性金属層の一部を除去し、
    前記絶縁膜上のバリア膜を除去する工程を備える請求項２に記載の方法。
  5. 工程（４）は、
    ＣＭＰ法により前記絶縁膜上の導電性金属層及びバリア膜を除去し、
    エッチングにより前記溝内の導電性金属層の一部を除去する工程を備える請求項１に記載の方法。
  6. エッチングは、ウェットエッチングからなる請求項５に記載の方法。
  7. 工程（４）は、導電性金属層表面と前記絶縁膜表面の段差が７０ｎｍ以上になるように行われる請求項１に記載の方法。
  8. 前記段差が、金属拡散防止膜の形成膜厚の２倍から４０ｎｍを差し引いたものより小さくなるように行われる請求項７に記載の方法。
  9. 工程（６）は、前記絶縁膜を５０ｎｍ以上除去するように行われる請求項１に記載の方法。
  10. 工程（６）は、導電性金属層上の金属拡散防止膜が２０ｎｍ以上残るように行われる請求項１に記載の方法。
  11. 半導体基板と、この基板上に形成され、溝を備える絶縁膜と、前記溝にバリア膜を介して充填された導電性金属層と、導電性金属層を覆うように形成された金属拡散防止膜とを備え、前記絶縁膜の表面と、金属拡散防止膜の表面が、実質的に同一平面上にあることを特徴とする半導体装置。
JP2005112545A 2005-04-08 2005-04-08 半導体装置の製造方法 Expired - Fee Related JP3904578B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005112545A JP3904578B2 (ja) 2005-04-08 2005-04-08 半導体装置の製造方法
PCT/JP2006/304622 WO2006112202A1 (ja) 2005-04-08 2006-03-09 半導体装置及びその製造方法
US11/887,946 US20090045519A1 (en) 2005-04-08 2006-03-09 Semiconductor Device and Method of Producing the Same
KR1020077022947A KR20070112469A (ko) 2005-04-08 2006-03-09 반도체 장치 및 그 제조 방법
TW095111201A TW200723444A (en) 2005-04-08 2006-03-30 Semiconductor device and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005112545A JP3904578B2 (ja) 2005-04-08 2005-04-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006294815A true JP2006294815A (ja) 2006-10-26
JP3904578B2 JP3904578B2 (ja) 2007-04-11

Family

ID=37114936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005112545A Expired - Fee Related JP3904578B2 (ja) 2005-04-08 2005-04-08 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20090045519A1 (ja)
JP (1) JP3904578B2 (ja)
KR (1) KR20070112469A (ja)
TW (1) TW200723444A (ja)
WO (1) WO2006112202A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011511469A (ja) * 2008-02-07 2011-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 高い漏れ抵抗を有する相互接続構造体

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015696B2 (ja) * 2006-09-04 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び製造装置
JP2009289869A (ja) * 2008-05-28 2009-12-10 Shinko Electric Ind Co Ltd 半導体基板の製造方法および半導体基板
WO2009148928A1 (en) 2008-05-29 2009-12-10 Galaxy Biotech, Llc Monoclonal antibodies to basic fibroblast growth factor
US7803704B2 (en) * 2008-08-22 2010-09-28 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnects
US9177917B2 (en) * 2010-08-20 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US9048170B2 (en) * 2010-11-09 2015-06-02 Soraa Laser Diode, Inc. Method of fabricating optical devices using laser treatment
US8669176B1 (en) * 2012-08-28 2014-03-11 Globalfoundries Inc. BEOL integration scheme for copper CMP to prevent dendrite formation
JPWO2016194964A1 (ja) * 2015-06-04 2018-03-22 住友電気工業株式会社 プリント配線板用原板及びプリント配線板
JP2017139375A (ja) * 2016-02-04 2017-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138305B1 (ko) * 1994-11-30 1998-06-01 김광호 반도체소자 배선형성방법
JPH11111843A (ja) * 1997-10-01 1999-04-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005072238A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005079434A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011511469A (ja) * 2008-02-07 2011-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 高い漏れ抵抗を有する相互接続構造体

Also Published As

Publication number Publication date
US20090045519A1 (en) 2009-02-19
JP3904578B2 (ja) 2007-04-11
KR20070112469A (ko) 2007-11-26
TW200723444A (en) 2007-06-16
WO2006112202A1 (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
JP3904578B2 (ja) 半導体装置の製造方法
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US6245663B1 (en) IC interconnect structures and methods for making same
US7754601B2 (en) Semiconductor interconnect air gap formation process
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7208404B2 (en) Method to reduce Rs pattern dependence effect
US9224639B2 (en) Method to etch cu/Ta/TaN selectively using dilute aqueous Hf/hCl solution
JP2004534377A (ja) 集積回路を平坦化するための粘性保護オーバレイ層
US20020061635A1 (en) Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same
US9343408B2 (en) Method to etch Cu/Ta/TaN selectively using dilute aqueous HF/H2SO4 solution
US6841466B1 (en) Method of selectively making copper using plating technology
US20040121583A1 (en) Method for forming capping barrier layer over copper feature
US20040253809A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
JP2005500687A (ja) 平面化法と電解研磨との組み合わせを使用する半導体構造物の形成
CN101009240A (zh) 半导体器件制造方法和抛光装置
JP2005244031A (ja) 半導体装置およびその製造方法
JP2010108985A (ja) 研磨方法
US20020142582A1 (en) Method for forming copper lines for semiconductor devices
JP2006054251A (ja) 半導体装置の製造方法
JP2004165434A (ja) 半導体装置の製造方法
JPH09167768A (ja) 半導体装置の製造方法
JP2005033163A (ja) 半導体素子の金属配線形成方法
JP2009141199A (ja) 半導体装置及びその製造方法
JP2004172576A (ja) エッチング液、エッチング方法および半導体装置の製造方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees