JP2005079434A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005079434A JP2005079434A JP2003309883A JP2003309883A JP2005079434A JP 2005079434 A JP2005079434 A JP 2005079434A JP 2003309883 A JP2003309883 A JP 2003309883A JP 2003309883 A JP2003309883 A JP 2003309883A JP 2005079434 A JP2005079434 A JP 2005079434A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal wiring
- wiring
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】 炭素含有シリコン酸化膜のような機械的強度の弱い膜を配線層間の絶縁膜に用いても、配線溝に埋め込み形成される同層の金属配線間の短絡不良を防止する。
【解決手段】 炭素含有シリコン酸化膜からなる第1の絶縁膜51に配線溝52を形成後、タンタルナイトライド53a、銅53bを堆積した後、CMP法により第1の金属配線53を形成する。このCMP時に研磨砥粒により第1の絶縁膜51上にスクラッチが形成され、その部分に銅が埋め込まれて金属残54が形成される。炭素含有シリコン酸化膜を溶解させるアルカリ系溶液により第1の絶縁膜51の表面をエッチング除去することで、金属残54が除去されて第1の金属配線53間の短絡を防止できる。タンタルナイトライド53aの表面をエッチングすることで、タンタルナイトライド53a上に微小に存在している銅が完全に除去され、第1の金属配線53間の短絡防止に対する信頼性を向上できる。
【選択図】 図2
【解決手段】 炭素含有シリコン酸化膜からなる第1の絶縁膜51に配線溝52を形成後、タンタルナイトライド53a、銅53bを堆積した後、CMP法により第1の金属配線53を形成する。このCMP時に研磨砥粒により第1の絶縁膜51上にスクラッチが形成され、その部分に銅が埋め込まれて金属残54が形成される。炭素含有シリコン酸化膜を溶解させるアルカリ系溶液により第1の絶縁膜51の表面をエッチング除去することで、金属残54が除去されて第1の金属配線53間の短絡を防止できる。タンタルナイトライド53aの表面をエッチングすることで、タンタルナイトライド53a上に微小に存在している銅が完全に除去され、第1の金属配線53間の短絡防止に対する信頼性を向上できる。
【選択図】 図2
Description
本発明は半導体装置およびその製造方法、特に配線形成技術に関するものである。
近年、半導体集積回路の高集積化に伴い、配線間隔が狭小化し、配線間に生じる電気寄生容量が増大してきている。高速動作が必要な半導体集積回路では配線間の電気寄生容量を小さくすることが必要とされている。
現在、配線間の電気寄生容量を低減させるために、配線間の絶縁膜の比誘電率を低減させる方法が実現されている。従来、配線間の絶縁膜はシリコン酸化膜(比誘電率3.9〜4.2)が多用されており、一部の半導体集積回路ではフッ素含有シリコン酸化膜(比誘電率3.5〜3.8)が従来のシリコン酸化膜に比して比誘電率を低減した配線間の絶縁膜として実現されている。
また現在、配線間の電気寄生容量を最も低減できる方法として、配線間の絶縁膜として炭素含有シリコン酸化膜を用いる半導体装置が提案されている。
炭素含有シリコン酸化膜は、炭素原子を置換基の分子の大きさが大きなアルキル基やフェニル基の形で膜中に存在させることにより形成される。その結果、シリコン酸化膜の膜密度を低減することが出来(シリコン酸化膜2.3g/cm3,炭素含有シリコン酸化膜1.0〜1.3g/cm3)、比誘電率を下げることを実現している。
しかしながら、炭素含有シリコン酸化膜は膜密度を下げることにより、比誘電率を低減しているため、絶縁膜材料としての膜強度は、従来から用いているシリコン酸化膜に比べて、極端に弱くなっている。よって、炭素含有シリコン酸化膜では、膜の硬さが柔らかく、プラズマが供給された際などにおける、膜の破壊耐性に乏しい場合がある。
図7は従来の半導体装置の配線構造を示す断面図である。ここで、炭素含有シリコン酸化膜は配線間の絶縁膜であり、2層配線構造を有する半導体装置を示している。
具体的には、シリコン基板(図示せず)に形成された炭素含有シリコン酸化膜からなる第1の絶縁膜1中に、バリアメタルであるタンタルナイトライド2aにより底部と側部を囲まれた銅2bからなる第1の金属配線2が形成されている。この第1の金属配線2上および第1の絶縁膜1上には、キャップ膜として、シリコン炭化膜からなる第2の絶縁膜3が形成されている。
従来方法では、第1の金属配線2間には銅からなる金属残4が形成されており、第1の金属配線2間の短絡を引き起こす不良原因となっている。第2の絶縁膜3上には炭素含有シリコン酸化膜からなる第3の絶縁膜5が形成されており、第3の絶縁膜5中にタンタルナイトライド6aおよび銅6bからなる第2の金属配線6が形成されている。また、第1の金属配線2と第2の金属配線6とはタンタルナイトライド6aおよび銅6bが埋め込まれたスルーホール7により、物理的,電気的に接続されている。第2の金属配線6間には銅からなる金属残8が形成されており、第1の金属配線2の場合と同様に第2の金属配線6間の短絡を引き起こす不良原因となっている。
図8を用いて従来の炭素含有シリコン酸化膜を配線間の絶縁膜として用いた2層配線構造を有する半導体装置の製造方法を詳細に述べる。
まず、シリコン基板(図示せず)上に炭素含有シリコン酸化膜からなる第1の絶縁膜11を500nmの膜厚で堆積する(図8(a))。
炭素含有シリコン酸化膜の形成方法はアルキルシランと二酸化炭素を原料としたプラズマCVD法や、アルキルシロキサンとヘリウムを原料としたプラズマCVD法(350℃から450℃)により形成されるのが一般的である。
次に、第1の金属配線溝パターンをフォトリソグラフィー法により形成し、ドライエッチ法により第1の絶縁膜11を250nm程度の深さ分エッチング除去し配線溝12を形成する(図8(b))。
その後、スパッタ法によりタンタルナイトライド13aを20nm,銅13bを電解めっき法により600nm程度堆積する。ここでタンタルナイトライド13aは銅13bの拡散,酸化防止を目的にするものである(図8(c))。
次に、CMP(化学的機械的研磨)法により第1の絶縁膜11上にある不要なタンタルナイトライド13aと銅13bを除去し,第1の金属配線13を形成する。
ここで、第1の絶縁膜11は柔らかい炭素含有シリコン酸化膜からなるため、この第1の金属配線13形成のためのCMP時に、CMP研磨砥粒(アルミナやシリカ等)により、第1の絶縁膜11上にスクラッチ(ひっかき傷状の凹状欠陥)が形成され、その部分に銅13bが埋め込まれてしまい、配線間短絡の原因となる金属残14が形成される(図8(d))。
次に、第1の絶縁膜11上および第1の金属配線13上にシリコン炭化膜からなる第2の絶縁膜15を50nm堆積し、第1の金属配線13中の銅13bが拡散,酸化されないように保護をする。続いて炭素含有シリコン酸化膜からなる第3の絶縁膜16を500nm堆積する(図8(e))。
次に、第3の絶縁膜16中に、リソグラフィー法およびドライエッチング法によりスルーホール17および配線溝18を形成する。この時、スルーホール17直下は第1の金属配線13表面が露出するように加工を行う(図8(f))。
次に、第1の金属配線形成の際と同様に、スパッタ法によりタンタルナイトライド19aを20nm,銅19bを電解めっき法により600nm程度堆積する(図8(g))。
次に、CMP(化学的機械的研磨)法により第3の絶縁膜16上にある不要なタンタルナイトライド19aと銅19bを除去し,第2の金属配線19を形成する。
ここで、第3の絶縁膜16は柔らかい炭素含有シリコン酸化膜からなるため、この第2の金属配線19形成のためのCMP時に、CMP研磨砥粒(アルミナやシリカ等)により、第3の絶縁膜16上にスクラッチ(ひっかき傷状の凹状欠陥)が形成され、その部分に銅19bが埋め込まれてしまい、配線間短絡の原因となる金属残20が形成される(図8(h))。
特開2003−133314号公報
特開2002−16026号公報
特開2002−64139号公報
上記従来の半導体装置の製造方法では、金属配線を形成するためのCMP時に所望しない箇所に金属残さが形成されるため、金属残が金属配線間に位置した場合、金属配線間の短絡不良が発生してしまうという問題が発生する。これは、炭素含有シリコン酸化膜がCMP時に用いられているアルミナやシリカ等の砥粒よりも機械的強度の弱い材料であるため発生する問題であり、本製造方法では防ぐことができない。
本発明の目的は、炭素含有シリコン酸化膜のような機械的強度の弱い膜を配線層間の層間絶縁膜に用いても、同層の金属配線間の短絡不良を防止でき、高歩留まりでかつ高信頼性の半導体装置およびその製造方法を提供するものである。
本発明の請求項1記載の半導体装置は、絶縁膜に形成された配線溝に埋め込まれ、かつ絶縁膜の表面よりも上方に配線表面が位置する金属配線を備えている。
請求項2記載の半導体装置は、請求項1記載の半導体装置において、絶縁膜が、シリコン酸化膜よりも機械的強度の弱い材料よりなることを特徴とする。
請求項3記載の半導体装置は、第1の絶縁膜に形成された配線溝に埋め込まれ、かつ第1の絶縁膜の表面よりも上方に配線表面が位置する金属配線と、第1の絶縁膜および金属配線上で第1の絶縁膜と金属配線の表面に沿った形状に形成された第2の絶縁膜とを備えている。
請求項4記載の半導体装置は、請求項3記載の半導体装置において、第1の絶縁膜が、シリコン酸化膜よりも機械的強度の弱い材料よりなることを特徴とする。
請求項5記載の半導体装置は、請求項1または3記載の半導体装置において、金属配線が、銅、アルミニウム、銅と高融点金属または高融点金属化合物、または、アルミニウムと高融点金属または高融点金属化合物からなることを特徴とする。
請求項6記載の半導体装置は、請求項1または3記載の半導体装置において、金属配線は少なくとも2層の導体膜が配線溝に埋め込まれて構成されており、配線溝に埋め込まれた外側に位置する導体膜の表面位置が内側に位置する導体膜の表面位置よりも低いことを特徴とする。
請求項7記載の半導体装置は、請求項6記載の半導体装置において、少なくとも2層の導体膜が上層と下層の2層の導体膜からなり、上層の導体膜が銅またはアルミニウムからなり、下層の導体膜が高融点金属または高融点金属化合物からなることを特徴とする。
請求項8記載の半導体装置は、第1の絶縁膜に形成された第1の配線溝に埋め込まれ、かつ第1の絶縁膜の表面よりも上方に配線表面が位置する第1の金属配線と、第1の絶縁膜および第1の金属配線上で第1の絶縁膜と第1の金属配線の表面に沿った形状に形成された第2の絶縁膜と、第2の絶縁膜上に形成された第3の絶縁膜と、第3の絶縁膜に形成された第2の配線溝に埋め込まれ、かつ第3の絶縁膜の表面よりも上方に配線表面が位置する第2の金属配線と、第2の絶縁膜および第3の絶縁膜中に形成され第1の金属配線と第2の金属配線とを接続する接続部とを備えている。
請求項9記載の半導体装置は、請求項8記載の半導体装置において、第1の金属配線と第2の金属配線が、異なる導体膜からなることを特徴とする。
請求項10記載の半導体装置は、請求項8記載の半導体装置において、第1の金属配線と第2の金属配線の少なくとも一方は、少なくとも2層の導体膜が配線溝に埋め込まれて構成されており、配線溝に埋め込まれた外側に位置する導体膜の表面位置が内側に位置する導体膜の表面位置よりも低いことを特徴とする。
請求項11記載の半導体装置は、請求項10記載の半導体装置において、少なくとも2層の導体膜が上層と下層の2層の導体膜からなり、上層の導体膜が銅またはアルミニウムからなり、下層の導体膜が高融点金属または高融点金属化合物からなることを特徴とする。
請求項12記載の半導体装置は、請求項8記載の半導体装置において、第1の絶縁膜および第3の絶縁膜が、シリコン酸化膜よりも機械的強度の弱い材料よりなることを特徴とする。
請求項13記載の半導体装置は、請求項8記載の半導体装置において、第1の金属配線と第2の金属配線と接続部とはそれぞれの少なくとも一部が同種の導体からなり、第1の金属配線と第2の金属配線と接続部との同種の導体同士が接続されていることを特徴とする。
また、本発明の請求項14記載の半導体装置の製造方法は、絶縁膜に配線溝を形成する工程と、配線溝を埋め込む金属配線層を堆積する工程と、化学的機械的研磨を行うことにより配線溝からはみ出した金属配線層を除去する工程と、絶縁膜の表面部分を除去することにより、この除去後の絶縁膜の表面を配線溝に埋め込まれている金属配線層の表面よりも下方に位置させる工程とを含む。
請求項15記載の半導体装置の製造方法は、請求項14記載の半導体装置の製造方法において、絶縁膜が、化学的機械的研磨を行う際に用いる研磨砥粒よりも機械的強度の弱い材料よりなることを特徴とする。
請求項16記載の半導体装置の製造方法は、請求項14記載の半導体装置の製造方法において、金属配線層が、銅、アルミニウム、銅と高融点金属または高融点金属化合物、または、アルミニウムと高融点金属または高融点金属化合物からなることを特徴とする。
請求項17記載の半導体装置の製造方法は、請求項14記載の半導体装置の製造方法において、少なくとも2層の導体膜を金属配線層として堆積し、絶縁膜の表面部分を除去する工程の後に、配線溝に埋め込まれている金属配線層の外側に位置する導体膜の表面位置を内側に位置する導体膜の表面位置よりも低くする工程を有することを特徴とする。
請求項18記載の半導体装置の製造方法は、請求項17記載の半導体装置の製造方法において、少なくとも2層の導体膜が上層と下層の2層の導体膜からなり、上層の導体膜が銅またはアルミニウムからなり、下層の導体膜が高融点金属または高融点金属化合物からなることを特徴とする。
請求項19記載の半導体装置の製造方法は、第1の絶縁膜に第1の配線溝を形成する工程と、第1の配線溝を埋め込む第1の金属配線層を堆積する工程と、第1の化学的機械的研磨を行うことにより第1の配線溝からはみ出した第1の金属配線層を除去する工程と、第1の絶縁膜の表面部分を除去することにより、この除去後の第1の絶縁膜の表面を第1の配線溝に埋め込まれている第1の金属配線層の表面よりも下方に位置させる工程と、次に、第1の絶縁膜上および第1の金属配線層上に第2の絶縁膜を堆積する工程と、第2の絶縁膜上に第3の絶縁膜を堆積する工程と、第3の絶縁膜に第2の配線溝を形成するとともに、第2の絶縁膜および第3の絶縁膜を貫通するスルーホールを形成することにより所定部分の第1の金属配線層の表面を露出させる工程と、第2の配線溝およびスルーホールを埋め込む第2の金属配線層を堆積する工程と、第2の化学的機械的研磨を行うことにより第2の配線溝およびスルーホールからはみ出した第2の金属配線層を除去する工程と、第3の絶縁膜の表面部分を除去することにより、この除去後の第3の絶縁膜の表面を第2の配線溝に埋め込まれている第2の金属配線層の表面よりも下方に位置させる工程と含む。
請求項20記載の半導体装置の製造方法は、請求項19記載の半導体装置の製造方法において、第1の絶縁膜が、第1の化学的機械的研磨を行う際に用いる研磨砥粒よりも機械的強度の弱い材料よりなり、第3の絶縁膜が、第2の化学的機械的研磨を行う際に用いる研磨砥粒よりも機械的強度の弱い材料よりなることを特徴とする。
請求項21記載の半導体装置の製造方法は、請求項19記載の半導体装置の製造方法において、第1の金属配線層および第2の金属配線層が、銅、アルミニウム、銅と高融点金属または高融点金属化合物、または、アルミニウムと高融点金属または高融点金属化合物からなることを特徴とする。
請求項22記載の半導体装置の製造方法は、請求項19記載の半導体装置の製造方法において、少なくとも2層の導体膜を第1の金属配線層として堆積し、第1の絶縁膜の表面部分を除去する工程の後に、第1の配線溝に埋め込まれている第1の金属配線層の外側に位置する導体膜の表面位置を内側に位置する導体膜の表面位置よりも低くする工程を有するとともに、少なくとも2層の導体膜を第2の金属配線層として堆積し、第3の絶縁膜の表面部分を除去する工程の後に、第2の配線溝に埋め込まれている第2の金属配線層の外側に位置する導体膜の表面位置を内側に位置する導体膜の表面位置よりも低くする工程を有することを特徴とする。
請求項23記載の半導体装置の製造方法は、請求項22記載の半導体装置の製造方法において、第1の金属配線層および第2の金属配線層であるそれぞれの少なくとも2層の導体膜が上層と下層の2層の導体膜からなり、上層の導体膜が銅またはアルミニウムからなり、下層の導体膜が高融点金属または高融点金属化合物からなることを特徴とする。
請求項24記載の半導体装置の製造方法は、請求項19記載の半導体装置の製造方法において、第2の配線溝およびスルーホールを埋め込む第2の金属配線層を堆積する工程は、第2の金属配線層を少なくとも2層の導体膜とし、最下層の導体膜を堆積した後、スルーホール底部にある最下層の導体膜を除去し、その後、最下層より上層の導体膜を堆積することを特徴とする。
本発明によれば、絶縁膜に形成された配線溝に埋め込まれ、かつ絶縁膜の表面よりも上方に配線表面が位置するように金属配線を形成することにより、金属配線間の短絡を防止できる。すなわち、配線溝を形成した絶縁膜に金属配線層を堆積し、CMP(化学的機械的研磨)を行うことにより配線溝からはみ出した金属配線層を除去した後、絶縁膜の表面部分を除去することにより、この除去後の絶縁膜の表面を配線溝に埋め込まれている金属配線層(金属配線)の表面よりも下方に位置させる。ここで、絶縁膜の機械的強度が弱くCMP時に研磨砥粒により絶縁膜上にスクラッチが形成され、その部分に金属配線材料が埋め込まれて金属残が形成されても、その後、絶縁膜の表面部分を除去することで、金属残が除去されて金属配線間の短絡を防止できる。
また、金属配線が少なくとも2層の導体膜で構成されており、配線溝に埋め込まれた外側に位置する導体膜の表面位置が内側に位置する導体膜の表面位置よりも低いように形成することにより、金属配線間の短絡防止の信頼性をより向上できる。すなわち、少なくとも2層の導体膜を金属配線層として堆積し、絶縁膜の表面部分を除去する工程の後に、配線溝に埋め込まれている金属配線層の外側に位置する導体膜の表面位置を内側に位置する導体膜の表面位置よりも低くすることにより、外側に位置する導体膜上に微小に存在している内側に位置する導体膜の材料が完全に除去され、金属配線間の短絡防止に対する信頼性をより向上できる。
また、上記と同様の構成を複数の配線層に適用することで各配線層において金属配線間の短絡を防止できる。また、その場合、上下に隣接する第1と第2の金属配線および第1と第2の金属配線間の接続部のそれぞれの少なくとも一部が同種の導体からなり、第1の金属配線と第2の金属配線と接続部との同種の導体同士が接続されるようにすることにより、第1の金属配線と第2の金属配線の接続抵抗の低抵抗化を図ることができる。さらにこの場合、第1の絶縁膜と第1の金属配線の表面に沿った形状に第2の絶縁膜(拡散酸化防止膜)が形成されていることにより、第1の絶縁膜より上の第1の金属配線の側壁部に沿って第2の絶縁膜が存在するため、その膜厚分、第1の金属配線に対するスルーホールの位置合わせ最大許容ずれ量を大きくすることができる。
(第1の実施形態)
本発明の第1の実施形態に係る半導体装置について、図面を参照しながら説明する。図1は本実施形態の半導体装置の配線構造を示す断面図である。
本発明の第1の実施形態に係る半導体装置について、図面を参照しながら説明する。図1は本実施形態の半導体装置の配線構造を示す断面図である。
シリコンからなる半導体基板(図示せず)上に形成された炭素含有シリコン酸化膜からなる第1の絶縁膜31上に、タンタルナイトライド32aおよび銅32bからなる第1の金属配線32が形成されている。
第1の金属配線32表面は第1の絶縁膜31よりも上方に位置しており、また、第1の金属配線32中では銅32bの表面がタンタルナイトライド32aの表面よりも上方に位置している。この様に、第1の絶縁膜31の表面を第1の金属配線32表面よりも下方に位置させることにより、後述の製造方法の説明で明らかになるが、第1の金属配線32間の短絡を防止させることができる。
第1の絶縁膜31および第1の金属配線32の上部にはシリコン炭化膜からなる第2の絶縁膜33が形成されている。第2の絶縁膜33の目的は銅32bの拡散および酸化防止であるので、シリコン炭化膜の代わりに、シリコン窒化膜やシリコン炭化窒化膜等を用いてもよい。
第2の絶縁膜33上には炭素含有シリコン酸化膜からなる第3の絶縁膜34が形成されており、第3の絶縁膜34中にタンタルナイトライド35aおよび銅35bからなる第2の金属配線35が形成されている。また、第1の金属配線32と第2の金属配線35とはタンタルナイトライド35aおよび銅35bが埋め込まれたスルーホール36により、物理的,電気的に接続されている。
また、第2の金属配線35は第1の金属配線32と同様に、その最表面は第3の絶縁膜34表面よりも上方に位置しており、また、第2の金属配線35中では銅35bの表面がタンタルナイトライド35aの表面よりも上方に位置している。このように形成されることにより、第2の金属配線35間の短絡を防止させることができる。
以下、本発明の第1の実施形態に係る半導体装置の製造方法について、図2を参照しながら説明する。
まず、シリコンからなる半導体基板(図示せず)上にトリメチルシランと二酸化炭素を原料としたプラズマCVD法により、炭素含有シリコン酸化膜からなる第1の絶縁膜51を500nmの膜厚で堆積する(図2(a))。
次に、第1の金属配線溝パターンをフォトリソグラフィー法により形成し、ドライエッチ法により第1の絶縁膜51を250nm程度の深さ分エッチング除去し配線溝52を形成する(図2(b))。
次に、スパッタ法によりタンタルナイトライド53aを20nm,銅53bを電解めっき法により600nm程度堆積する。ここでタンタルナイトライド53aは銅53bの拡散,酸化防止を目的にするものである(図2(c))。
次に、CMP(化学的機械的研磨)法により第1の絶縁膜51上にある不要なタンタルナイトライド53aと銅53bを除去し,第1の金属配線53を形成する。
ここで、第1の絶縁膜51は柔らかい炭素含有シリコン酸化膜からなるため、この第1の金属配線53形成のためのCMP時に、CMP研磨砥粒(アルミナやシリカ等)により、第1の絶縁膜51上にスクラッチ(ひっかき傷状の凹状欠陥)が形成され、その部分に銅53bが埋め込まれてしまい、金属残54が形成される(図2(d))。
次に、炭素含有シリコン酸化膜を溶解させるアルカリ系溶液、たとえば、アミン系アルカリ溶液により、第1の絶縁膜51を表面から50nm程度エッチング除去し、第1の金属配線53の表面よりも第1の絶縁膜51表面を下方に位置させる。この際、金属残54は第1の絶縁膜51からリフトオフされ除去される。第1の絶縁膜51中に形成された、金属残54が除去されることにより第1の金属配線53間の短絡を防止させることができる(図2(e))。
ここで、第1の絶縁膜51表面部分の除去を炭化水素系ガスを用いたドライエッチング法によりエッチングを行った後にアルカリ系溶液で10nm程度エッチング除去を行っても同様の効果が得られる。
次に、塩素系ガスを用いたドライエッチング法によりエッチングを行うことにより、第1の金属配線53の構成要素であるタンタルナイトライド53aを選択的にエッチング除去し、タンタルナイトライド53aの表面を銅53bの表面よりも下方に位置させる。この際、タンタルナイトライド53a上に微小に存在している銅53bが完全に除去され、第1の金属配線53間の短絡に対する信頼性を向上させることができる(図2(f))。
次に、第1の絶縁膜51上および第1の金属配線53上にシリコン炭化膜からなる第2の絶縁膜55を50nm堆積し、第1の金属配線53中の銅53bが拡散,酸化されないように保護をする。続いて炭素含有シリコン酸化膜からなる第3の絶縁膜56を500nm堆積する(図2(g))。
次に、第3の絶縁膜56中に、リソグラフィー法およびドライエッチング法によりスルーホール57および配線溝58を形成する。この時、スルーホール57直下は第1の金属配線53表面が露出するように加工を行う(図2(h))。
次に、第1の金属配線形成の際と同様に、スパッタ法によりタンタルナイトライド59aを20nm,銅59bを電解めっき法により600nm程度堆積する(図2(i))。
次に、第1の金属配線53形成と同様(図2(d),(e),(f)の工程と同様)に、CMP法により第3の絶縁膜56上にある不要なタンタルナイトライド59aと銅59bを除去し,その後、金属残除去のためのアミン系アルカリ溶液による第3の絶縁膜56表面の除去,塩素系ガスでのドライエッチングによるタンタルナイトライド59a表面の除去を行い第2の金属配線59を形成する(図2(j))。
以上のように本実施形態によれば、炭素含有シリコン酸化膜からなる第1の絶縁膜51に配線溝52を形成後、タンタルナイトライド53a、銅53bを堆積し、CMP法により第1の金属配線53を形成し、このCMP時に研磨砥粒により第1の絶縁膜51上にスクラッチが形成され、その部分に銅が埋め込まれて金属残54が形成されるが、その後、第1の絶縁膜51の表面部分をエッチング除去することで、金属残54が除去されて第1の金属配線53間の短絡を防止できる。さらに、タンタルナイトライド53aの表面をエッチングすることで、タンタルナイトライド53a上に微小に存在している銅が完全に除去され、第1の金属配線53間の短絡防止に対する信頼性を向上できる。炭素含有シリコン酸化膜からなる第3の絶縁膜56の配線溝58に形成される第2の金属配線59についいても同様である。
なお、CMP法により第1の金属配線53を形成し、第1の絶縁膜51の表面部分のエッチングにより金属残54を除去した後、タンタルナイトライド53aの表面をエッチングしない場合には、図3のように、タンタルナイトライド53aと銅53bの表面は同一高さであり、この場合は上記実施形態に比べて信頼性は劣るものの第1の金属配線53間の短絡を防止できる。図3では、第2の金属配線については図示していないが第1の金属配線53と同様に形成できる。
また、上記では、第1、第2の金属配線53、59として、銅(53b,59b)とタンタルナイトライド(53a,59a)の2層膜からなる金属配線を例に説明したが、これ以外に、銅とタンタル、銅とバナジウムナイトライド、銅とチタンナイトライド、アルミニウムとチタンナイトライド、銅とタングステンナイトライド、タングステンとチタンナイトライドの2層膜で構成される場合や、銅とタンタルとタンタルナイトライドの3層膜で構成される場合や、銅の1層膜で構成される場合もある。また、第1の金属配線53と第2の金属配線59とが異なる金属膜であってもよい。この場合、第1の金属配線53と第2の金属配線59が、例えば、タングステンとアルミニウム、アルミニウムと銅、タングステンと銅で構成される。
(第2の実施形態)
本発明の第2の実施形態に係る半導体装置について、図面を参照しながら説明する。図4は本実施形態の半導体装置の配線構造を示す断面図である。
本発明の第2の実施形態に係る半導体装置について、図面を参照しながら説明する。図4は本実施形態の半導体装置の配線構造を示す断面図である。
シリコンからなる半導体基板(図示せず)に形成された炭素含有シリコン酸化膜からなる第1の絶縁膜41上に、タンタルナイトライド42aおよび銅42bからなる第1の金属配線42が形成されている。
第1の金属配線42表面は第1の絶縁膜41よりも上方に位置しており、また、第1の金属配線42中では銅42bの表面がタンタルナイトライド42aの表面よりも上方に位置している。
第1の絶縁膜41および第1の金属配線42の上部にはシリコン炭化膜からなる第2の絶縁膜43が形成されている。第2の絶縁膜43の目的は銅42bの拡散および酸化防止であるので、シリコン炭化膜の代わりに、シリコン窒化膜やシリコン炭化窒化膜等を用いてもよい。
第2の絶縁膜43上には炭素含有シリコン酸化膜からなる第3の絶縁膜44が形成されており、第3の絶縁膜44中にタンタルナイトライド45aおよび銅45bからなる第2の金属配線45が形成されている。また、第1の金属配線42と第2の金属配線45とはタンタルナイトライド45aおよび銅45bが埋め込まれたスルーホール46により、物理的,電気的に接続されている。ここで、スルーホール46底部にはタンタルナイトライド45aの層は形成されておらず、第1の金属配線42中の銅42aと第2の金属配線45中の銅45aがスルーホール46底部で直接接触している。
また、第2の金属配線45は第1の金属配線42と同様に、その最表面は第3の絶縁膜44表面よりも上方に位置しており、また、第2の金属配線35中では銅35bの表面がタンタルナイトライド35aの表面よりも上方に位置している。
本実施の形態における第1の実施形態との構造的な違いは、スルーホール46底部にタンタルナイトライド層が形成されておらず、物理的,電気的接続を同種材料で行っていることにあり、これにより、第1の実施形態での効果に加えて、スルーホール部の低抵抗化および信頼性向上を実現できる。さらに、本実施形態では、スルーホール46の第1の金属配線46に対する位置合わせ余裕度を大きくすることができる。
位置合わせ余裕度の拡大効果について図5を用いて説明する。図5は、下層配線に対してスルーホールの位置合わせに関して最大限に許容できるずれ位置を示したものである。銅を用いた配線構造においては銅の拡散,酸化を防ぐために銅は金属もしくは絶縁膜の拡散,酸化防止膜(43)で保護されていなければならない。従来の半導体装置でスルーホール底部のタンタルナイトライドを除去した場合の最大許容ずれ位置は図5(a)の位置になる。本発明の第2の実施形態では、下層配線のタンタルナイトライド42aの外側にシリコン炭化膜(43)が形成されているため、下層配線に対するスルーホールの位置合わせ最大許容ずれ量をシリコン炭化膜厚分(図5(b)中のX)大きくすることができる。
以下、本発明の第2の実施形態に係る半導体装置の製造方法について、図6を参照しながら説明する。
まず、シリコンからなる半導体基板(図示せず)上にトリメチルシランと二酸化炭素を原料としたプラズマCVD法により、炭素含有シリコン酸化膜からなる第1の絶縁膜61を500nmの膜厚で堆積する(図6(a))。
次に、第1の金属配線溝パターンをフォトリソグラフィー法により形成し、ドライエッチ法により第1の絶縁膜61を250nm程度の深さ分エッチング除去し配線溝62を形成する(図6(b))。
次に、スパッタ法によりタンタルナイトライド63aを20nm,銅63bを電解めっき法により600nm程度堆積する。ここでタンタルナイトライド63aは銅63bの拡散,酸化防止を目的にするものである(図6(c))。
次に、CMP(化学的機械的研磨)法により第1の絶縁膜61上にある不要なタンタルナイトライド63aと銅63bを除去し,第1の金属配線63を形成する。
ここで、第1の絶縁膜61は柔らかい炭素含有シリコン酸化膜からなるため、この第1の金属配線63形成のためのCMP時に、CMP研磨砥粒(アルミナやシリカ等)により、第1の絶縁膜61上にスクラッチ(ひっかき傷状の凹状欠陥)が形成され、その部分に銅63bが埋め込まれてしまい、金属残64が形成される(図6(d))。
次に、炭素含有シリコン酸化膜を溶解させるアルカリ系溶液、たとえば、アミン系アルカリ溶液により、第1の絶縁膜61を表面から50nm程度エッチング除去し、第1の金属配線63の表面よりも第1の絶縁膜61表面を下方に位置させる。この際、金属残64は第1の絶縁膜61からリフトオフされ除去される。第1の絶縁膜61中に形成された、金属残64が除去されることにより第1の金属配線63間の短絡を防止させることができる(図6(e))。
ここで、第1の絶縁膜61の除去を炭化水素系ガスを用いたドライエッチング法によりエッチングを行った後にアルカリ系溶液で10nm程度エッチング除去を行っても同様の効果が得られる。
次に、塩素系ガスを用いたドライエッチング法によりエッチングを行うことにより、第1の金属配線63の構成要素であるタンタルナイトライド63aを選択的にエッチング除去し、タンタルナイトライド63aの表面を銅63bの表面よりも下方に位置させる。この際、タンタルナイトライド63a上に微小に存在している銅63bが完全に除去され、第1の金属配線63間の短絡に対する信頼性を向上させることができる(図6(f))。
次に、第1の絶縁膜61上および第1の金属配線63上にシリコン炭化膜からなる第2の絶縁膜65を50nm堆積し、第1の金属配線63中の銅63bが拡散,酸化されないように保護をする。続いて炭素含有シリコン酸化膜からなる第3の絶縁膜66を500nm堆積する(図6(g))。
次に、第3の絶縁膜66中に、リソグラフィー法およびドライエッチング法によりスルーホール67および配線溝68を形成する。この時、スルーホール67直下は第1の金属配線63表面が露出するように加工を行う(図6(h))。
ここまでは、本発明の第1の実施形態の半導体装置の製造方法と全く同様である。
次に、第1の金属配線形成の際と同様に、スパッタ法によりタンタルナイトライド69aを20nm堆積する。この際、スルーホール67底部はその形状のためタンタルナイトライドの被服率が配線溝68底部より少なくなる。(図6(i))。
次に、アルゴンのみのバイアススパッタ法により、スルーホール67底部のタンタルナイトライド69aを除去し、第1の金属配線63表面の銅63bを露出させる。このとき、配線溝底部のタンタルナイトライド69aは残るようにバイアス電圧を調整する(図6(j))。
次に、タンタルナイトライド69aおよびスルーホール67底部の第1の金属配線63表面に露出している銅63b上に、銅69bを電解めっき法により600nm程度堆積する(図6(k))。
次に、第1の金属配線63形成と同様(図6(d,e,f)に、CMP法により第3の絶縁膜66上にある不要なタンタルナイトライド69aと銅69bを除去し,その後、金属残除去のためのアミン系アルカリ溶液による第3の絶縁膜66表面の除去,塩素系ガスでのドライエッチングによるタンタルナイトライド69a表面の除去を行い第2の金属配線69を形成する(図6(l))。
以上のように本実施形態によれば、第1の実施形態と同様の効果が得られる他、第1の金属配線63と第2の金属配線69との物理的,電気的接続を同種材料で行うことができ、かつ、スルーホール67の第1の金属配線63に対する位置合わせ余裕度を大きくすることができる。その結果、スルーホール部の低抵抗化および信頼性向上を実現した半導体装置を製造できる。
なお、第1の金属配線63と第2の金属配線69を、図3の金属配線53のようにタンタルナイトライドと銅の表面が同一となるようにしてもよい。
本発明にかかる半導体装置およびその製造方法は、金属配線形成時の金属残が原因となる金属配線間の短絡を防止することができ、層間絶縁膜として機械的強度の弱い炭素含有シリコン酸化膜等を用いた場合等に有用である。
1 第1の絶縁膜
2 第1の金属配線
3 第2の絶縁膜
4 金属残
5 第3の絶縁膜
6 第2の金属配線
6a タンタルナイトライド
6b 銅
7 スルーホール
11 第1の絶縁膜
12 配線溝
13a タンタルナイトライド
13b 銅
13 第1の金属配線
14 金属残
15 第2の絶縁膜
16 第3の絶縁膜
17 スルーホール
18 配線溝
19a タンタルナイトライド
19b 銅
19 第2の金属配線
20 金属残
31 第1の絶縁膜
32a タンタルナイトライド
32b 銅
32 第1の金属配線
33 第2の絶縁膜
34 第3の絶縁膜
35a タンタルナイトライド
35b 銅
35 第2の金属配線
36 スルーホール
41 第1の絶縁膜
42a タンタルナイトライド
42b 銅
42 第1の金属配線
43 第2の絶縁膜
44 第3の絶縁膜
45a タンタルナイトライド
45b 銅
45 第2の金属配線
46 スルーホール
51 第1の絶縁膜
52 配線溝
53a タンタルナイトライド
53b 銅
53 第1の金属配線
54 金属残
55 第2の絶縁膜
56 第3の絶縁膜
57 スルーホール
58 配線溝
59a タンタルナイトライド
59b 銅
59 第2の金属配線
61 第1の絶縁膜
62 配線溝
63a タンタルナイトライド
63b 銅
63 第1の金属配線
64 金属残
65 第2の絶縁膜
66 第3の絶縁膜
67 スルーホール
68 配線溝
69a タンタルナイトライド
69b 銅
69 第2の金属配線
2 第1の金属配線
3 第2の絶縁膜
4 金属残
5 第3の絶縁膜
6 第2の金属配線
6a タンタルナイトライド
6b 銅
7 スルーホール
11 第1の絶縁膜
12 配線溝
13a タンタルナイトライド
13b 銅
13 第1の金属配線
14 金属残
15 第2の絶縁膜
16 第3の絶縁膜
17 スルーホール
18 配線溝
19a タンタルナイトライド
19b 銅
19 第2の金属配線
20 金属残
31 第1の絶縁膜
32a タンタルナイトライド
32b 銅
32 第1の金属配線
33 第2の絶縁膜
34 第3の絶縁膜
35a タンタルナイトライド
35b 銅
35 第2の金属配線
36 スルーホール
41 第1の絶縁膜
42a タンタルナイトライド
42b 銅
42 第1の金属配線
43 第2の絶縁膜
44 第3の絶縁膜
45a タンタルナイトライド
45b 銅
45 第2の金属配線
46 スルーホール
51 第1の絶縁膜
52 配線溝
53a タンタルナイトライド
53b 銅
53 第1の金属配線
54 金属残
55 第2の絶縁膜
56 第3の絶縁膜
57 スルーホール
58 配線溝
59a タンタルナイトライド
59b 銅
59 第2の金属配線
61 第1の絶縁膜
62 配線溝
63a タンタルナイトライド
63b 銅
63 第1の金属配線
64 金属残
65 第2の絶縁膜
66 第3の絶縁膜
67 スルーホール
68 配線溝
69a タンタルナイトライド
69b 銅
69 第2の金属配線
Claims (24)
- 絶縁膜に形成された配線溝に埋め込まれ、かつ前記絶縁膜の表面よりも上方に配線表面が位置する金属配線を備えた半導体装置。
- 前記絶縁膜が、シリコン酸化膜よりも機械的強度の弱い材料よりなることを特徴とする、請求項1記載の半導体装置。
- 第1の絶縁膜に形成された配線溝に埋め込まれ、かつ前記第1の絶縁膜の表面よりも上方に配線表面が位置する金属配線と、
前記第1の絶縁膜および前記金属配線上で前記第1の絶縁膜と前記金属配線の表面に沿った形状に形成された第2の絶縁膜とを備えた半導体装置。 - 前記第1の絶縁膜が、シリコン酸化膜よりも機械的強度の弱い材料よりなることを特徴とする、請求項3記載の半導体装置。
- 前記金属配線が、銅、アルミニウム、銅と高融点金属または高融点金属化合物、または、アルミニウムと高融点金属または高融点金属化合物からなることを特徴とする、請求項1または3記載の半導体装置。
- 前記金属配線は少なくとも2層の導体膜が前記配線溝に埋め込まれて構成されており、前記配線溝に埋め込まれた外側に位置する前記導体膜の表面位置が内側に位置する前記導体膜の表面位置よりも低いことを特徴とする、請求項1または3記載の半導体装置。
- 前記少なくとも2層の導体膜が上層と下層の2層の導体膜からなり、前記上層の導体膜が銅またはアルミニウムからなり、前記下層の導体膜が高融点金属または高融点金属化合物からなることを特徴とする、請求項6記載の半導体装置。
- 第1の絶縁膜に形成された第1の配線溝に埋め込まれ、かつ前記第1の絶縁膜の表面よりも上方に配線表面が位置する第1の金属配線と、
前記第1の絶縁膜および前記第1の金属配線上で前記第1の絶縁膜と前記第1の金属配線の表面に沿った形状に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された第3の絶縁膜と、
前記第3の絶縁膜に形成された第2の配線溝に埋め込まれ、かつ前記第3の絶縁膜の表面よりも上方に配線表面が位置する第2の金属配線と、
前記第2の絶縁膜および第3の絶縁膜中に形成され前記第1の金属配線と前記第2の金属配線とを接続する接続部とを備えた半導体装置。 - 前記第1の金属配線と前記第2の金属配線が、異なる導体膜からなることを特徴とする、請求項8記載の半導体装置。
- 前記第1の金属配線と前記第2の金属配線の少なくとも一方は、少なくとも2層の導体膜が前記配線溝に埋め込まれて構成されており、前記配線溝に埋め込まれた外側に位置する前記導体膜の表面位置が内側に位置する前記導体膜の表面位置よりも低いことを特徴とする、請求項8記載の半導体装置。
- 前記少なくとも2層の導体膜が上層と下層の2層の導体膜からなり、前記上層の導体膜が銅またはアルミニウムからなり、前記下層の導体膜が高融点金属または高融点金属化合物からなることを特徴とする、請求項10記載の半導体装置。
- 前記第1の絶縁膜および第3の絶縁膜が、シリコン酸化膜よりも機械的強度の弱い材料よりなることを特徴とする、請求項8記載の半導体装置。
- 前記第1の金属配線と前記第2の金属配線と前記接続部とはそれぞれの少なくとも一部が同種の導体からなり、前記第1の金属配線と前記第2の金属配線と前記接続部との前記同種の導体同士が接続されていることを特徴とする、請求項8記載の半導体装置。
- 絶縁膜に配線溝を形成する工程と、
前記配線溝を埋め込む金属配線層を堆積する工程と、
化学的機械的研磨を行うことにより前記配線溝からはみ出した前記金属配線層を除去する工程と、
前記絶縁膜の表面部分を除去することにより、この除去後の前記絶縁膜の表面を前記配線溝に埋め込まれている前記金属配線層の表面よりも下方に位置させる工程とを含む半導体装置の製造方法。 - 前記絶縁膜が、前記化学的機械的研磨を行う際に用いる研磨砥粒よりも機械的強度の弱い材料よりなることを特徴とする、請求項14記載の半導体装置の製造方法。
- 前記金属配線層が、銅、アルミニウム、銅と高融点金属または高融点金属化合物、または、アルミニウムと高融点金属または高融点金属化合物からなることを特徴とする、請求項14記載の半導体装置の製造方法。
- 少なくとも2層の導体膜を前記金属配線層として堆積し、
前記絶縁膜の表面部分を除去する工程の後に、前記配線溝に埋め込まれている前記金属配線層の外側に位置する前記導体膜の表面位置を内側に位置する前記導体膜の表面位置よりも低くする工程を有することを特徴とする、請求項14記載の半導体装置の製造方法。 - 前記少なくとも2層の導体膜が上層と下層の2層の導体膜からなり、前記上層の導体膜が銅またはアルミニウムからなり、前記下層の導体膜が高融点金属または高融点金属化合物からなることを特徴とする、請求項17記載の半導体装置の製造方法。
- 第1の絶縁膜に第1の配線溝を形成する工程と、
前記第1の配線溝を埋め込む第1の金属配線層を堆積する工程と、
第1の化学的機械的研磨を行うことにより前記第1の配線溝からはみ出した前記第1の金属配線層を除去する工程と、
前記第1の絶縁膜の表面部分を除去することにより、この除去後の前記第1の絶縁膜の表面を前記第1の配線溝に埋め込まれている前記第1の金属配線層の表面よりも下方に位置させる工程と、
次に、前記第1の絶縁膜上および第1の金属配線層上に第2の絶縁膜を堆積する工程と、
前記第2の絶縁膜上に第3の絶縁膜を堆積する工程と、
前記第3の絶縁膜に第2の配線溝を形成するとともに、前記第2の絶縁膜および第3の絶縁膜を貫通するスルーホールを形成することにより所定部分の前記第1の金属配線層の表面を露出させる工程と、
前記第2の配線溝およびスルーホールを埋め込む第2の金属配線層を堆積する工程と、
第2の化学的機械的研磨を行うことにより前記第2の配線溝およびスルーホールからはみ出した前記第2の金属配線層を除去する工程と、
前記第3の絶縁膜の表面部分を除去することにより、この除去後の前記第3の絶縁膜の表面を前記第2の配線溝に埋め込まれている前記第2の金属配線層の表面よりも下方に位置させる工程と含む半導体装置の製造方法。 - 前記第1の絶縁膜が、前記第1の化学的機械的研磨を行う際に用いる研磨砥粒よりも機械的強度の弱い材料よりなり、前記第3の絶縁膜が、前記第2の化学的機械的研磨を行う際に用いる研磨砥粒よりも機械的強度の弱い材料よりなることを特徴とする、請求項19記載の半導体装置の製造方法。
- 前記第1の金属配線層および前記第2の金属配線層が、銅、アルミニウム、銅と高融点金属または高融点金属化合物、または、アルミニウムと高融点金属または高融点金属化合物からなることを特徴とする、請求項19記載の半導体装置の製造方法。
- 少なくとも2層の導体膜を前記第1の金属配線層として堆積し、
前記第1の絶縁膜の表面部分を除去する工程の後に、前記第1の配線溝に埋め込まれている前記第1の金属配線層の外側に位置する前記導体膜の表面位置を内側に位置する前記導体膜の表面位置よりも低くする工程を有するとともに、
少なくとも2層の導体膜を前記第2の金属配線層として堆積し、
前記第3の絶縁膜の表面部分を除去する工程の後に、前記第2の配線溝に埋め込まれている前記第2の金属配線層の外側に位置する前記導体膜の表面位置を内側に位置する前記導体膜の表面位置よりも低くする工程を有することを特徴とする、請求項19記載の半導体装置の製造方法。 - 前記第1の金属配線層および前記第2の金属配線層であるそれぞれの前記少なくとも2層の導体膜が上層と下層の2層の導体膜からなり、前記上層の導体膜が銅またはアルミニウムからなり、前記下層の導体膜が高融点金属または高融点金属化合物からなることを特徴とする、請求項22記載の半導体装置の製造方法。
- 前記第2の配線溝およびスルーホールを埋め込む第2の金属配線層を堆積する工程は、
前記第2の金属配線層を少なくとも2層の導体膜とし、最下層の前記導体膜を堆積した後、前記スルーホール底部にある前記最下層の導体膜を除去し、その後、最下層より上層の前記導体膜を堆積することを特徴とする、請求項19記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003309883A JP2005079434A (ja) | 2003-09-02 | 2003-09-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003309883A JP2005079434A (ja) | 2003-09-02 | 2003-09-02 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079434A true JP2005079434A (ja) | 2005-03-24 |
Family
ID=34411913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003309883A Pending JP2005079434A (ja) | 2003-09-02 | 2003-09-02 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079434A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006112202A1 (ja) * | 2005-04-08 | 2006-10-26 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
JP2010258213A (ja) * | 2009-04-24 | 2010-11-11 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2010258215A (ja) * | 2009-04-24 | 2010-11-11 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
WO2013054739A1 (ja) * | 2011-10-12 | 2013-04-18 | ソニー株式会社 | 半導体装置の製造方法、及び、半導体装置 |
-
2003
- 2003-09-02 JP JP2003309883A patent/JP2005079434A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006112202A1 (ja) * | 2005-04-08 | 2006-10-26 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
JP2010258213A (ja) * | 2009-04-24 | 2010-11-11 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2010258215A (ja) * | 2009-04-24 | 2010-11-11 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
US8624399B2 (en) | 2009-04-24 | 2014-01-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
WO2013054739A1 (ja) * | 2011-10-12 | 2013-04-18 | ソニー株式会社 | 半導体装置の製造方法、及び、半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009004665A (ja) | 半導体装置の製造方法 | |
JP2006032864A (ja) | 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法 | |
JP2005072384A (ja) | 電子デバイスの製造方法 | |
JP2006019480A (ja) | 半導体装置の製造方法 | |
JPWO2006046487A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007035996A (ja) | 半導体装置およびその製造方法 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011171705A (ja) | 半導体装置及びその製造方法 | |
US20080239618A1 (en) | Manufacture of 3 dimensional mim capacitors in the last metal level of an integrated circuit | |
JP4878434B2 (ja) | 半導体装置およびその製造方法 | |
JP5285612B2 (ja) | 半導体デバイスおよび相互接続構造体の形成方法 | |
JP2000323479A (ja) | 半導体装置およびその製造方法 | |
JPH10284600A (ja) | 半導体装置及びその製造方法 | |
JP2004228111A (ja) | 半導体装置及びその製造方法 | |
JP2006216809A (ja) | 半導体装置及びその製造方法 | |
JP2006324584A (ja) | 半導体装置およびその製造方法 | |
JP2005203672A (ja) | 半導体装置の製造方法 | |
JP4012163B2 (ja) | 半導体装置 | |
JP2005079434A (ja) | 半導体装置およびその製造方法 | |
JP2005079513A (ja) | 半導体装置及びその製造方法 | |
JP4540504B2 (ja) | 半導体装置の製造方法 | |
JP2010141024A (ja) | 半導体装置の製造方法および半導体装置 | |
KR20060058822A (ko) | 매립형 커패시터의 제조방법 | |
JP2009146958A (ja) | 半導体装置及びその製造方法 | |
JP4167672B2 (ja) | 半導体装置の製造方法 |