JP2010141024A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】エアギャップ部を有し、かつ、高い機械的強度を有する半導体装置およびその製造方法を提供する。
【解決手段】酸素を含有する層間絶縁膜ＩＬ１の複数の溝部の側壁を被覆するバリア金属層ＡＬが形成される。複数の溝部を充填するように配線金属層ＰＣが形成される。層間絶縁膜ＩＬ１の酸素を熱拡散させることによってバリア金属層ＡＬの少なくとも一部を酸化することで、酸化物バリア層ＢＬ１が形成される。配線金属層のうち複数の溝部の外側の部分を除去することによって、第１および第２の配線間領域ＩＷ１，ＩＷ２と第１〜第３の配線ＷＲ１〜ＷＲ３とが形成される。第１の配線間領域ＩＷ１を覆い、かつ第２の配線間領域ＩＷ２上に開口部ＯＰを有するライナー膜ＬＮ１が形成される。開口部ＯＰを介したエッチングが行なわれる。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、特に、エアギャップ部を有する半導体装置およびその製造方法に関するものである。

近年まで、集積回路の高速化は、微細化プロセスを進め、トランジスタのゲート長を縮めることにより達成されてきた。しかし、微細化が進むにつれて集積回路の配線部における遅延が問題となった。この遅延は、配線抵抗（Ｒ）と配線間容量（Ｃ）の積（ＲＣ積）に比例する。微細化が進められると、配線が細くなることによる配線抵抗の増大と、配線間隔が短くなることによる配線間容量の増大とが生じる。１３０ｎｍノード以降では、配線抵抗の低減のために配線層に銅（Ｃｕ）が用いられ、配線間容量の低減のために配線層間に低誘電率膜（ｌｏｗ−ｋ膜）が用いられている。しかし３２ｎｍノード以降では、さらなる配線間容量の低減のために、配線間に絶縁膜がない部分（エアギャップ部）を有する構造（エアギャップ構造）が検討されている。

エアギャップ部の形成法の１つとして、いわゆる（デュアル）ダマシン法により配線を形成した後に、層間絶縁膜を除去する方法がある。この方法では、まず層間絶縁膜中に配線・ビアとなる箇所が溝や接続孔として形成され、この溝や接続孔が配線材料（Ｃｕ）の膜で埋め込まれ、この膜の余分な部分がＣＭＰ(Chemical Mechanical Polish)法により取り除かれることでＣｕ配線が形成される。そして層間絶縁膜のエッチングによる除去が行なわれる。この方法では、層間絶縁膜をエッチングする際に、Ｃｕ配線をバリア膜で保護する必要がある。

このようにバリア膜を用いるエアギャップ部の形成方法は、たとえば特開２００７−４８９７４号公報（特許文献１）に記載されている。この公報によれば、以下の工程が行なわれる。

まず少なくともＳｉを含む絶縁膜中に配線用の溝が形成される。溝中に、所定の金属元素を含みＣｕを主成分とする合金膜が埋め込まれる。合金膜上および絶縁膜上に、少なくともＳｉを含むポーラス膜が形成される。ポーラス膜越しに少なくともＯ₂ガスを含んだエッチングが熱処理と共に行なわれる。絶縁膜が除去されて空洞が形成されると同時に、合金膜の表面上に所定の金属元素とＳｉ元素と上記Ｏ₂ガスからのＯ元素との化合物を主成分とするバリア膜が自己整合的に形成される。
特開２００７−４８９７４号公報

上記公報の技術によれば、絶縁膜が形成されていた領域の全体が空洞となってしまうため、半導体装置の機械強度が不足してしまうことがあるという問題がある。

本発明は、上記課題を鑑みてなされたものであり、その目的は、エアギャップ部を有し、かつ、高い機械的強度を有する半導体装置およびその製造方法を提供することである。

本発明の一実施の形態における半導体装置の製造方法は、以下の工程を有する。
酸素を含有する層間絶縁膜が半導体基板上に形成される。層間絶縁膜に第１〜第３の溝部が形成される。金属からなり、第１〜第３の溝部の各々の側壁を被覆するバリア金属層が形成される。第１〜第３の溝部を充填するように層間絶縁膜上に、銅を含有する配線金属層が形成される。層間絶縁膜に含有される酸素を熱拡散させることによってバリア金属層の少なくとも一部を酸化することで、金属酸化物からなる酸化物バリア層が形成される。配線金属層のうち第１〜第３の溝部の外側の部分を除去することによって、第１の配線間領域によって互いに分離された第１および第２の配線と、第２の配線間領域によって第２の配線と分離された第３の配線とが形成される。第１〜第３の配線が形成された後に、第１および第２の配線間領域と第１〜第３の配線との上に位置し、かつ第１の配線間領域を覆い、かつ第２の配線間領域上に開口部を有するライナー膜が形成される。開口部を介したエッチングにより層間絶縁膜のうち第２の配線間領域の部分を除去することによって、第２の配線間領域を気体および真空のいずれかによって満たすエアギャップ部が形成され、かつ層間絶縁膜のうち第１の配線間領域の部分が残存される。

本発明の一実施の形態における半導体装置は、半導体基板と、第１〜第３の配線と、酸化物バリア層と、層間絶縁膜と、エアギャップ部とを有する。第１〜第３の配線は、銅を含有し、半導体基板上に設けられている。第１および第２の配線の間は第１の配線間領域によって分離され、第２および第３の配線の間は第２の配線間領域によって分離されている。酸化物バリア層は、金属酸化物からなり、第１および第２の配線間領域と、第１〜第３の配線との界面を隔てている。層間絶縁膜は、酸素を含有し、第１の配線間領域を埋めこんでいる。エアギャップ部は、第２の配線間領域を気体および真空のいずれかによって満たしている。

本実施の形態によれば、開口部を介したエッチングにより層間絶縁膜のうち第２の配線間領域の部分を除去することによって、第２の配線間領域を気体および真空のいずれかによって満たすエアギャップ部が形成され、かつ層間絶縁膜のうち第１の配線間領域の部分が残存される。これにより、配線間容量を低減するためのエアギャップ部を有し、かつ残存された層間絶縁膜によって機械的強度が高められた半導体装置を得ることができる。

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す部分断面図である。図１を参照して、本実施の形態の半導体装置は、半導体基板ＥＬと、多層配線層ＷＬと、パッシベーション層ＰＬとを有する。半導体基板ＥＬの多層配線層ＷＬ側には、トランジスタなどの半導体素子（図示せず）が形成されている。多層配線層ＷＬは半導体基板ＥＬ上に形成されている。パッシベーション層ＰＬは多層配線層ＷＬ上に形成されている。

図２は、図１の破線部ＩＩの概略拡大図である。また図３は、図２の破線部ＩＩＩの概略拡大図である。主に図２を参照して、多層配線層ＷＬは、複数の配線ＣＡと、下部酸化アルミニウム層ＢＬ０と、上部酸化アルミニウム層ＢＬ１（酸化物バリア層）と、下部層間絶縁膜ＩＬ０と、上部層間絶縁膜ＩＬ１（層間絶縁膜）と、下部エアギャップＡＧ０と、上部エアギャップＡＧ１（エアギャップ部）と、下部エアギャップＡＧ０と、上部ライナー膜ＬＮ１と、下部ライナー膜ＬＮ０とを有する。

複数の配線ＣＡは、銅を含有している。また複数の配線ＣＡの各々は、下部配線ＣＡ０（導体部）と、上部配線ＣＡ１とを有する。下部配線ＣＡ０は、上部配線ＣＡ１の半導体基板ＥＬ（図１）側の面（図２における上部配線ＣＡ１の下面）に接している。上部配線ＣＡ１の各々は、第１〜第３の配線ＷＲ１〜ＷＲ３を含む。

第１および第２の配線ＷＲ１，ＷＲ２の間は、第１の配線間領域ＩＷ１によって分離されている。また第２および第３の配線ＷＲ２，ＷＲ３の間は、第２の配線間領域ＩＷ２によって分離されている。

上部酸化アルミニウム層ＢＬ１は、第１および第２の配線間領域ＩＷ１，ＩＷ２と、配線ＷＲ１〜ＷＲ３との界面を隔てている。また上部酸化アルミニウム層はアルミニウムの酸化物を含む金属酸化物からなる。上部酸化アルミニウム層ＢＬ１の厚さは、たとえば０．５〜１０ｎｍである。

上部層間絶縁膜ＩＬ１は、第１の配線間領域ＩＷ１を埋めこんでいる。また上部層間絶縁膜ＩＬ１は、酸素を含有する絶縁材料からなる。この絶縁材料は、たとえばシリカ系絶縁材料であり、より具体的には、たとえばＳｉＯ₂またはＳｉＯＣである。

上部エアギャップＡＧ１は、第２の配線間領域ＩＷ２を気体および真空のいずれかによって満たしている。これにより第２の配線間領域ＩＷ２の誘電率は、第１の配線間領域ＩＷ１の誘電率よりも小さくされている。

上部ライナー膜ＬＮ１は、第１および第２の配線間領域ＩＷ１，ＩＷ２と第１〜第３の配線ＷＲ１〜ＷＲ３との上に位置している。また上部ライナー膜ＬＮ１は、第１の配線間領域ＩＷ１を覆っている。また上部ライナー膜ＬＮ１は、第２の配線間領域ＩＷ２上に開口部ＯＰを有する。上部ライナー膜ＬＮ１は、配線ＣＡ中のＣｕの拡散を遮断することができる材料からなる。この材料は、たとえば、ＳｉＮ、ＳｉＣおよびＳｉＣＮのいずれかである。

なお下部配線ＣＡ０、下部酸化アルミニウム層ＢＬ０、下部層間絶縁膜ＩＬ０、下部ライナー膜ＬＮ０および下部エアギャップＡＧ０のそれぞれの材料は、たとえば上部配線ＣＡ１、上部酸化アルミニウム層ＢＬ１、上部層間絶縁膜ＩＬ１、上部ライナー膜ＬＮ１および上部エアギャップＡＧ１のそれぞれの材料と同様のものが用いられている。

次に本実施の形態の半導体装置の製造方法について説明する。図４〜図９のそれぞれは、本発明の実施の形態１における半導体装置の製造方法の第１〜第６工程を、図３の図示範囲において示す概略的な断面図である。

まず、トランジスタなどの半導体素子が形成された半導体基板ＥＬ（図１）が準備される。

図４を参照して、半導体基板ＥＬ上に、下部配線ＣＡ０と、下部酸化アルミニウム層ＢＬ０と、下部エアギャップＡＧ０とが形成される。これらの形成方法としては、後述する上部配線ＣＡ１と、上部酸化アルミニウム層ＢＬ１と、上部エアギャップＡＧ１との形成方法と同様の方法を用いることができる。

次に半導体基板ＥＬ上に、下部ライナー膜ＬＮ０と、酸素を含有する上部層間絶縁膜ＩＬ１との積層膜が形成される。次にこの積層膜に、接続孔ＴＨと配線溝ＷＴとを有する溝部が形成される。この溝部は、たとえばドライエッチング法により形成することができる。

図５を参照して、上記溝部の側壁および底面を被覆するアルミニウム層ＡＬ（バリア金属層）が形成される。このアルミニウム層ＡＬ上に銅シード層ＣＳが形成される。アルミニウム層ＡＬおよび銅シード層ＣＳの各々は、たとえばＰＶＤ(Physical Vapor Deposition)法により形成することができる。

図６を参照して、アルミニウム層ＡＬおよび銅シード層ＣＳを介して上記溝部を充填するように、上部層間絶縁膜ＩＬ１上に、銅層ＰＣ（配線金属層）が形成される。銅層ＰＣの形成は、たとえば純銅めっきにより行なうことができる。

主に図７を参照して、次に熱処理が行なわれる。熱処理の温度は、たとえば１００〜５００℃である。また熱処理の雰囲気は、たとえば真空または弱い酸化雰囲気である。この熱処理によって、上部層間絶縁膜ＩＬ１に含有される酸素が熱拡散される。これによってアルミニウム層ＡＬ（図６）の少なくとも一部を酸化することで、上部酸化アルミニウム層ＢＬ１が形成される。またこの熱処理によって、アルミニウム層ＡＬ（図６）の一部が銅層ＰＣ（図６）に拡散されることで、銅層ＰＣから銅・アルミニウム層ＰＣＡが形成される。

次に、銅・アルミニウム層ＰＣＡおよび上部酸化アルミニウム層ＢＬ１のうち上部層間絶縁膜ＩＬ１の溝部の外側の部分が、ＣＭＰ法によって除去される。

主に図８を参照して、上記の除去によって、第３の配線ＷＲ３が形成される。また同時に、第１および第２の配線ＷＲ１，ＷＲ２（図２）が形成される。これら第１〜第３の配線ＷＲ１〜ＷＲ３（図２）と、第１および第２の配線間領域ＩＷ１，ＩＷ２（図２）との上に、上部ライナー膜ＬＮ１が形成される。

主に図９を参照して、第２の配線間領域ＩＷ２上に選択的に、開口部ＯＰが形成される。この際、第１の配線間領域ＩＷ１（図２）上には開口部は形成されないため、第１の配線間領域ＩＷ１は上部ライナー膜ＬＮ１によって覆われたままである。開口部ＯＰの選択的な形成は、たとえばフォトリソグラフィ技術によって行なうことができる。

次に開口部ＯＰを介したエッチングにより上部層間絶縁膜ＩＬ１のうち第２の配線間領域ＩＷ２の部分が除去される。エッチング方法としては、たとえばウエットエッチング法を用いることができる。このエッチングにより、第２の配線間領域ＩＷ２を気体および真空のいずれかによって満たす上部エアギャップＡＧ１（図３）が形成される。このエッチングの際、第１の配線間領域ＩＷ１（図２）は上部ライナー膜ＬＮ１によって覆われているので、上部層間絶縁膜ＩＬ１のうち第１の配線間領域ＩＷ１の部分は残存する。

以上により本実施の形態の半導体装置（図１〜図３）が得られる。
本実施の形態によれば、開口部ＯＰ（図９）を介したエッチングにより上部層間絶縁膜ＩＬ１のうち第２の配線間領域ＩＷ２の部分を除去することによって、図２に示すように、第２の配線間領域ＩＷ２を気体および真空のいずれかによって満たす上部エアギャップＡＧ１が形成され、かつ上部層間絶縁膜ＩＬ１のうち第１の配線間領域ＩＷ１の部分が残存される。これにより、第２および第３の配線ＷＲ２，ＷＲ３の間の配線間容量を低減するための上部エアギャップＡＧ１を有し、かつ第１の配線間領域ＩＷ１に位置する上部層間絶縁膜ＩＬ１によって機械的強度が高められた半導体装置を得ることができる。

また開口部ＯＰが設けられる位置は任意に選択することができる。よって配線間容量を低減したい領域に選択的に上部エアギャップＡＧ１を形成することができる。

またアルミニウム層ＡＬ（図６）のうち、上部配線ＣＡ１となる部分（銅層ＰＣの溝内の部分）と下部配線ＣＡ０の境界部分に位置していた部分のアルミニウム元素は、図３の領域ＮＢに示すように、ほぼ熱拡散によって消散される。よってこの境界部分における電気抵抗がアルミニウム元素の存在によって増大することを抑制することができる。

また上部酸化アルミニウム層ＢＬ１によって、上部エアギャップＡＧ１を形成するためのエッチングにおける第１〜第３の配線ＷＲ１〜ＷＲ３へのダメージを抑制することができる。

また銅・アルミニウム層ＰＣＡ（図７）から配線ＣＡ（図８）が形成されるので、配線ＣＡはアルミニウムを含有する。これにより純銅からなる配線の信頼性に比して、より高い信頼性が確保される。

上記の説明においては、アルミニウム層ＡＬ（図６）が上部層間絶縁膜ＩＬ１とのみ反応することで上部酸化アルミニウム層ＢＬ１（図７）が形成される例を示したが、これ以外に、以下に説明する変形例が用いられてもよい。

図１０は、本発明の実施の形態１の変形例における半導体装置の製造方法の一工程を示す概略的な部分断面図であり、図８の工程に対応する図である。本変形例においては、熱処理条件などを変えることにより、アルミニウム層ＡＬ（図６）および下部配線ＣＡ０の各々と下部ライナー膜ＬＮ０との界面での反応によって、炭化アルミニウム（ＡｌＣ）層ＢＬ２（図１０）が形成される。次に、図９と同様の開口部ＯＰが形成される。次に、下部酸化アルミニウム層ＢＬ０、上部酸化アルミニウム層ＢＬ１、および炭化アルミニウム層ＢＬ２によって配線ＣＡへのダメージを抑制しながら、エッチングによって上部層間絶縁膜ＩＬ１および下部ライナー膜ＬＮ０が除去される。

本変形例によれば、上部層間絶縁膜ＩＬ１に加えて下部ライナー膜ＬＮ０も除去できるので、配線容量をより一層低減することができる。

（実施の形態２）
図１１は、本発明の実施の形態２における半導体装置の構成を、図１の破線部ＩＩに示す図示範囲において概略的に示す部分断面図である。また図１２は、図１１の破線部ＸＩＩの概略拡大図である。図１１および図１２を参照して、本実施の形態の半導体装置は、上部配線ＣＡ１および下部配線ＣＡ０からなる配線ＣＡ（実施の形態１）の代わりに、上部配線ＣＣ１および下部配線ＣＣ０からなる配線ＣＣを有する。配線ＣＣは、上部酸化アルミニウム層ＢＬ１に含まれる酸化アルミニウムに含有される金属元素であるアルミニウム元素を含有していない。より具体的には、配線ＣＣは、たとえば純銅からなる。

次に本実施の形態の半導体装置の製造方法について説明する。図１３〜図１６のそれぞれは、本発明の実施の形態２における半導体装置の製造方法の第１〜第４工程を、図１２に対応する図示範囲において示す概略的な部分断面図である。

図１３を参照して、実施の形態１と同様に、上部層間絶縁膜ＩＬ１の溝部の側壁および底面を被覆するアルミニウム層ＡＬ（バリア金属層）が形成される。

図１４を参照して、次に実施の形態１と同様の熱処理が行なわれる。この熱処理によって、上部層間絶縁膜ＩＬ１に含有される酸素が熱拡散される。これによってアルミニウム層ＡＬ（図６）の一部を酸化することで、上部酸化アルミニウム層ＢＬ１が形成される。次に残存したアルミニウム層ＡＬがエッチングによって除去される。エッチング方法としては、たとえば混酸によるウエットエッチングを用いることができる。

図１５を参照して、上記エッチングによって上部層間絶縁膜ＩＬ１の溝内から金属アルミニウムが除去される。

図１６を参照して、上部酸化アルミニウム層ＢＬ１上に銅シード層ＣＳが形成される。次に実施の形態１の図６と同様に、銅シード層ＣＳ上に銅層ＰＣが形成される。次に、図８および図９と同様の工程が行なわれることで、本実施の形態の半導体装置が形成される。

なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

本実施の形態によれば、銅層ＰＣ（図６）形成前に予め上部酸化アルミニウム層ＢＬ１が形成されているので、銅層ＰＣ形成後に上部酸化アルミニウム層ＢＬ１を形成するための熱処理を行なう必要がない。よって最終的に形成される配線ＣＣ（図８）にアルミニウム層ＡＬ中のアルミニウムが熱拡散されないので、配線ＣＣの銅純度を高めることができる。これにより配線ＣＣの電気抵抗を低減することができる。

（実施の形態３）
図１７は、本発明の実施の形態３における半導体装置の製造方法の一工程を概略的に示す部分断面図である。図１７を参照して、図４（実施の形態１）と同様に、上部層間絶縁膜ＩＬ１に溝部が形成された後、この溝部の側壁および底面を被覆する銅・アルミニウム・シード層ＣＡＳ（バリア金属層）が形成される。銅・アルミニウム・シード層ＣＡＳは、銅およびアルミニウムの合金からなり、たとえばＰＶＤ(Physical Vapor Deposition)法により形成することができる。この後、実施の形態１における図６（実施の形態１）の銅層ＰＣの形成工程、およびそれ以降の工程と同様の工程が行なわれることで、本実施の形態の半導体装置が形成される。

本実施の形態によれば、実施の形態１におけるアルミニウム層ＡＬおよび銅シード層ＣＳの形成工程（図５）、すなわち１層の薄膜の形成工程を、銅・アルミニウム・シード層ＣＡＳの形成工程（図１７）、すなわち１層の薄膜の形成工程に置き換えることができる。これにより半導体装置の製造工程を簡略化することができる。

なお上記各実施の形態においては、バリア金属層としてアルミニウム層ＡＬまたは銅・アルミニウム・シード層ＣＡＳが用いられ、かつ酸化物バリア層として上部酸化アルミニウム層ＢＬ１が用いられたが、本発明はこれに限定されるものではない。たとえば、アルミニウム、チタン、ルテニウムおよびタンタルの少なくともいずれかの金属を含む金属からなるバリア金属層を用いることで、アルミニウム、チタン、ルテニウムおよびタンタルの少なくともいずれかの酸化物を含む金属酸化物からなる酸化物バリア層が形成されてもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、エアギャップ部を有する半導体装置およびその製造方法に特に有利に適用され得る。

本発明の実施の形態１における半導体装置の構成を概略的に示す部分断面図である。 図１の破線部ＩＩの概略拡大図である。 図３は、図２の破線部ＩＩＩの概略拡大図である。 本発明の実施の形態１における半導体装置の製造方法の第１工程を、図３に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態１における半導体装置の製造方法の第２工程を、図３に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程を、図３に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態１における半導体装置の製造方法の第４工程を、図３に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態１における半導体装置の製造方法の第５工程を、図３に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態１における半導体装置の製造方法の第６工程を、図３に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態１の変形例における半導体装置の製造方法の一工程を示す概略的な部分断面図であり、図８に対応する工程を示す図である。 本発明の実施の形態２における半導体装置の構成を、図１の破線部ＩＩに示す図示範囲において概略的に示す部分断面図である。 図１１の破線部ＸＩＩの概略拡大図である。 本発明の実施の形態２における半導体装置の製造方法の第１工程を、図１２に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態２における半導体装置の製造方法の第２工程を、図１２に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態２における半導体装置の製造方法の第３工程を、図１２に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態２における半導体装置の製造方法の第４工程を、図１２に対応する図示範囲において示す概略的な部分断面図である。 本発明の実施の形態３における半導体装置の製造方法の一工程を概略的に示す部分断面図である。

符号の説明

ＡＧ０ 下部エアギャップ、ＡＧ１ 上部エアギャップ（エアギャップ部）、ＡＬ アルミニウム層（バリア金属層）、ＢＬ０ 下部酸化アルミニウム層、ＢＬ１ 上部酸化アルミニウム層（酸化物バリア層）、ＢＬ２ 炭化アルミニウム層、ＣＡ 配線、ＣＡ０ 下部配線（導体部）、ＣＡ１ 上部配線、ＣＡＳ 銅・アルミニウム・シード層、ＣＣ 配線、ＣＣ０ 下部配線、ＣＣ１ 上部配線、ＣＳ 銅シード層、ＥＬ 半導体基板、ＩＬ０ 下部層間絶縁膜、ＩＬ１ 上部層間絶縁膜（層間絶縁膜）、ＩＷ１ 第１の配線間領域、ＩＷ２ 第２の配線間領域、ＬＮ０ 下部ライナー膜、ＬＮ１ 上部ライナー膜、ＯＰ 開口部、ＰＣ 銅層（配線金属層）、ＰＣＡ 銅・アルミニウム層、ＰＬ パッシベーション層、ＴＨ 接続孔、ＷＬ 多層配線層、ＷＲ１〜ＷＲ３ 第１〜第３の配線、ＷＴ 配線溝。

Claims (11)

1. 酸素を含有する層間絶縁膜を半導体基板上に形成する工程と、
   前記層間絶縁膜に第１〜第３の溝部を形成する工程と、
   金属からなり、前記第１〜第３の溝部の各々の側壁を被覆するバリア金属層を形成する工程と、
   前記第１〜第３の溝部を充填するように前記層間絶縁膜上に、銅を含有する配線金属層を形成する工程と、
   前記層間絶縁膜に含有される酸素を熱拡散させることによって前記バリア金属層の少なくとも一部を酸化することで、金属酸化物からなる酸化物バリア層を形成する工程と、
   前記配線金属層のうち前記第１〜第３の溝部の外側の部分を除去することによって、第１の配線間領域によって互いに分離された第１および第２の配線と、第２の配線間領域によって前記第２の配線と分離された第３の配線とを形成する工程と、
   前記第１〜第３の配線を形成する工程の後に、前記第１および第２の配線間領域と前記第１〜第３の配線との上に位置し、かつ前記第１の配線間領域を覆い、かつ前記第２の配線間領域上に開口部を有するライナー膜を形成する工程と、
   前記開口部を介したエッチングにより前記層間絶縁膜のうち前記第２の配線間領域の部分を除去することによって、前記第２の配線間領域を気体および真空のいずれかによって満たすエアギャップ部を形成し、かつ前記層間絶縁膜のうち前記第１の配線間領域の部分を残存させる工程とを備えた、半導体装置の製造方法。
2. 前記第１〜第３の配線の少なくとも１つは導体部上に形成される、請求項１に記載の半導体装置の製造方法。
3. 前記金属は、アルミニウム、チタン、ルテニウムおよびタンタルの少なくともいずれかの金属を含む、請求項１または２に記載の半導体装置の製造方法。
4. 前記配線金属層を形成する工程は、前記酸化物バリア層を形成する工程の前に行なわれる、請求項１〜３のいずれかに記載の半導体装置の製造方法。
5. 前記バリア金属層は銅を含有する、請求項４に記載の半導体装置の製造方法。
6. 前記酸化物バリア層を形成する工程は、前記配線金属層を形成する工程の前に行なわれる、請求項１〜３のいずれかに記載の半導体装置の製造方法。
7. 前記酸化物バリア層を形成する工程の後まで残存した前記バリア金属層を、前記配線金属層を形成する工程の前に除去する工程をさらに備えた、請求項６に記載の半導体装置の製造方法。
8. 半導体基板と、
   銅を含有し、前記半導体基板上に設けられた第１〜第３の配線とを備え、
   前記第１および第２の配線の間は第１の配線間領域によって分離され、前記第２および第３の配線の間は第２の配線間領域によって分離され、
   金属酸化物からなり、前記第１および第２の配線間領域と、前記第１〜第３の配線との界面を隔てる酸化物バリア層と、
   酸素を含有し、前記第１の配線間領域を埋めこむ層間絶縁膜と、
   前記第２の配線間領域を気体および真空のいずれかによって満たすエアギャップ部とをさらに備えた、半導体装置。
9. 前記第１〜第３の配線の少なくとも１つの前記半導体基板側の面に接する導体部をさらに備えた、請求項８に記載の半導体装置。
10. 前記金属酸化物は、アルミニウム、チタン、ルテニウムおよびタンタルの少なくともいずれかの酸化物を含む、請求項８または９に記載の半導体装置。
11. 前記第１〜第３の配線は、前記金属酸化物に含有される金属元素を含有しない、請求項８〜１０のいずれかに記載の半導体装置。

Images