CN106992120A - 一种显示用电子器件高导电联耦合电极及其制备方法 - Google Patents

一种显示用电子器件高导电联耦合电极及其制备方法 Download PDF

Info

Publication number
CN106992120A
CN106992120A CN201710229717.7A CN201710229717A CN106992120A CN 106992120 A CN106992120 A CN 106992120A CN 201710229717 A CN201710229717 A CN 201710229717A CN 106992120 A CN106992120 A CN 106992120A
Authority
CN
China
Prior art keywords
electronic device
highly conductive
coupling electrode
substrate
conductive coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710229717.7A
Other languages
English (en)
Inventor
彭俊彪
卢宽宽
宁洪龙
姚日晖
胡诗犇
魏靖林
邹建华
陶洪
徐苗
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710229717.7A priority Critical patent/CN106992120A/zh
Publication of CN106992120A publication Critical patent/CN106992120A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明属于电子器件材料制备技术领域，公开了一种显示用电子器件高导电联耦合电极及其制备方法。所述方法包括如下制备步骤：(1)在衬底上沉积5～200nm厚度的铜合金薄膜作为粘附阻挡层；(2)在铜合金薄膜上沉积5～1000nm厚的纯铜薄膜。步骤(1)和步骤(2)完成后可选择性在温度100～500℃的条件下进行退火0.5～2h。所述铜合金薄膜的材料成分包括铜、铬和锆。本发明制备的高导电联耦合电极具有高结合强度，低电阻率，刻蚀兼容性好，工艺简单，成本低廉的优点。

Description

一种显示用电子器件高导电联耦合电极及其制备方法
技术领域
本发明属于电子器件材料制备技术领域，具体涉及一种显示用电子器件高导电联耦合电极及其制备方法。
背景技术
伴随信息化社会的快速发展，微电子集成程度越来越高，对构成微电子基本电路的各种电子元器件在体积和性能上都提出了更高的要求。电子器件电极呈现出用铜电极替代铝电极的发展趋势。
目前，铜作为器件电极，主要面临以下困难：(1)Cu原子结构中最外层只有一个核外电子，化学活性弱，难以与衬底键合，导致铜电极与衬底的结合强度差。(2)铜原子发生扩散造成铜污染，导致绝缘层或半导体有源层中形成深能级受主杂质，使器件性能退化。(3)铜机械强度低。(4)铜电极表面存在氧化和硫化问题，导致电极电阻率上升。
基于以上问题，目前的解决方法主要有：(1)在铜薄膜电极和绝缘层或有源层之间，添加一层或多层其他金属或氧化物薄膜，作为过渡层来阻挡铜原子的扩散并提高结合强度。如现在常见的使用Mo/Cu或Ni/Cu的叠层作为薄膜晶体管的源漏电极。这种处理方式，添加的过渡层与纯铜薄膜的刻蚀特性存在差异，导致工艺复杂，成本较高。且在界面处存在晶格失配会导致寄生电容增加。(2)铜合金化：使用铜合金代替纯铜作为电极材料。合金化虽然提高了电极与衬底的结合强度，但是会明显削弱铜电极高导特性，使其失去优势甚至不能达到使用要求。(3)在铜电极和衬底之间生长铜籽晶层，用于改善结合强度和抗电迁移性。引入籽晶层的技术，虽然可以达到以上目的，但是仍无法阻止铜原子向衬底材料的扩散和污染。需要另加扩散阻挡层，这会导致工艺变复杂，成本急剧上升，不利于量产。
针对以上种种不足，提供一种工艺简单、成本低廉、性能优良的显示用电子器件高导电联耦合电极及其制备方法是很有意义的。
发明内容
为了解决以上现有技术的缺点和不足之处，本发明的首要目的在于提供一种显示用电子器件高导电联耦合电极的制备方法。
本发明的另一目的在于提供一种通过上述方法制备得到的显示用电子器件高导电联耦合电极。
本发明目的通过以下技术方案实现：
一种显示用电子器件高导电联耦合电极的制备方法，包括如下制备步骤：
(1)在衬底上沉积5～200nm厚度的铜合金薄膜作为粘附阻挡层；
(2)在铜合金薄膜上沉积5～1000nm厚度的纯铜薄膜。
优选地，步骤(1)完成后在温度100～500℃的条件下进行退火0.5～2h，然后进行步骤(2)。更优选在温度300～350℃的条件下进行退火。
优选地，步骤(2)完成后在温度100～500℃的条件下进行退火0.5～2h。更优选在温度300～350℃的条件下进行退火。
优选地，所述衬底包括玻璃衬底、单晶硅衬底、SiOx衬底、SiNx衬底、Al2O3衬底、IZO(铟锌氧化物)衬底或IGZO(铟镓锌氧化物)衬底。
优选地，所述铜合金薄膜中存在多种非籽晶层的晶格结构。
所述铜合金薄膜的材料成分包括铜、铬和锆，以重量百分比计，Cr占合金总量的比例为0.1％～0.39％，Zr占合金总量的比例为0.1％～0.5％。优选地，Cr占合金总量的比例为0.29％～0.32％，Zr占合金总量的比例为0.18％～0.21％。更优选地，Cr占合金总量的比例为0.3％，Zr占合金总量的比例为0.2％。
优选的，步骤(1)中以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在衬底上沉积铜合金薄膜作为粘附阻挡层。
优选的，步骤(2)中以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在铜合金薄膜上沉积纯铜薄膜作为导电电极主体。
一种显示用电子器件高导电联耦合电极，通过上述方法制备得到。
本发明原理为：由于纯铜薄膜不易与玻璃衬底或单晶硅衬底发生较强的键合作用，导致纯铜薄膜在上述衬底上的附着强度很差，采用铜合金薄膜作为粘附阻挡层的纯铜电联耦合电极技术，可以使电极的电阻率接近纯铜的同时，又能保证较高的电极强度。由Cu-Cr和Cu-Zr合金二元相图可知，Cr和Zr两种元素在Cu中的室温固溶度极小，且不会生成中间化合物。采用过饱和固溶体的Cu-Cr-Zr合金靶成膜，通过高温退火处理会有过饱和的Cr和Zr排出，导致与铜相分离，在薄膜的界面处自发形成过渡层，可以阻挡Cu的扩散，同时Cr和Zr更易与氧结合形成稳定的氧化物，导致电极与衬底的结合强度明显提高。纯铜层与合金层界面处都是以Cu(111)为主的晶格结构，能够很好的键合，不存在界面的晶格失配问题，这使该电极具备良好的导电性和附着性。
对铜合金薄膜衬底退火处理后再沉积纯铜薄膜，由于铜合金薄膜经退火处理在衬底界面处和上表面都形成了氧化物，再沉积纯铜薄膜后，经退火处理纯铜与金属氧化物薄膜可以发生很好的键合，使结合强度明显增加。
对铜合金薄膜不进行退火处理而直接沉积纯铜导电主体，由于Cr和Zr几乎都排到衬底界面处形成稳定的氧化物，合金层上表面成分接近纯铜而发生紧密键合，可以使纯铜薄膜牢牢附着在衬底上。最终制备出整体结合强度良好的导电电极。
与现有技术在铜薄膜电极和衬底之间，添加一层其他金属或金属氧化物薄膜，作为过渡层来阻挡铜污染并提高结合强度相比。本发明采用铜合金薄膜作为纯铜电极的粘附阻挡层，铜合金薄膜提高了纯铜电极与衬底的结合强度的同时，又保证了电极的低电阻率，两薄膜的界面处，铜相结构相同，不存在晶格失配问题。铜合金薄膜仅是作为衬底与纯铜薄膜的粘附阻挡层，导电主体仍是纯铜层，不会导致电阻率有明显提高，但保证了纯铜电极的结合强度，并阻止Cu扩散。铜合金薄膜可以自发在电极和衬底界面处形成扩散阻挡层。铜合金层为非籽晶层，不需要考虑复杂的生长条件以控制晶体生长方向，使制备工艺明显简化，成本大大降低。本发明的导电主体仍是纯铜，更能凸显铜材料作为高导电联耦合电极的电学性能优势。
相对于现有技术，本发明具有如下优点及有益效果：
本发明制备的高导电联耦合电极具有高结合强度，低电阻率，刻蚀兼容性好，工艺简单，成本低廉的优点。
附图说明
图1为本发明所制备的高导电联耦合电极的结构示意图；
图2是实施例1中沉积的Cu-Cr-Zr合金薄膜的XRD分析图谱。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
实施例1
本实施例的一种显示用电子器件高导电联耦合电极的制备方法，通过如下步骤进行：
(1)在衬底上以磁控溅射的方法沉积5nm厚度的铜合金薄膜作为粘附阻挡层；铜合金薄膜的材料成分由铜、铬和锆组成，以重量百分比计，Cr占合金总量的比例为0.1％，Zr占合金总量的比例为0.5％；然后在温度100℃的条件下进行退火0.5h。
(2)在退火处理后，在铜合金薄膜上以磁控溅射方法沉积5nm厚度的纯铜薄膜，并在温度100℃的条件下进行退火0.5h。
本实施例所制备的高导电联耦合电极的结构示意图如图1所示。
本实施例步骤(1)沉积的Cu-Cr-Zr合金薄膜的XRD分析图谱如图2所示，由图2可知，铜合金薄膜中存在多种非籽晶层晶相结构。
实施例2
本实施例的一种显示用电子器件高导电联耦合电极的制备方法，通过如下步骤进行：
(1)在衬底上以磁控溅射的方法沉积200nm厚度的铜合金薄膜作为粘附阻挡层；铜合金薄膜的材料成分由铜、铬和锆组成，以重量百分比计，Cr占合金总量的比例为0.1％，Zr占合金总量的比例为0.5％；
(2)再在铜合金薄膜上以磁控溅射方法沉积1000nm厚度的纯铜薄膜。
本实施例所制备的高导电联耦合电极的结构示意图如图1所示。
本实施例步骤(1)沉积的Cu-Cr-Zr合金薄膜的XRD分析图谱与实施例1相同，铜合金薄膜中存在多种非籽晶层晶相结构。
实施例3
本实施例的一种显示用电子器件高导电联耦合电极的制备方法，通过如下步骤进行：
(1)在衬底上以磁控溅射的方法沉积5nm厚度的铜合金薄膜作为粘附阻挡层；铜合金薄膜的材料成分由铜、铬和锆组成，以重量百分比计，Cr占合金总量的比例为0.39％，Zr占合金总量的比例为0.1％；然后在温度100℃的条件下进行退火0.5h。
(2)在退火处理后，在铜合金薄膜上以磁控溅射方法沉积5nm厚度的纯铜薄膜。
本实施例所制备的高导电联耦合电极的结构示意图如图1所示。
本实施例步骤(1)沉积的Cu-Cr-Zr合金薄膜的XRD分析图谱与实施例1相同，铜合金薄膜中存在多种非籽晶层晶相结构。
实施例4
本实施例的一种显示用电子器件高导电联耦合电极的制备方法，通过如下步骤进行：
(1)在衬底上以磁控溅射的方法沉积200nm厚度的铜合金薄膜作为粘附阻挡层；铜合金薄膜的材料成分由铜、铬和锆组成，以重量百分比计，Cr占合金总量的比例为0.39％，Zr占合金总量的比例为0.1％。
(2)在铜合金薄膜上以磁控溅射方法沉积1000nm厚度的纯铜薄膜，并在温度500℃的条件下进行退火2h。
本实施例所制备的高导电联耦合电极的结构示意图如图1所示。
本实施例步骤(1)沉积的Cu-Cr-Zr合金薄膜的XRD分析图谱与实施例1相同，铜合金薄膜中存在多种非籽晶层晶相结构。
依照ASTM D3359描述的胶带法评估薄膜的粘附性。粘附性测试的具体过程如下：首先，用刀片在薄膜上划出10×10个边长为1mm的方格；然后，将压敏胶带覆盖在方格上，停留1min后将其撕下；最后观察膜层的脱落状况。用测试后膜层的脱落率来评价薄膜的粘附性。
以上实施例1～4制备电极的工艺和得到的电极测试效果如表1所示。
表1实施例1～4的制备工艺和得到的电极测试效果
由表1结果可知，本发明制得的导电电极，具有与基板结合强度高、电极电阻率低的特点。
实施例5
本实施例的一种显示用电子器件高导电联耦合电极的制备方法，具体制备工艺和得到的电极测试效果如表2所示。
表2实施例5制备工艺和得到的电极的测试效果
由表2结果可知，本发明制得的导电电极，具有与基板结合强度高、电极电阻率低的特点。
实施例6
本实施例的一种显示用电子器件高导电联耦合电极的制备方法，具体制备工艺和得到的电极测试效果如表3所示。
表3实施例6制备工艺和得到的电极的测试效果
由表3结果可知，本发明制得的导电电极，具有与基板结合强度高、电极电阻率低的特点。
实施例7
本实施例的一种显示用电子器件高导电联耦合电极的制备方法，具体制备工艺和得到的电极测试效果如表4所示。
表4实施例7制备工艺和得到的电极的测试效果
由表4结果可知，本发明制得的导电电极，具有与基板结合强度高、电极电阻率低的特点。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种显示用电子器件高导电联耦合电极的制备方法，其特征在于包括如下制备步骤：
(1)在衬底上沉积5～200nm厚度的铜合金薄膜作为粘附阻挡层；
(2)在铜合金薄膜上沉积5～1000nm厚度的纯铜薄膜。
2.根据权利要求1所述的一种显示用电子器件高导电联耦合电极的制备方法，其特征在于：步骤(1)完成后在温度100～500℃的条件下进行退火0.5～2h，然后进行步骤(2)。
3.根据权利要求1或2所述的一种显示用电子器件高导电联耦合电极的制备方法，其特征在于：步骤(2)完成后在温度100～500℃的条件下进行退火0.5～2h。
4.根据权利要求1所述的一种显示用电子器件高导电联耦合电极的制备方法，其特征在于：所述衬底包括玻璃衬底、单晶硅衬底、SiOx衬底、SiNx衬底、Al2O3衬底、IZO衬底或IGZO衬底。
5.根据权利要求1所述的一种显示用电子器件高导电联耦合电极的制备方法，其特征在于：所述铜合金薄膜中存在多种非籽晶层的晶格结构。
6.根据权利要求1所述的一种显示用电子器件高导电联耦合电极的制备方法，其特征在于：所述铜合金薄膜的材料成分包括铜、铬和锆，以重量百分比计，Cr占合金总量的比例为0.1％～0.39％，Zr占合金总量的比例为0.1％～0.5％。
7.根据权利要求6所述的一种显示用电子器件高导电联耦合电极的制备方法，其特征在于：Cr占合金总量的比例为0.29％～0.32％，Zr占合金总量的比例为0.18％～0.21％。
8.根据权利要求7所述的一种显示用电子器件高导电联耦合电极的制备方法，其特征在于：Cr占合金总量的比例为0.3％，Zr占合金总量的比例为0.2％。
9.根据权利要求1所述的一种显示用电子器件高导电联耦合电极的制备方法，其特征在于：步骤(1)中以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在衬底上沉积铜合金薄膜作为粘附阻挡层；步骤(2)中以磁控溅射方法、自溅射方法、离子溅射方法、化学气相沉积方法、蒸发方法或电化学方法在铜合金薄膜上沉积纯铜薄膜作为导电电极主体。
10.一种显示用电子器件高导电联耦合电极，其特征在于：通过权利要求1～9任一项所述的方法制备得到。
CN201710229717.7A 2017-04-10 2017-04-10 一种显示用电子器件高导电联耦合电极及其制备方法 Pending CN106992120A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710229717.7A CN106992120A (zh) 2017-04-10 2017-04-10 一种显示用电子器件高导电联耦合电极及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710229717.7A CN106992120A (zh) 2017-04-10 2017-04-10 一种显示用电子器件高导电联耦合电极及其制备方法

Publications (1)

Publication Number Publication Date
CN106992120A true CN106992120A (zh) 2017-07-28

Family

ID=59416186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710229717.7A Pending CN106992120A (zh) 2017-04-10 2017-04-10 一种显示用电子器件高导电联耦合电极及其制备方法

Country Status (1)

Country Link
CN (1) CN106992120A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289532A (zh) * 2020-09-23 2021-01-29 贵州凯里经济开发区中昊电子有限公司 以铜合金为材料制备纳米晶薄膜电极的方法及应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770988A (en) * 1995-08-23 1998-06-23 Murata Manufacturing Co., Ltd. Thin-film multilayered electrode and method of fabricating same
CN1897245A (zh) * 2005-07-13 2007-01-17 富士通株式会社 半导体器件及其制造方法
CN106449425A (zh) * 2016-11-15 2017-02-22 华南理工大学 一种显示用电子器件高导互连电极及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770988A (en) * 1995-08-23 1998-06-23 Murata Manufacturing Co., Ltd. Thin-film multilayered electrode and method of fabricating same
CN1897245A (zh) * 2005-07-13 2007-01-17 富士通株式会社 半导体器件及其制造方法
CN106449425A (zh) * 2016-11-15 2017-02-22 华南理工大学 一种显示用电子器件高导互连电极及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
G. B. LIN，ET AL.: "Heat treatment method for making high strength and conductivity Cu–Cr–Zr alloy", 《MATERIALS SCIENCE AND TECHNOLOGY》 *
HUANG FUXIANG，ET AL.: "Analysis of phases in a Cu–Cr–Zr alloy", 《SCRIPTA MATERIALIA》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289532A (zh) * 2020-09-23 2021-01-29 贵州凯里经济开发区中昊电子有限公司 以铜合金为材料制备纳米晶薄膜电极的方法及应用
CN112289532B (zh) * 2020-09-23 2023-09-01 贵州凯里经济开发区中昊电子有限公司 以铜合金为材料制备纳米晶薄膜电极的方法及应用

Similar Documents

Publication Publication Date Title
KR101361303B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
JP6511424B2 (ja) 積層体及び、その製造方法
CN102349157B (zh) 以阻挡层为构成层的薄膜晶体管以及用于阻挡层的溅射成膜的Cu合金溅射靶
TW200938660A (en) Etching solution composition
CN104611615A (zh) Cu电极保护膜用NiCu合金靶材以及叠层膜
TW201335390A (zh) 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶
WO2011149982A2 (en) Method of forming back contact to a cadmium telluride solar cell
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
CN109148614A (zh) 硅异质结太阳电池及其制备方法
CN107369706A (zh) 一种显示用电子器件铜合金电极及其制备方法
JP5774005B2 (ja) 銅電極を有する薄膜トランジスタ（ｔｆｔ）
CN106992120A (zh) 一种显示用电子器件高导电联耦合电极及其制备方法
CN206697449U (zh) 一种显示用电子器件高导电联耦合电极
CN108010960A (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
CN108766972A (zh) 薄膜晶体管及其制作方法、显示基板
CN102321832B (zh) Cu电极保护膜用NiCu合金靶材以及叠层膜
CN104419903B (zh) 覆盖层形成用溅射靶材及其制造方法
CN103903988B (zh) 氧化物半导体制造方法
CN106449425A (zh) 一种显示用电子器件高导互连电极及其制备方法
JP5420964B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
CN107204320A (zh) 金属导线、薄膜晶体管及制作方法、阵列基板和显示装置
CN203218272U (zh) 一种化合物半导体的金属化结构
TW201023374A (en) Photovoltaic cell structure
CN103367652B (zh) 一种复合反射电极、制备方法及有机电致发光器件
TWI395336B (zh) Optoelectronic semiconductors, conductors, insulators and their design methods with multiple high entropy alloy oxides

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170728

RJ01 Rejection of invention patent application after publication