CN106298953B - 一种高性能氧化镍基p型薄膜晶体管及其制备方法 - Google Patents

一种高性能氧化镍基p型薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN106298953B
CN106298953B CN201610638743.0A CN201610638743A CN106298953B CN 106298953 B CN106298953 B CN 106298953B CN 201610638743 A CN201610638743 A CN 201610638743A CN 106298953 B CN106298953 B CN 106298953B
Authority
CN
China
Prior art keywords
nio
film
layer
base
nio film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610638743.0A
Other languages
English (en)
Other versions
CN106298953A (zh
Inventor
朱丽萍
蒋天岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201610638743.0A priority Critical patent/CN106298953B/zh
Publication of CN106298953A publication Critical patent/CN106298953A/zh
Application granted granted Critical
Publication of CN106298953B publication Critical patent/CN106298953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种高性能氧化镍基P型薄膜晶体管，该薄膜晶体管包括栅极绝缘层及本征NiO薄膜层，在本征NiO薄膜层和栅极绝缘层之间还设有Li:NiO薄膜层，其一种具体结构的制备方法是在带有氧化层的重掺硅片衬底上依次沉积Li:NiO薄层和NiO薄膜，最后在这种复合薄膜上蒸镀金电极，获得高性能氧化镍基P型薄膜晶体管。本发明通过在NiO薄膜和栅极绝缘层之间插入一薄层高导电的Li:NiO薄膜，可得到开关比106～107的高性能NiO基P型薄膜晶体管，可显著地提高NiO基薄膜基薄膜晶体管的性能。

Description

一种高性能氧化镍基P型薄膜晶体管及其制备方法
技术领域
本发明涉及薄膜晶体管的制备领域，具体涉及一种高性能的氧化镍基P型薄膜晶体管及其制备方法。
背景技术
透明氧化物半导体兼具可见光透明和电流调控的优势，广泛应用于显示和照明领域。透明氧化物基的薄膜晶体管已经被广泛研究，有望在下一代有源矩阵显示器、有机LED显示器和其他电子电路中广泛应用。
由于N型氧化物半导体具有光透过率高和电子迁移率高的特点，目前部分研究主要关注于N型氧化物半导体，而形成互补电路是同时需要N型和P型晶体管的。导致许多透明电子应用。P型氧化物半导体仍然面临着迁移率低、稳定性差等缺点，目前报道的Cu2O、SnO、Ag2O、WO3、NiO等P型薄膜晶体管的性能都远低于N型薄膜晶体管。由于没有高性能的P型氧化物半导体和P型薄膜晶体管，严重限制氧化物透明电子的应用和发展。
NiO是一种本征p型半导体材料，具有功函数高(Wf＝5.4eV)和光学带隙宽(Eg＝3.6～4.0eV)的特点，可透过可见光。NiO的P型是稳定的，因为NiO自发的形成Ni空位显现P型特征。虽然本征NiO的电导率很低，可以通过掺杂Li或提高Ni3+浓度有效的提高NiO的电导率。NiO薄膜可以通过物理或化学的方法制备，例如磁控溅射、脉冲激光沉积、电子束蒸发、溶胶-凝胶、喷雾热分解、原子层沉积。
然而目前的NiO基P型薄膜晶体管性能较差，很难实现应用，急需提供一种方法显著提高NiO基P型薄膜晶体管性能。
发明内容
本发明的目的在于针对现有技术制备的NiO基P型薄膜晶体管很难实现应用，提供一种高性能氧化镍基P型薄膜晶体管及其制备方法，本发明通过在NiO薄膜和栅极绝缘层之间插入一薄层高导电的Li:NiO薄膜，可显著提高NiO基薄膜晶体管的开关比和饱和电流，其开关比高达106～107。
本发明的高性能氧化镍基P型薄膜晶体管，包括栅极绝缘层及本征NiO薄膜层，在本征NiO薄膜层和栅极绝缘层之间还设有Li:NiO薄膜层，Li:NiO薄膜层厚度是本征NiO薄膜层厚度的20～40％。
上述技术方案中，所述的Li:NiO薄膜层中Li与Ni的原子百分比为3％-10％。
所述的本征NiO薄膜层的厚度为30-150nm。
一种高性能氧化镍基P型薄膜晶体管，其具体结构为：自下而上依次包括重掺硅层、二氧化硅层、Li:NiO层、NiO层、Au电极，Li:NiO层中Li与Ni的原子百分比为3％-10％，且该层厚度是NiO层厚度的20～40％。
制备上述的高性能氧化镍基P型薄膜晶体管的方法，包括如下步骤：
1)依次将纯NiO靶材、Li:NiO靶材、清洗干净的带有100～300nm厚氧化层的重掺硅片衬底安装于PLD腔体内，调节衬底与靶材间距为5～5.5cm；
2)抽真空至2×10-3Pa以下，衬底加热至温度在300～600℃范围内；通入氧气，调节腔体内压力至氧气压力在3～20Pa范围内；
3)激光脉冲能量控制在200～300mJ范围，频率为2～5Hz；
4)依次沉积Li:NiO薄膜和本征NiO薄膜，使Li:NiO薄膜的厚度是本征NiO薄膜厚度的20～40％；
5)样品取出后，在NiO薄膜上蒸镀80～150nm厚的金电极，在N2保护下500～700℃快速退火100～300秒。
一种高性能氧化镍基P型薄膜晶体管，也可采用倒置的结构，具体为：包括NiO层，在NiO层下设有Au电极，NiO层上依次覆盖有Li:NiO层与栅极绝缘层，其中Li:NiO层中Li与Ni的原子百分比为3％-10％，且该层厚度是NiO层厚度的20～40％。
本发明的有益效果在于：
1.本发明中，高导电的薄层Li:NiO薄层位于本征NiO薄膜和栅极绝缘层之间，构造了一种全新的薄膜晶体管结构。
2.通过采用这种栅极绝缘层/Li:NiO/NiO结构的薄膜晶体管显著提高了NiO基P型薄膜晶体管开关比，保持截止电流10-10A不变的情况下，饱和电流从10-6A提高到10-2A。
3.本发明所述Li:NiO薄层和本征NiO薄膜生长条件一致，可以在生长完Li:NiO薄层后直接生长NiO薄膜，制备方法简单。
附图说明
图1为一种高性能氧化镍基P型薄膜晶体管的结构示意图；
图2为另一种高性能氧化镍基P型薄膜晶体管的结构示意图；
图3为Li:NiO/NiO薄膜表面形貌SEM图片；
图4为Li:NiO/NiO薄膜断面形貌SEM图片；
图5为Li:NiO/NiO薄膜的XRD图片；
图6为本发明薄膜晶体管和纯NiO薄膜的薄膜晶体管I-V测试的转移曲线对比图。
具体实施方式
本发明的高性能氧化镍基P型薄膜晶体管，包括栅极绝缘层及本征NiO薄膜层，在本征NiO薄膜层和栅极绝缘层之间还设有Li:NiO薄膜层，Li:NiO薄膜层厚度是本征NiO薄膜层厚度的20～40％。本征NiO薄膜层的厚度通常为30-150nm，Li:NiO薄膜层中Li与Ni的原子百分比为3％-10％。本发明具体可采用两种结构实现，分别如图1和图2所示。下面结合实施例对图1结构的薄膜晶体管的制备方法做详细说明。所采用的硅片衬底均为重掺硅，电阻率达0.01Ω·cm。实施例1.
(1)依次将纯NiO靶材、Li:NiO靶材(Li:Ni原子比6％)、清洗干净的带有250nm厚氧化层的硅片衬底安装于PLD腔体内，调节衬底与靶材间距为5.2cm。
(2)抽真空至2×10-3Pa以下，衬底加热至温度在450℃；通入氧气，调节腔体内压力至氧气压力为5Pa。
(3)激光脉冲能量设定为300mJ，频率为5Hz。
(4)沉积薄膜，对Li:NiO靶材预溅射10min，打开挡板沉积到衬底上7min30s，关闭挡板：对NiO靶材预溅射10min，打开挡板沉积到衬底上20min，关闭挡板。5Pa氧压条件下60min降温至30℃，取出。所得的Li:NiO/NiO薄膜表面、断面形貌SEM图片分别如图3、4所示，其XRD图如图5所示。
(5)在NiO薄膜上蒸镀100nm厚的金电极。在N2保护下600℃快速退火180秒。
实施例2.
(1)依次将纯NiO靶材、Li:NiO靶材(Li:Ni原子比3％)、清洗干净的带有300nm厚氧化层的硅片衬底安装于PLD腔体内，调节衬底与靶材间距为5.5cm。
(2)抽真空至2×10-3Pa以下，衬底加热至温度在450℃；通入氧气，调节腔体内压力至氧气压力为10Pa。
(3)激光脉冲能量设定为200mJ，频率为5Hz。
(4)沉积薄膜，对Li:NiO靶材预溅射10min，打开挡板沉积到衬底上7min30s，关闭挡板：对NiO靶材预溅射10min，打开挡板沉积到衬底上20min，关闭挡板。10Pa氧压条件下60min降温至30℃，取出。
(5)在NiO薄膜上蒸镀100nm厚的金电极。在N2保护下600℃快速退火180秒。
实施例3.
(1)依次将纯NiO靶材、Li:NiO靶材(Li:Ni原子比10％)、清洗干净的带有100nm厚氧化层的硅片衬底安装于PLD腔体内，调节衬底与靶材间距为5.5cm。
(2)抽真空至2×10-3Pa以下，衬底加热至温度在300℃；通入氧气，调节腔体内压力至氧气压力为10Pa。
(3)激光脉冲能量设定为300mJ，频率为2Hz。
(4)沉积薄膜，对Li:NiO靶材预溅射10min，打开挡板沉积到衬底上15min，关闭挡板：对NiO靶材预溅射10min，打开挡板沉积到衬底上40min，关闭挡板。10Pa氧压条件下60min降温至30℃，取出。
(5)在NiO薄膜上蒸镀100nm厚的金电极。在N2保护下600℃快速退火120秒。
实施例1的对比例1.
(1)依次将纯NiO靶材、清洗干净的带有250nm厚氧化层的硅片衬底安装于PLD腔体内，调节衬底与靶材间距为5.2cm。
(2)抽真空至2×10-3Pa以下，衬底加热至温度在450℃；通入氧气，调节腔体内压力至氧气压力为5Pa。
(3)激光脉冲能量设定为300mJ，频率为5Hz。
(4)沉积薄膜，对NiO靶材预溅射10min，打开挡板沉积到衬底上27min30s，关闭挡板。5Pa氧压条件下60min降温至30℃。
(5)在NiO薄膜上蒸镀100nm厚的金电极。在N2保护下600℃快速退火180秒。
图6为实施例1、对比例1所获得的薄膜晶体管的性能对比曲线，可以看出，本发明所得的薄膜晶体管保持截止电流10-10A不变的情况下，饱和电流从10-6A提高到10-2A，其开关比高达106～107。

Claims (1)

1.一种高性能氧化镍基P型薄膜晶体管的制备方法，其特征在于，包括如下步骤：
1)依次将纯NiO靶材、Li:NiO靶材、清洗干净的带有100～300nm厚氧化层的重掺硅片衬底安装于PLD腔体内，调节衬底与靶材间距为5～5.5cm；
2)抽真空至2×10-3Pa以下，衬底加热至温度在300～600℃范围内；通入氧气，调节腔体内压力至氧气压力在3～20Pa范围内；
3)激光脉冲能量控制在200～300mJ范围，频率为2～5Hz；
4)依次沉积Li:NiO薄膜和本征NiO薄膜，使Li:NiO薄膜的厚度是本征NiO薄膜厚度的20～40％；
5)样品取出后，在NiO薄膜上蒸镀80～150nm厚的金电极，在N2保护下500～700℃快速退火100～300秒。
CN201610638743.0A 2016-08-04 2016-08-04 一种高性能氧化镍基p型薄膜晶体管及其制备方法 Active CN106298953B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610638743.0A CN106298953B (zh) 2016-08-04 2016-08-04 一种高性能氧化镍基p型薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610638743.0A CN106298953B (zh) 2016-08-04 2016-08-04 一种高性能氧化镍基p型薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106298953A CN106298953A (zh) 2017-01-04
CN106298953B true CN106298953B (zh) 2019-08-09

Family

ID=57665793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610638743.0A Active CN106298953B (zh) 2016-08-04 2016-08-04 一种高性能氧化镍基p型薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106298953B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447838A (zh) * 2019-09-03 2021-03-05 中国科学院上海硅酸盐研究所 一种基于p型Ni1-xLixO盖帽层的HEMT器件异质结构及其制备方法和应用
WO2021111514A1 (ja) * 2019-12-03 2021-06-10 日本電信電話株式会社 窒化物半導体光電極の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764065A (zh) * 2010-01-20 2010-06-30 中国科学院宁波材料技术与工程研究所 一种p型氧化亚锡沟道薄膜晶体管的制备方法
CN102560361A (zh) * 2012-02-28 2012-07-11 杭州电子科技大学 一种p型透明导电掺锂氧化镍薄膜及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5655195B2 (ja) * 2009-08-18 2015-01-21 リコー電子デバイス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764065A (zh) * 2010-01-20 2010-06-30 中国科学院宁波材料技术与工程研究所 一种p型氧化亚锡沟道薄膜晶体管的制备方法
CN102560361A (zh) * 2012-02-28 2012-07-11 杭州电子科技大学 一种p型透明导电掺锂氧化镍薄膜及其制备方法

Also Published As

Publication number Publication date
CN106298953A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
TWI453915B (zh) Thin film transistor
CN104584200B (zh) 薄膜晶体管和显示装置
CN104465394B (zh) 半导体装置及半导体装置的制造方法
Cai et al. High-performance transparent AZO TFTs fabricated on glass substrate
KR102069158B1 (ko) 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
CN104620365B (zh) 薄膜晶体管和显示装置
JP2010199307A (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
Ou et al. Anomalous p-channel amorphous oxide transistors based on tin oxide and their complementary circuits
CN104882486B (zh) 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN108376712A (zh) 一种基于碘化亚铜的透明薄膜晶体管及制备方法
CN106298953B (zh) 一种高性能氧化镍基p型薄膜晶体管及其制备方法
KR101760839B1 (ko) 박막 전극 및 박막 스택을 증착하기 위한 방법
KR20090066245A (ko) 투명전도막 및 이의 제조방법
Yang et al. Preparation and electrical properties of Ni-doped InZnO thin film transistors
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
Park et al. Achieving High Field-effect Mobility Exceeding 90 cm 2/Vs in a-IGZTO Transistors with Excellent Reliability
CN106876451A (zh) 薄膜晶体管及其制备方法、阵列基板
Li et al. Low-temperature ZnO TFTs fabricated by reactive sputtering of metallic zinc target
CN110890280B (zh) 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法
TW202043511A (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
KR101523333B1 (ko) 산화물형 반도체 재료 및 스퍼터링 타깃
CN106711197B (zh) 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法
CN106711201B (zh) 一种p型CrMCuO非晶氧化物半导体薄膜及其制备方法
CN106711195B (zh) 一种p型ZnMSnO非晶氧化物半导体薄膜及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant