KR20070008366A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20070008366A
KR20070008366A KR1020050096847A KR20050096847A KR20070008366A KR 20070008366 A KR20070008366 A KR 20070008366A KR 1020050096847 A KR1020050096847 A KR 1020050096847A KR 20050096847 A KR20050096847 A KR 20050096847A KR 20070008366 A KR20070008366 A KR 20070008366A
Authority
KR
South Korea
Prior art keywords
film
copper alloy
copper
metal
insulating film
Prior art date
Application number
KR1020050096847A
Other languages
English (en)
Other versions
KR100755965B1 (ko
Inventor
유미코 고우라
히데키 기타다
기요시 오자와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070008366A publication Critical patent/KR20070008366A/ko
Application granted granted Critical
Publication of KR100755965B1 publication Critical patent/KR100755965B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 확산 방지 기능을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.
(a) 반도체 기판 위에 형성된 산소를 함유하는 절연체의 표면 위에 구리 이외에 적어도 2종류의 금속 원소를 포함하는 구리 합금 피막을 형성한다. (b) 구리 합금 피막 위에 순구리 또는 구리 합금으로 이루어지는 금속막을 형성한다. (c) 공정 (a) 또는 공정 (b) 후에 절연체 중의 산소와 구리 합금 피막 중의 금속 원소가 반응하여 절연체의 표면에 금속 산화물막이 형성되는 조건에서 열처리를 행한다.
금속 산화물막, 확산 방지 기능, 배리어 메탈층, 도전 플러그.

Description

반도체 장치의 제조 방법 및 반도체 장치{MANUFACTURE METHOD FOR SEMICONDUCTOR DEVICE HAVING IMPROVED COPPER DIFFUSION PREVENTIVE FUNCTION OF PLUGS AND WIRINGS MADE OF COPPER OR COPPER ALLOY AND SEMICONDUCTOR DEVICE OF THIS KIND}
도 1a는 제 1 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 1).
도 1b는 제 1 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 2).
도 1c는 제 1 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 3).
도 1d는 제 1 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 4).
도 1e는 제 1 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 5).
도 1f는 제 1 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 6).
도 1g는 제 1 실시예에 의한 반도체 장치의 단면도.
도 2a는 제 2 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 1).
도 2b는 제 2 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 2).
도 2c는 제 2 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 3).
도 3a는 제 3 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 1).
도 3b는 제 3 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 2).
도 3c는 제 3 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 3).
도 3d는 제 3 실시예에 의한 반도체 장치의 단면도.
도 4a는 제 4 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 1).
도 4b는 제 4 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 2).
도 4c는 제 4 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 3).
도 4d는 제 4 실시예에 의한 반도체 장치의 단면도.
도 5는 (a)는 배선용 도금액을 사용하여 형성한 Cu막의 SIMS 해석 결과를 나타내는 그래프이고, (b)는 비어용 도금액을 사용하여 형성한 Cu막의 SIMS 해석 결과를 나타내는 그래프.
도 6은 배선용 도금액 및 비어용 도금액을 사용하여 형성한 Cu막 중의 불순물 농도를 나타내는 그래프.
도 7은 평가용 시료의 전류로의 신뢰성 평가 결과를 나타내는 그래프.
도 8a는 제 5 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 1).
도 8b는 제 5 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 2).
도 8c는 제 5 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 3).
도 8d는 제 5 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 4).
도 8e는 제 5 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 5).
도 8f는 제 5 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 제조 도중에서의 장치의 단면도(그 6).
[도면의 주요 부분에 대한 부호의 설명]
1 ; 반도체 기판
2 ; 소자 분리 절연막
3 ; MOS 트랜지스터
10, 15, 51 ; 층간 절연막
11 ; 보호막
12, 70 ; 배리어 메탈층
13 ; 도전 플러그
16 ; 제 1 피막
17 ; 제 2 피막
18 ; 금속막
20, 55 ; 금속 산화물막
21 ; 구리 합금 피막
25, 43, 54, 83a ; 도전 부재(배선)
30, 40, 50 ; 캡막
31 ; 비어층 절연막
32, 53 ; 비어 홀
33, 80a ; 도전 플러그
34, 80b ; 비어용 금속 산화물막
41 ; 배선층 절연막
42, 52 ; 배선 홈
44, 83b ; 배선용 금속 산화물막
60 ; 제 3 피막
71 ; 제 4 피막
72 ; 금속 산화물 영역
80, 83 ; 구리 합금막
본 발명은 반도체 장치의 제조 방법 및 반도체 장치에 관한 것으로, 특히 구리 또는 구리 합금을 사용한 플러그나 배선을 갖는 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
반도체 집적 회로 장치 내의 배선에 구리(Cu)가 사용되고 있다. 구리는 종래 사용되어 왔던 알루미늄(Al)에 비하여 절연막 중을 확산하기 쉽기 때문에 단락(短絡)이 발생하기 쉽다. 또한, 구리막은 절연막과의 밀착성이 충분하지 않아 화학기계연마(CMP) 등의 공정에서 박리가 생기기 쉽다. 또한, 구리는 Al에 비하여 산화되기 쉽다. 또한, 구리의 산화막은 산화성 분자의 확산을 억제하지 않으므로 산화가 진행되기 쉽다.
구리의 확산 방지 및 절연막으로의 밀착성 향상을 위하여 구리 배선과 절연막 사이에 Ti, TiN, Ta, TaN, W, WN 등으로 이루어지는 배리어 메탈층(barrier metal layer)을 삽입한 구조가 채용되고 있다. 배리어 메탈층에 사용되는 재료는 구리에 비하여 전기 저항률이 높다. 특히, 직경이 작은 비어 홀(via hole) 내에 배리어 메탈층을 형성하면, 평단면 내에서 배리어 메탈층이 차지하는 비율이 높아져 저항이 높아진다. 저항의 상승을 억제하기 위하여 배리어 메탈층을 얇게 하면, 충분한 배리어성을 확보하는 것이 곤란해진다.
하기의 특허문헌 1 및 2에 이들의 과제를 해결하는 구리 배선의 제작 방법이 개시되어 있다. 특허문헌 1에 개시된 방법에서는, 층간 절연막에 형성된 배선 홈 내에 구리 합금을 충전한다. 열처리를 행함으로써 구리 합금 중의 합금 원소와, 절연막 중의 산소를 반응시켜 금속 산화물막을 형성한다. 이 금속 산화물막이 구리의 확산을 방지하고, 밀착성을 높이는 작용을 한다. 합금 원소로서 Al이나 Cr이 사용된다.
특허문헌 2에 개시된 방법에서는, 배선 홈 내에 얇은 구리 합금층을 형성하고, 그 후 배선 홈 내를 순구리로 충전한다. 열처리를 행함으로써 구리 합금층 내의 합금 원소와, 절연막 중의 산소를 반응시켜 금속 산화물막을 형성한다. 이 금속 산화물막이 구리의 확산을 방지하고, 밀착성을 높이는 작용을 한다. 합금 원소로서 Mg, Al, B, Ta, Te, Ti 등이 사용된다.
[특허문헌 1] 일본국 특공평 7-60852호 공보
[특허문헌 2] 일본국 특개평 11-54458호 공보
[특허문헌 3] 특원 2004-207251호
종래의 방법에서는 양호한 재현(再現)성으로 충분한 확산 방지 기능을 갖는 막을 형성한다는 관점에서 개량해야 할 점이 있다. 본 발명의 목적은 확산 방지 기능을 향상시킬 수 있는 반도체 장치의 제조 방법 및 반도체 장치를 제공하는 것에 있다.
본 발명의 제 1 관점에 의하면, (a) 반도체 기판 위에 형성된 산소를 함유하는 절연체의 표면 위에 구리 이외에 적어도 2종류의 금속 원소를 포함하는 구리 합금 피막을 형성하는 공정과, (b) 상기 구리 합금 피막 위에 순구리 또는 구리 합금으로 이루어지는 금속막을 형성하는 공정을 갖고, 또한, (c) 상기 공정 (a) 또는 공정 (b) 후에 상기 절연체 중의 산소와 상기 구리 합금 피막 중의 금속 원소가 반응하여 상기 절연체의 표면에 금속 산화물막이 형성되는 조건에서 열처리를 행하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제 2 관점에 의하면, (a) 반도체 기판 위에 형성된 산소를 함유하는 절연체의 표면 위에 고융점 금속, 고융점 금속 원소를 포함하는 합금 또는 고융점 금속 원소의 질화물로 이루어지는 배리어 메탈층을 형성하는 공정과, (b) 상기 배리어 메탈층 위에 구리 합금막을 형성하는 공정과, (c) 상기 절연체와 상기 구리 합금막이 접촉하고 있는 상태이면, 그 절연체 중의 산소와, 그 구리 합금막 중의 금속 원소가 반응하여 금속 산화물이 형성되는 조건에서 열처리를 행하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제 3 관점에 의하면, 반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 절연막과, 상기 절연막에 형성된 오목부와, 상기 오목부 내에 충전된 구리 또는 구리 합금으로 이루어지는 도전 부재와, 상기 절연막과 상 기 도전 부재의 계면(界面)에 배치되고, 구리와, 구리 이외의 적어도 2종류의 금속 원소를 포함하는 금속 산화물막을 갖고, 상기 도전 부재 중 상기 금속 산화물막에 접하는 일부 영역이 그 금속 산화물막을 구성하는 적어도 2종류의 금속 원소와 구리의 합금으로 형성되어 있는 반도체 장치가 제공된다.
본 발명의 제 4 관점에 의하면, 반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 절연막과, 상기 절연막에 형성된 오목부와, 상기 오목부의 내면을 덮고, 고융점 금속, 고융점 금속 원소를 포함하는 합금 또는 고융점 금속 원소의 질화물로 이루어지는 배리어 메탈층과, 상기 배리어 메탈층 위에 형성된 구리 합금막을 갖고, 상기 절연물 표면의 일부 영역에서 상기 구리 합금막 중의 금속 원소와 상기 절연막 중의 산소가 상호 확산하고 반응하여, 금속 산화물이 형성되어 있는 반도체 장치가 제공된다.
본 발명의 제 5 관점에 의하면, (a) 반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 비어층 절연막에 비어 홀을 형성하는 공정과, (b) 상기 비어 홀 내에 충전되도록 상기 비어층 절연막 위에 제 1 구리 합금막을 형성하는 공정과, (c) 상기 제 1 구리 합금막의 불필요한 부분을 제거하고, 상기 비어 홀 내에 구리 합금으로 이루어지는 도전 플러그를 남기는 공정과, (d) 상기 비어층 절연막 위에 산소를 함유하는 절연물로 이루어지는 배선층 절연막을 형성하는 공정과, (e) 상기 배선층 절연막에 배선 홈을 형성하는 공정과, (f) 상기 배선 홈 내에 충전되도록 상기 배선층 절연막 위에 제 2 구리 합금막을 형성하는 공정과, (g) 상기 제 2 구리 합금막의 불필요한 부분을 제거하고, 상기 배선 홈 내에 구리 합금으 로 이루어지는 배선을 남기는 공정을 갖고, 또한, (h) 상기 공정 (b) 후에 제 1 열처리를 행하고, 상기 비어층 절연막과 상기 도전 플러그의 계면에 그 도전 플러그의 구성 원소와 그 비어층 절연막 내의 산소를 반응시켜 비어용 금속 산화물막을 형성하는 공정과, (i) 상기 공정 (f) 후에 제 2 열처리를 행하고, 상기 배선층 절연막과 상기 배선의 계면에 그 배선의 구성 원소와 그 배선층 절연막 내의 산소를 반응시켜 배선용 금속 산화물막을 형성하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
본 발명의 실시예를 설명하기 전에, 산소를 포함하는 절연막 위에 구리 합금으로 이루어지는 도전막을 형성한 경우의 상호 확산 현상을 각종의 구리 합금에 대해서 검토한 결과에 대해서 설명한다. 본원 발명자들은 산화실리콘 등의 산소 함유 절연막 위에 구리 합금으로 이루어지는 도전막을 형성하여 열처리를 행했을 때에 양쪽의 계면에 형성되는 금속 산화물막의 특성에 대해서 검토했다. 그 결과, 구리와 합금을 형성하는 합금 원소를 하기 3개의 그룹으로 분류할 수 있다는 것을 알아냈다.
제 1 그룹에는 Al, Mg, Mn 및 Cr이 포함된다. 이들의 금속을 합금 원소로 하는 구리 합금을 산화실리콘막 위에 형성하여 열처리를 행하면, 막 두께의 편차가 작아 얇은 금속 산화물막이 형성된다. 이 금속 산화물막의 두께는 열처리 온도를 제어함으로써 양호한 재현성으로 제어하는 것이 가능하다. 또한, 이 금속 산화물막은 다른 그룹의 금속을 합금 원소로 하는 구리 합금을 사용한 경우에 형성되는 금속 산화물막에 비하여 산소의 확산을 방지하는 기능이 높다. 이 때문에, 구리의 산화 방지에 효과적이다. 단, 다른 그룹의 금속을 합금 원소로 하는 구리 합금을 사용한 경우에 비하여 구리에 대한 확산 방지 기능이 불충분하다.
제 2 그룹에는 Ti, Ta 및 Zr이 포함된다. 이들의 금속을 합금 원소로서 포함하는 구리 합금을 사용하면, 다른 그룹의 금속을 합금 원소로서 포함하는 구리 합금을 사용한 경우에 비하여 구리에 대한 확산 방지 기능이 높은 금속 산화물막을 얻을 수 있다. 그런데, 산소에 대한 확산 방지 기능의 점에서는 제 1 그룹의 금속을 포함하는 구리 합금을 사용한 경우에 비하여 열세하다. 이러한 특성은 융점이 높은 금속을 합금 원소로서 사용하는 경우에 공통된다고 생각된다. 또한, 합금 원소로서 Ti 및 Ta를 사용한 경우에는 열처리에 의해 구리 합금을 저(低) 저항화시키는 것이 곤란하다.
제 3 그룹에는 Sn, In, Zn, Ni 및 Co가 포함된다. 이들의 금속을 포함하는 구리 합금을 사용한 경우에는 구리에 대한 확산 방지 기능이 충분히 높은 금속 산화물막을 얻을 수 없다. 단, 다른 그룹의 금속을 포함하는 구리 합금을 사용한 경우에 비하여 저항률이 낮은 (1×10-4Ω·cm 정도) 금속 산화물막을 얻을 수 있다. 특히, CuSn, CuZn, CuNi, CuCo는 도금법으로 성막할 수 있다는 특징을 갖는다. 도금법을 채용하면 어스펙트비(aspect ratio)가 큰 홈이나 비어 홀의 내면에 균일한 막 두께를 갖는 피막을 용이하게 형성할 수 있다.
제 1 내지 제 3 그룹의 금속을 포함하는 구리 합금은 순구리에 비하여 일렉트로마이그레이션(electromigration) 내성 및 스트레스마이그레이션 (stressmigration) 내성의 점에서 우수하다. 특히, 스트레스마이그레이션 내성의 점에서는 제 2 그룹의 금속을 포함하는 구리 합금이 가장 우수하고, 그 다음에 제 1 그룹의 금속을 포함하는 구리 합금이 우수하다.
도 1a 내지 도 1g를 참조하여, 제 1 실시예에 의한 반도체 장치의 제조 방법에 대해서 설명한다.
도 1a에 나타낸 바와 같이, 실리콘으로 이루어지는 반도체 기판(1)의 표층부에 샬로트렌치이솔레이션(shallow trench isolation, STI) 구조의 소자 분리 절연막(2)이 형성되고, 활성 영역이 획정(劃定)되어 있다. 이 활성 영역 내에 MOS 트랜지스터(3)가 형성되어 있다. MOS 트랜지스터(3)는 소스 영역(3S), 드레인 영역(3D), 게이트 절연막(3I) 및 게이트 전극(3G)을 포함하여 구성된다.
반도체 기판(1) 위에 MOS 트랜지스터(3)를 덮도록 산화실리콘으로 이루어지는 두께 300㎚의 층간 절연막(10) 및 SiOC으로 이루어지는 두께 50㎚의 보호막(11)이 형성되어 있다. 보호막(11) 및 층간 절연막(10)을 관통하는 비어 홀이 형성되고, 그 바닥면에 드레인 영역(3D) 표면의 일부가 노출된다. 비어 홀 내에 텅스텐(W)으로 이루어지는 도전 플러그(13)가 충전되어 있다. 도전 플러그(13)와 비어 홀의 내면 사이에 TiN으로 이루어지는 두께 25㎚의 배리어 메탈층(12)이 배치되어 있다.
이상의 구조는 주지의 포토리소그래피, 에칭, 화학기상성장(CVD), 화학기계연마(CMP) 등에 의해 형성할 수 있다.
보호막(11) 위에 포러스 실리카(porous silica)로 이루어지는 층간 절연막 (15)을 형성한다. 층간 절연막(15)은 예를 들어 촉매화학공업주식회사로부터 입수 가능한 저유전율 재료인 나노클러스터링 실리카(NCS)를 사용하여 도포법에 의해 형성할 수 있다. 포러스 실리카 이외에 더 다우·케미컬·컴퍼니(the Dow Chemical Company)제의 SiLK 등의 유기 폴리머 절연 재료를 사용할 수도 있다. 이들의 절연 재료는 구성 원소로서 산소를 포함하고 있다. 층간 절연막(15)에 그 바닥면까지 달하는 배선 홈(15a)을 형성한다. 이 배선 홈(15a)의 바닥면에 그 아래의 도전 플러그(13)의 상면이 노출된다.
배선 홈(15a)의 내면 및 층간 절연막(15)의 상면을 덮도록 구리 합금으로 이루어지는 제 1 피막(16)을 형성한다. 제 1 피막(16) 위에 제 1 피막(16)과는 다른 구리 합금으로 이루어지는 제 2 피막(17)을 형성한다. 제 1 피막(16) 및 제 2 피막(17)을 형성하는 구체예인 재료 및 성막 방법에 대해서는 후술한다. 제 1 피막(16) 및 제 2 피막(17) 각각의 두께는 예를 들어 5㎚이다. 제 2 피막(17) 위에 전해 도금법에 의해 순구리(Cu) 또는 구리 합금으로 이루어지는 금속막(18)을 형성한다. 도금액에는 첨가제의 하나로서 유기 설폰산(sulfonic acid)이 첨가되어 있다. 금속막(18)의 두께는 배선 홈(15a) 안쪽을 금속막(18)으로 완전히 충전되는 데에 충분한 두께로 한다. 금속막(18)을 형성하는 구리 합금으로서, 예를 들어 CuZn, CuSn, CuNi, CuCo, CuMn 또는 CuSnZn을 들 수 있다. 금속막(18)을 구리 합금으로 형성하면, 순구리로 형성하는 경우에 비하여 금속막(18)의 스트레스마이그레이션 내성을 높일 수 있다.
금속막(18)을 형성한 후, 수소와 질소의 체적 비율이 5:95의 환원성 분위기 중에서, 온도 300℃에서 약 30분간의 열처리를 행한다.
도 1b에 열처리 후의 단면도를 나타낸다. 또한, 도 1b 이후의 도면에서는, 기판(1) 및 MOS 트랜지스터(3)를 생략하여 나타낸다. 제 1 피막(16) 및 제 2 피막(17) 내의 합금 원소가 서로 확산하여 구리 이외에 2종류의 합금 원소를 포함하는 3원소의 구리 합금으로 이루어지는 피막(21)이 형성된다. 또한, 구리 합금 내의 금속 원소와, 층간 절연막(15) 및 보호막(11) 내의 산소 원소가 반응하여 구리 합금 피막(21)과 층간 절연막(15)의 계면 및 구리 합금 피막(21)과 보호막(11)의 계면에 금속 산화물막(20)이 형성된다. 구리 합금 피막(21)과 도전 플러그(13)의 계면에는 금속 산화물막은 형성되지 않는다.
도 1c에 나타낸 바와 같이, 층간 절연막(15)의 상면보다도 위에 퇴적되어 있는 금속 산화물막(20), 구리 합금 피막(21) 및 금속막(18)을 CMP로 제거한다.
이때, 연마의 스토퍼막으로서 실리콘 질화물 또는 실리콘 탄화물로 이루어지는 막 을 사용할 수도 있다. 이것에 의해, 배선 홈(15a) 내에 구리 합금 피막(21) 및 금속막(18)으로 이루어지는 도전 부재(배선)(25)가 남는다. 배선(25)과 층간 절연막(15)의 계면 및 배선(25)과 보호막(11)의 계면에는 금속 산화물막(20)이 남는다.
도 1d에 나타낸 바와 같이, SiOC으로 이루어지는 캡막(cap film)(30)을 CVD에 의해 형성한다. 캡막(30) 위에 비어층 절연막(31)을 형성한다. 비어층 절연막(31)은 그 아래의 층간 절연막(15)과 동일한 재료 및 동일한 방법으로 형성된다.
도 1e에 나타낸 바와 같이, 비어층 절연막(31) 및 캡막(30)을 관통하는 비어 홀(32)을 형성한다. 비어 홀(32) 내를 도전 플러그(33)로 충전한다. 도전 플러그 (33)는 도 1a 내지 도 1c에 나타낸 배선(25)의 형성 방법과 동일한 방법으로 형성할 수 있다. 도전 플러그(33)와 비어층 절연막(31)의 계면 및 도전 플러그(33)와 캡막(30)의 계면에 비어용 금속 산화물막(34)이 형성된다. 도전 플러그(33)는 비어 홀(32) 내면을 피복하는 구리 합금 피막(33b)과, 비어 홀(32) 내의 나머지 공간을 충전하는 플러그 주부(主部)(33a)로 구성된다. 구리 합금 피막(33b)은 비어용 금속 산화물막(34)에 접하고, 비어용 금속 산화물막(34)을 구성하는 2종류의 금속 원소와 구리의 합금으로 형성되어 있다.
도전 플러그(33)는 비어용 금속 산화물막(34)을 수반하지 않고 직접 하층의 배선(25)에 접촉한다.
도 1f에 나타낸 바와 같이, 비어층 절연막(31) 위에 캡막(40) 및 배선층 절연막(41)을 형성한다. 캡막(40) 및 배선층 절연막(41)은 각각 그 아래의 캡막(30) 및 비어층 절연막(31)과 동일한 재료로 형성되어 있다. 배선층 절연막(41) 및 캡막(40)에 도전 플러그(33)의 상면을 노출시키는 배선 홈(42)을 형성한다.
배선 홈(42) 내에 도 1a 내지 도 1c에 나타낸 배선(25)의 형성 방법과 동일한 방법으로 배선(43)을 충전한다. 배선(43)과 배선층 절연막(41)의 계면, 배선(43)과 캡막(40)의 계면 및 배선(43)과 비어층 절연막(31)의 계면에 배선용 금속 산화물막(44)이 형성된다. 배선(43)은 배선 홈(42)의 내면을 피복하는 구리 합금 피막(43b)과, 배선 홈(42) 내의 나머지 공간을 충전하는 배선 주부(43a)에 의해 구성되어 있다. 구리 합금 피막(43b)은 배선용 금속 산화물막(44)에 접하고, 배선용 금속 산화물막(44)을 구성하는 구리 이외의 2종류의 금속 원소를 합금 원소로서 포 함한다.
배선(43)은 배선용 금속 산화물막(44)을 수반하지 않고 직접 하층의 도전 플러그(33)에 접촉한다.
도 1g에 나타낸 바와 같이, 배선층 절연막(41) 위에 캡막(50) 및 층간 절연막(51)을 형성한다. 캡막(50) 및 층간 절연막(51)은 각각 그 아래의 캡막(40) 및 배선층 절연막(41)과 동일한 재료로 형성되어 있다. 캡막(50) 및 층간 절연막(51)의 2층 구조 내에 주지의 듀얼다마신법(dual damascene method)에 의해 배선(54)을 형성한다. 이하, 배선(54)의 형성 방법을 간단하게 설명한다.
우선, 캡막(50) 및 층간 절연막(51)의 2층 구조 내에 배선 홈(52)과 비어 홀(53)을 형성한다. 배선 홈(52)은 층간 절연막(51)의 두께 방향의 도중까지 달한다. 비어 홀(53)은 하층 배선(43)의 상면의 일부를 노출시킨다. 이 배선 홈(52) 및 비어 홀(53) 내에 도 1a 내지 도 1c에 나타낸 배선(25)의 형성 방법과 동일한 방법으로 배선(54)을 충전한다. 배선(54)과 층간 절연막(51)의 계면 및 배선(54)과 캡막(50)의 계면에 금속 산화물막(55)이 형성된다. 배선(54)은 배선 홈(52) 및 비어 홀(53)의 내면을 피복하는 구리 합금 피막(54b)과, 배선 홈(52) 및 비어 홀(53) 내의 나머지 공간을 충전하는 배선 주부(54a)에 의해 구성되어 있다. 구리 합금 피막(54b)은 금속 산화물막(55)에 접하고, 금속 산화물막(55)을 구성하는 구리 이외의 2종류의 금속 원소를 합금 원소로서 포함한다.
이하, 도 1b의 공정으로 형성한 금속 산화물막(20)의 효과에 대해서 설명한다. 또한, 도 1g에 나타낸 비어용 금속 산화물막(34), 배선용 금속 산화물막(44) 및 금속 산화물막(55)도 이하에 설명하는 효과와 동일한 효과를 갖는다.
제 1 실시예에서는, 도 1a에 나타낸 제 1 피막(16)과 제 2 피막(17)을 서로 다른 구리 합금으로 형성하고 있다. 이 때문에, 금속 산화물막(20)은 구리 이외에 적어도 2종류의 금속 원소를 포함한다. 이것에 의해, 1종류의 금속 원소를 포함하는 경우에 비하여 확산 방지 기능을 높일 수 있다. 예를 들면, 제 1 피막(16) 및 제 2 피막(17)을 형성하는 구리 합금의 합금 원소로서, Al, Mg, Mn, Cr, Ti, Ta, Zr, Sn, In, Zn, Ni 및 Co로 이루어지는 그룹에서 선택된 적어도 하나의 원소를 사용할 수 있다. 또한, 제 1 피막(16)과 제 2 피막(17)의 구리 합금의 합금 원소의 조합에 의해 더욱 높은 효과를 얻을 수 있다. 이하에, 적합한 조합에 대해서 설명한다.
우선, 도 1a에 나타낸 제 1 피막(16) 및 제 2 피막(17)의 한쪽을 Al, Mg, Mn 및 Cr으로 이루어지는 그룹에서 선택된 금속을 포함하는 구리 합금으로 형성하고, 다른 쪽을 Ti, Ta 및 Zr으로 이루어지는 그룹에서 선택된 금속을 포함하는 구리 합금으로 형성한 경우를 생각한다. 제 1 피막(16) 및 제 2 피막(17)은 함께 스퍼터링법 또는 화학기상퇴적법에 의해 형성할 수 있다. 이 경우, 금속 산화물막(20)은 Al, Mg, Mn 및 Cr으로 이루어지는 그룹에서 선택된 원소와, Ti, Ta 및 Zr으로 이루어지는 그룹에서 선택된 원소의 양쪽을 포함한다. 금속 산화물막(20)은 Al, Mg, Mn 또는 Cr을 포함함으로써 산소에 대하여 높은 배리어성을 나타내고, Ti, Ta 또는 Zr을 포함함으로써 구리에 대하여도 높은 배리어성을 나타낸다.
Al, Mg, Mn 및 Cr으로 이루어지는 그룹에서 선택된 원소를 포함하는 피막을 상대적으로 두껍게 하면 산소에 대한 배리어성을 상대적으로 높일 수 있고, 반대로 Ti, Ta 및 Zr으로 이루어지는 것보다 선택된 원소를 포함하는 피막을 상대적으로 두껍게 하면 구리에 대한 배리어성을 상대적으로 높일 수 있다.
배선(25)과, 그 아래의 도전 플러그(13)의 계면에는 종래의 배리어 메탈층이 개재되지 않고 양쪽이 직접 접촉하고 있다. 이 때문에, 접촉 저항의 증대를 억제할 수 있다.
또한, 종래의 TiN 등을 사용한 배리어 메탈막은 충분한 확산 방지 효과를 얻기 위하여 적어도 1O㎚ 정도의 두께로 하지 않으면 안되었다. 상기 제 1 실시예의 경우에는 도 1a에 나타낸 제 1 피막(16)과 제 2 피막(17)의 합계의 두께가 10㎚ 정도로서, 금속 산화물막(20)은 그 두께보다도 얇다. 또한, 구리 합금 피막(21)은 종래의 배리어 메탈막에 비하여 저항률이 낮다. 이 때문에, 배선 및 도전 플러그 저항의 증가를 억제할 수 있다. 특히, 도전 플러그(33)에서는 그 평단면 내에서 배리어 메탈막이 차지하는 비율이 높다. 이 때문에, 종래의 배리어 메탈막 대신에 비어용 금속 산화물막(34)을 사용하는 경우의 현저한 효과가 기대된다.
다음에, 제 1 피막(16)을 Al, Mg, Mn, Cr, Ti, Ta 및 Zr으로 이루어지는 그룹에서 선택된 원소를 포함하는 합금으로 형성하고, 제 2 피막(17)을 CuSn, CuZn, CuNi, CuCo 및 CuSnZn으로 이루어지는 그룹에서 선택된 구리 합금으로 형성하는 경우에 대해서 생각한다. 이 경우, 제 1 피막(16)은 스퍼터링법 또는 화학기상퇴적법에 의해 형성할 수 있다. 제 2 피막(17)은 도금법에 의해 형성할 수 있다. 도금법을 채용하면, 어스펙트비가 큰 오목부의 내면에도 균일한 두께의 피막을 양호 한 재현성으로 형성할 수 있다. 이 때문에, 제 1 피막(16)의 두께가 불균일한 경우에도 제 2 피막(17)을 형성함으로써, 막 두께의 불균일성에 기인하는 확산 방지 효과의 저하나 밀착성의 저하를 방지할 수 있다. 이 경우, 제 2 피막(17)을 제 1 피막(16)보다도 두껍게 하는 것이 바람직하다. 예를 들면, 제 1 피막(16)의 두께를 4㎚로 하고, 제 2 피막(17)의 두께를 6㎚로 하면 된다.
구리 합금으로 이루어지는 제 1 피막(16) 및 제 2 피막(17)의 합금 원소의 농도를 너무 높게 하면 저항률이 높아져 버린다. 저항률의 상승을 억제하기 위하여 구리 이외의 합금 원소의 농도를 5.0 원자 %이하로 하는 것이 바람직하다. 또한, 합금 원소의 농도가 너무 낮으면 그 금속 산화물막의 확산 방지 기능이 저하된다. 충분한 확산 방지 기능을 얻기 위하여 합금 원소의 농도를 0.01 원자 %이상으로 하는 것이 바람직하다.
또한, 상기 실시예에서는, 도 1a 상태로부터 도 1b 상태에 이르는 열처리 공정을 환원성 분위기에서, 약 300℃, 약 30분간의 조건에서 행했다. 열처리시의 노출 표면은 후의 도 1c에 나타내는 공정에서 CMP에 의해 제거되므로, 반드시 환원성 분위기로 할 필요는 없다. 예를 들면, 불활성 가스 분위기나 대기 중에서 열처리를 행할 수도 있다. 또한, 열처리 온도는 금속 산화물막(20)이 형성되는 온도이면 된다. 열처리 온도가 너무 낮으면 장시간을 요하고, 너무 높으면 이미 형성되어 있는 반도체 소자 등에 악영향을 주게 된다. 이 때문에, 열처리 온도를 100℃ 이상 400℃ 이하로 하는 것이 바람직하다. 적합한 열처리 시간은 열처리 온도에 따라 다르다. 충분한 배리어성을 갖는 금속 산화물막(20)이 형성되기 위하여 필요 충분한 시간이면 된다.
또한, 금속 산화물막(20)을 형성하기 위한 열처리는 제 2 피막(17)을 형성한 후, 금속막(18)을 형성하기 전에 행할 수도 있다. 이 경우에는 노출 표면의 산화를 방지하기 위하여 열처리 분위기를 진공, 환원성 분위기 또는 불활성 가스 분위기로 하는 것이 바람직하다.
다음에, 도 2a 내지 도 2c를 참조하여, 제 2 실시예에 의한 반도체 장치의 제조 방법에 대해서 설명한다.
도 2a에 나타낸 보호막(11) 및 그것보다도 하층의 구조는 도 1a에 나타낸 제 1 실시예의 경우의 구조와 동일하다. 제 2 실시예에서는, 제 1 실시예의 도 1a에 나타낸 공정으로 형성되는 제 1 피막(16) 및 제 2 피막(17)의 2층 대신에 1층인 제 3 피막(60)을 형성한다. 층간 절연막(15) 및 금속막(18)의 구성은 제 1 실시예의 경우와 동일하다.
제 3 피막(60)은 구리 이외에 2종류의 합금 원소를 포함하는 3원소의 구리 합금으로 형성되어 있고, 스퍼터링법 또는 화학기상퇴적법으로 형성할 수 있다. 합금 원소는 제 1 실시예의 제 1 피막(16) 및 제 2 피막(17)을 형성하는 구리 합금의 합금 원소와 동일하다. 제 3 피막(60)의 두께는 제 1 실시예에서의 제 1 피막(16)과 제 2 피막(17)의 합계의 두께와 거의 동일하다.
도 2b에 나타낸 바와 같이, 열처리를 행함으로써 층간 절연막(15)과 제 3 피막(60)의 계면 및 보호막(11)과 제 3 피막(60)의 계면에 금속 산화물막(20)을 형성한다.
열처리 조건은 제 1 실시예의 도 1b에 나타낸 금속 산화물막(20)을 형성하기 위한 열처리 조건과 동일하다.
도 2c에 나타낸 바와 같이, 층간 절연막(15)의 상면보다도 위쪽에 퇴적되어 있는 금속막(18), 제 3 피막(60) 및 금속 산화물막(20)을 CMP에 의해 제거한다.
제 3 피막(60)은 Al, Mg, Mn, Cr, Ti, Ta, Zr, Sn, In, Zn, Ni 및 Co로 이루어지는 그룹에서 선택된 적어도 2개의 원소를 구리 이외의 합금 원소로서 포함하는 것이 바람직하다. 제 2 실시예에서는, 제 3 피막(60)이 제 1 실시예의 도 1a에 나타낸 제 1 피막(16) 및 제 2 피막(17)에 포함되는 합금 원소를 포함하고 있으므로, 금속 산화물막(20)은 제 1 실시예의 도 1c에 나타낸 금속 산화물막(20)과 동일한 조성으로 된다. 이 때문에, 제 1 실시예의 경우와 동일한 효과를 얻을 수 있다.
특히, Al, Mg, Mn 및 Cr으로 이루어지는 그룹에서 선택된 적어도 하나의 금속과, Ti, Ta 및 Zr으로 이루어지는 그룹에서 선택된 적어도 하나의 금속을 합금 원소로서 포함하는 경우에는 구리 및 산소의 양쪽에 대하여 충분한 확산 방지 효과를 얻을 수 있다.
제 3 피막(60)의 합금 원소의 농도는 제 1 실시예의 제 1 피막(16) 및 제 2 피막(17)의 경우와 마찬가지로, 0.01 내지 5.0 원자 %로 하는 것이 바람직하다. Al, Mg, Mn 및 Cr으로 이루어지는 그룹의 금속의 농도를 상대적으로 높임으로써 산소에 대한 확산 방지 기능을 상대적으로 높일 수 있고, 반대로 Ti, Ta 및 Zr으로 이루어지는 그룹의 금속의 농도를 상대적으로 높임으로써 구리에 대한 확산 방지 기능을 상대적으로 높일 수 있다.
다음에, 제 2 실시예의 변형예에 대해서 설명한다. 제 2 실시예에서는, 도 2a에 나타낸 제 3 피막(60)을 3원소의 구리 합금으로 형성했지만, 변형예에서는 2원소의 구리 합금으로 형성한다. 또한, 제 2 실시예에서는 금속막(18)을 순구리 또는 구리 합금으로 형성했지만, 변형예에서는 제 3 피막(60)과는 다른 종류의 구리 합금으로 형성한다. 또한, 제 3 피막(60)의 두께를 5㎚ 정도로 한다.
금속막(18)을 퇴적시킨 후에 열처리를 행한다. 이 열처리에 의해, 제 3 피막(60)을 구성하는 금속 원소, 또한 금속막(18)을 구성하는 금속 원소가 층간 절연막(15) 및 보호막(11)에 포함되는 산소와 반응하여 금속 산화물막(20)이 형성된다. 그 후, 제 2 실시예의 경우와 마찬가지로 CMP를 행함으로써, 배선 홈 내에만 배선을 남긴다.
변형예에 의한 방법으로 제작한 경우에는 도 2c에 나타낸 금속막(18)이 구리 합금으로 형성된다. 제 3 피막(60)은 성막 직후에는 2원소의 구리 합금이었지만, 그 후의 열처리에 의해 금속막(18) 내의 합금 원소의 확산에 의해 3원소의 구리 합금으로 된다. 금속 산화물막(20)은 금속막(18)을 구성하는 구리 및 구리 이외의 합금 원소, 또한 그 이외의 금속 원소, 즉 성막 직후에서의 제 3 피막(60)을 구성하는 구리 이외의 합금 원소를 포함한다.
제 3 피막(60) 및 금속막(18)의 구리 이외의 합금 원소로서, Al, Mg, Mn, Cr, Ti, Ta, Zr, Sn, In, Zn, Ni 및 Co로 이루어지는 그룹에서 선택할 수 있다. 또한, 제 3 피막(60) 및 금속막(18)의 한쪽이 Al, Mg, Mn 및 Cr으로 이루어지는 그룹에서 선택된 적어도 하나의 금속을 포함하고, 다른 쪽이 Ti, Ta 및 Zr으로 이루 어지는 그룹에서 선택된 적어도 하나의 금속을 포함하는 구성으로 함으로써, 구리 및 산소의 양쪽에 대하여 충분한 확산 방지 효과를 얻을 수 있다.
다음에, 도 3a 내지 도 3d를 참조하여, 제 3 실시예에 의한 반도체 장치의 제조 방법에 대해서 설명한다.
도 3a에 나타낸 보호막(11) 및 그것보다도 하층의 구조는 도 1a에 나타낸 제 1 실시예의 경우와 동일하다. 보호막(11) 위에 층간 절연막(15)을 형성하고, 이 층간 절연막(15)에 배선 홈(15a)을 형성한다. 층간 절연막(15)은 도 1a에 나타낸 제 1 실시예의 층간 절연막(15)과 동일한 재료로 형성되어 있다. 배선 홈(15a)의 내면 및 층간 절연막(15)의 상면을 덮도록 고융점 금속, 고융점 금속 원소를 포함하는 합금 또는 고융점 금속 원소의 질화물로 이루어지는 배리어 메탈층(70)을 형성한다. 고융점 금속 원소로서, 예를 들어 Ta, Ti, W 등을 들 수 있다. 배리어 메탈층(70)은 예를 들어 스퍼터링법 또는 화학기상퇴적법을 이용하여 퇴적시킬 수 있다.
배리어 메탈층(70) 위에 구리 합금으로 이루어지는 제 4 피막(71)을 예를 들어 스퍼터링법 또는 화학기상퇴적법을 이용하여 형성한다. 제 4 피막(71)은 Al, Mg, Mn, Cr, Ti, Ta, Zr, Sn, In, Zn, Ni 및 Co로 이루어지는 그룹에서 선택된 적어도 하나의 원소를 합금 원소로서 포함하는 것이 바람직하다. 또한, 도 2a에 나타낸 제 2 실시예의 제 3 피막(60)과 마찬가지로, 적어도 2종류의 합금 원소를 포함하는 3원소의 구리 합금으로 할 수도 있다. 제 4 피막(71) 위에 금속막(18)을 형성한다. 금속막(18)은 도 1a에 나타낸 제 1 실시예의 금속막(18)과 마찬가지로, 도금법으로 성막 가능한 구리 합금 또는 순구리로 형성된다. 금속막(18)을 형성한 후, 열처리를 행한다.
도 3b에 열처리 후의 단면도를 나타낸다. 전기 저항을 저감하기 위하여 구리 합금에 비하여 저항률이 높은 배리어 메탈층(70)은 가능한 한 얇게 하는 것이 바람직하다. 배리어 메탈층(70)을 얇게 하면, 막 두께의 불균일성에 의해 충분한 확산 방지 기능을 갖지 않는 영역이 발생하는 경우가 있다. 확산 방지 기능이 불충분한 영역에서는 제 4 피막(71) 내의 구리 및 합금 원소와, 층간 절연막(15) 내의 산소가 서로 확산하여 금속 산화물 영역(72)이 형성된다. 금속 산화물 영역(72)은 구리 및 산소의 확산을 방지하는 기능을 갖는다.
도 3c에 나타낸 바와 같이, 층간 절연막(15)의 상면보다도 위쪽에 퇴적되어 있는 배리어 메탈층(70), 제 4 피막(71) 및 금속막(18)을 CMP에 의해 제거한다. 배선 홈(15a) 내에 남은 배리어 메탈층(70), 제 4 피막(71) 및 금속막(18)이 배선(25)을 구성한다.
도 3d에 나타낸 바와 같이, 층간 절연막(15) 및 배선(25) 위에 도전 플러그(33), 배선(43) 및 듀얼다마신법에 의한 배선(54)을 순서대로 형성한다. 캡막(30), 비어층 절연막(31), 캡막(40), 배선층 절연막(41), 캡막(50), 층간 절연막(51) 및 이들의 절연막에 형성된 비어 홀, 배선 홈의 구성 및 형성 방법은 도 1g에 나타낸 제 1 실시예의 경우와 동일하다. 도전 플러그(33), 배선(43, 54)의 형성 방법은 하층 배선(25)의 형성 방법과 동일하다. 각 배선층에서, 배리어 메탈층이 얇아 확산 방지 기능이 불충분한 영역에 금속 산화물 영역이 형성된다.
제 3 실시예에서는 배리어 메탈층(70)에 확산 방지 기능이 불충분한 영역이 생겼다고 해도 금속 산화물 영역(72)이 자기 정합적으로 형성되므로, 충분한 확산 방지 기구를 얻을 수 있다. 제 4 피막을 배치하지 않는 경우에는 충분한 확산 방지 기능을 얻기 위하여 배리어 메탈층(70)의 두께를 적어도 10㎚ 정도로 하지 않으면 안되었다. 이것에 대하여, 제 3 실시예에서는 배리어 메탈층을 더욱 얇게 할 수 있다. 예를 들면, 배리어 메탈층(70)의 두께를 5㎚ 이하로 해도 충분한 확산 방지 기능을 얻을 수 있다. 배리어 메탈층을 얇게 함으로써 도전 플러그나 배선의 전기 저항을 저하시킬 수 있다.
제 4 피막(71)의 합금 원소의 농도는 도 1a에 나타낸 제 1 실시예의 제 1 피막(16)이나 제 2 피막(17)과 마찬가지로, 0.01 내지 5 원자 %로 하는 것이 바람직하다.
다음에, 도 4a 내지 도 4d를 참조하여, 제 4 실시예에 의한 반도체 장치의 제조 방법에 대해서 설명한다. 제 4 실시예에서는, 제 3 실시예의 도 3a에 나타낸 제 4 피막(71)의 형성 공정이 생략되어 있다.
도 4a에 나타낸 바와 같이, 배리어 메탈층(70) 위에 금속막(18)이 직접 형성되어 있다. 금속막(18)은 도금법으로 성막 가능한 구리 합금, 예를 들어 CuSn, CuZn, CuNi, CuCo, CuMn 또는 CuSnZn으로 형성되어 있다. 금속막(18)을 형성한 후, 열처리를 행한다. 열처리 조건은 제 1 실시예의 도 1b 공정으로 금속 산화물막(20)을 형성하기 위하여 행한 열처리 조건과 동일하다.
도 4b에 나타낸 바와 같이, 배리어 메탈층(70)의 확산 방지 기능이 불충분한 영역에 금속 산화물 영역(72)이 자기 정합적으로 형성된다. 제 3 실시예에서는, 도 3b에 나타낸 제 4 피막(71) 내의 합금 원소와, 층간 절연막(15) 내의 산소가 반응하여 금속 산화물 영역(72)이 형성되었지만, 제 4 실시예에서는 금속막(18) 내의 합금 원소와, 층간 절연막(15) 내의 산소가 반응한다. 이 때문에, 제 4 실시예에서는 금속막(18)은 순구리가 아니라 구리 합금으로 형성된다.
도 4c에 나타낸 바와 같이, 층간 절연막(15)의 상면보다도 위쪽에 퇴적되어 있는 배리어 메탈층(70) 및 금속막(18)을 CMP에 의해 제거한다. 배선 홈(15a) 내에 금속막(18) 및 배리어 메탈층(70)으로 이루어지는 배선(25)이 형성된다.
도 4d에 나타낸 바와 같이, 층간 절연막(15) 및 배선(25) 위에 도전 플러그(33), 배선(43) 및 듀얼다마신법에 의한 배선(54)을 순서대로 형성한다. 캡막(30), 비어층 절연막(31), 캡막(40), 배선층 절연막(41), 캡막(50), 층간 절연막(51) 및 이들의 절연막에 형성된 비어 홀, 배선 홈의 구성 및 형성 방법은 도 1g에 나타낸 제 1 실시예의 경우와 동일하다. 도전 플러그(33), 배선(43, 54)의 형성 방법은 하층 배선(25)의 형성 방법과 동일하다. 각 배선층에서, 배리어 메탈층이 얇아 확산 방지 기능이 불충분한 영역에 금속 산화물 영역이 형성된다.
제 4 실시예에서도 배리어 메탈층을 얇게 할 수 있으므로, 도전 플러그나 배선의 전기 저항을 저감시킬 수 있다.
제 4 실시예에서는, 제 3 실시예의 도 3a에 나타낸 제 4 피막(71)을 형성할 필요가 없으므로, 성막 공정을 1개 감할 수 있다. 단, 제 4 실시예에는 금속막(18)을 순구리로 형성할 수 없다는 제약이 가해진다. 배선의 저항률을 저하시키는 것이 중요한 배선층에서는 제 3 실시예에 의한 구성을 채용하여 배선을 순구리 로 형성하면 된다. 배선의 저항률이 큰 문제가 되지 않을 경우, 예를 들어 배선을 굵게 할 수 있는 경우에는 공정수 삭감의 관점에서 제 4 실시예에 의한 구성을 채용하는 것이 유리하다.
다음에, 도 5 내지 도 7을 참조하여 도전 플러그 및 배선을 도금법으로 형성하는 적합한 조건에 대해서 설명한다.
상기 제 1 실시예의 도 1e에 나타낸 비어 홀(32) 내를 충전하는 도전 플러그를 형성하기 위한 도금액으로서, 예를 들어 미국의 Rohm & Haas사(구시플레이사(Shipley Company L.L.C.))의 것을 사용한다. 이 도금액은 성막 속도를 빠르게 하기 위한 액셀레이터(accelerator)를 5ml/l 내지 10ml/l, 성막 속도를 느리게 하기 위한 서프레셔(suppressor)를 1ml/l 내지 5ml/l 및 막의 표면을 평활화하기 위한 레벨러(leveler)를 1ml/l 내지 3ml/l 포함한다. 도 1f에 나타낸 배선 홈(42) 내를 충전하는 배선을 형성하기 위한 도금액으로서, 예를 들어 엔손 주식회사(Enthone Inc) 제품의 것을 사용한다. 이 도금액은 액셀레이터를 5ml/l 내지 10ml/l, 서프레셔를 1ml/l 내지 5ml/l 및 레벨러를 1ml/l 내지 3ml/l 포함한다.
액셀레이터는 주로 유황 화합물로서, 성장 표면에서의 핵 형성에 관여한다. 레벨러는 아민계 화합물로서, 질소, 탄소, 염소 등을 포함한다. 쌍극자(雙極子)를 갖기 위하여 전계(電界)가 집중하는 부위로 이동하고, 그 부분의 전계를 약화시키는 기능을 한다.
도 5의 (a) 및 도 5의 (b)에 이들의 도금액을 사용하여 형성한 도전 플러그 용 및 배선용의 Cu막 내의 불순물 농도를 2차 이온 질량 분석(SIMS)에 의해 측정한 결과를 나타낸다. 횡축은 분석 개시로부터의 경과 시간을 단위 「분」으로 나타내고, 좌측 종축은 불순물 농도를 단위 「원자/cm3」로 나타낸다. 또한, 우측 종축에 좌측 종축의 불순물 농도에 대응하는 2차 이온 검출 수를 단위 「개/s」로 나타낸다. 횡축은 측정 대상의 Cu막의 깊이 방향의 위치에 대응한다. 기호 Cu, N, C, O, S 및 Cl이 첨부된 절선(折線)은 각각 구리, 질소, 탄소, 산소, 유황 및 염소의 불순물 농도를 나타낸다.
도 6에 Cu막의 깊이 방향에 관하여 평균한 불순물 원소의 농도를 나타낸다. 좌측 5개의 막대그래프가 배선용 Cu막 중의 불순물 농도를 나타내고, 우측 5개의 막대그래프가 도전 플러그용 Cu막 중의 불순물 농도를 나타낸다. 배선용 Cu 중의 불순물 농도가 도전 플러그용 Cu막 중의 불순물 농도보다도 높은 것을 알 수 있다. 배선용 Cu막 중의 탄소, 산소, 질소, 유황 및 염소의 농도의 합계는 약 1×1020 원자/cm3로서, 도전 플러그용 Cu막 중의 농도의 합계는 약 1×1018 원자/cm3이다. 이와 같이, 불순물 농도에 2 자릿수 정도의 차이가 있다. 이것은 도전 플러그 형성을 위하여 사용한 도금액 중의 이들 불순물의 원자 농도의 합계가 배선 형성을 위하여 사용한 도금액 중의 이들 불순물의 원자 농도의 합계보다도 낮은 것이 하나의 원인이라고 생각된다.
도 7에 복수의 도전 플러그와 복수의 배선을 직렬로 접속한 평가용 시료(試料)의 신뢰성 평가 실험을 행한 결과를 나타낸다. 횡축은 평가용 시료에 소정의 전류를 흐르게한 후부터의 경과 시간을 단위 「시간」으로 나타내고, 종축은 고장 발생의 누적 확률을 나타낸다. 도전 플러그 및 배선 모두에 배선용 도금액을 사용하여 제작한 W 그룹의 평가용 시료와, 비어용 도금액을 사용하여 도전 플러그를 제작하고, 배선용 도금액을 사용하여 배선을 제작한 V 그룹의 평가용 시료의 2종류의 시료를 준비했다. 즉, V 그룹의 시료의 도전 플러그 중의 불순물 농도는 배선 중의 불순물 농도보다도 낮다. W 그룹 및 V 그룹의 각각에 대해서 20개 시료의 평가를 행했다. 도 5의 직선 W 및 V가 각각 W 그룹 및 V 그룹의 평가용 시료의 측정 결과를 나타낸다.
통전(通電) 시간을 300시간으로 했을 때, W 그룹에서는 14개 시료에서 도통 불량이 발생하고, V 그룹에서는 3개 시료에서 도통 불량이 발생했다. 이 도통 불량의 원인은 일렉트로마이그레이션이다. 또한, W 그룹 시료의 110℃에서의 최대 허용 전류 밀도는 약 1.6×105A/cm2이고, V 그룹 시료의 110℃에서의 최대 허용 전류 밀도 는 약 1.5×106A/cm2였다.
이 평가 결과로부터 알 수 있는 바와 같이, 도전 플러그를 형성하는 Cu의 불순물 농도를 배선을 형성하는 Cu의 불순물 농도보다도 낮게 함으로써, 일렉트로마이그레이션 내성 및 최대 허용 전류 밀도를 높일 수 있다. 일렉트로마이그레이션 내성이 향상하는 것은 도전 플러그의 불순물 농도를 낮게 했기 때문에 도전 플러그 중에 보이드(void)가 발생하기 어려워졌기 때문이라고 생각된다.
배선을 형성하는 Cu를 도전 플러그와 동일하게 고순도로 하여도 V 그룹과 동 일한 일렉트로마이그레이션 내성을 얻을 수 있다고 생각된다. 그런데, 배선을 고순도화하면, 배선의 스트레스마이그레이션 내성이 저하되어 버리는 것을 알았다. 이것은, 고순도로 함으로써 열 이력을 경험하면 응력에 의해 배선 내의 공공(空孔)이 확산하기 쉬워졌기 때문이라고 생각된다.
상기 실시예에서는 도전 플러그를 형성하는 Cu의 불순물 농도를 상대적으로 낮게 하고, 배선을 형성하는 Cu의 불순물 농도를 상대적으로 높게 하고 있다. 도전 플러그는 배선에 비하여 체적이 작으므로, 스트레스마이그레이션 내성 저하의 영향을 받기 어렵다. 이것에 의해, 도 7에 나타낸 바와 같이, 높은 일렉트로마이그레이션 내성을 유지하면서, 또한 충분한 스트레스마이그레이션 내성을 얻는 것이 가능해진다.
배선은 도전 플러그에 비하여 큰 체적을 가지고, 층간 절연막과 접하는 면적도 크다. 이 때문에, 배선에서는 스트레스마이그레이션이 발생하기 쉽다고 생각된다. 배선의 스트레스마이그레이션 내성을 높이기 위하여, 도전 플러그에 비하여 배선의 불순물 농도를 상대적으로 높이는 것이 바람직하다. 또한, 순구리로 형성하는 것보다도 CuSn 합금, CuSnZn 합금으로 형성하는 편이 스트레스마이그레이션 내성 및 일렉트로마이그레이션 내성을 높일 수 있다.
도전 플러그의 불순물 농도를 낮게 한 경우의 충분한 효과를 얻기 위하여 도전 플러그 중의 탄소, 산소, 질소, 유황 및 염소의 원자 농도의 합계를 배선 중의 상기 원자 농도 합계의 1/10 이하로 하는 것이 바람직하다. 또한, 도전 플러그 중 의 원자 농도의 합계를 1×1019cm-3보다도 낮게 하고, 또한 배선 중의 원자 농도의 합계를 1×1019cm-3보다도 높게 하는 것이 바람직하다.
상술한 평가는 배선 및 도전 플러그를 순구리로 형성한 경우에 대해서 행했지만, 구리를 주성분으로 하는 구리 합금으로 형성한 경우에도 동일한 효과를 얻을 수 있을 것이다.
상기 실시예에서는 도전 플러그를 형성하기 위한 도금액 중의 불순물의 원자 농도를 배선을 형성하기 위한 도금액 중의 불순물의 원자 농도보다도 낮게 함으로써, 도전 플러그의 불순물 농도를 배선의 불순물 농도보다도 낮게 했다. 그 밖에 , 동일한 도금액을 사용하여 전해 도금 중에서의 전류의 크기를 전환하는 것에 의해서도 도금된 구리의 불순물 농도를 조절할 수 있을 것이다.
다음에, 도 8a 내지 도 8f를 참조하여, 제 5 실시예에 의한 반도체 장치의 제조 방법에 대해서 설명한다.
도 8a에 나타내는 층간 절연막(15)과 배선(25)을 포함하는 층 및 이 층보다도 하층의 구조는 도 1c에 나타낸 제 1 실시예의 반도체 장치의 제조 도중의 구조와 동일하다. 층간 절연막(15) 위에 도 1d에 나타낸 제 1 실시예 의 방법과 동일한 방법으로 캡막(30) 및 비어층 절연막(31)을 퇴적시킨다. 이 2층을 관통하는 비어 홀(32)을 형성한다. 비어 홀(32)의 바닥면에 배선(25)의 상면의 일부가 노출된다.
비어층 절연막(31) 위에 구리 합금막(80)을 퇴적시킨다. 구리 합금막(80)은 비어 홀(32) 내를 완전히 충전하는 데에 충분한 두께로 된다. 구리 합금막(80)은 CuAl, CuMg, CuMn, CuCr, CuTi, CuTa, CuZr, CuSn, CuIn, CuZn, CuNi 및 CuCo로 이루어지는 그룹에서 선택된 하나의 구리 합금으로 형성되어 있고, 구리 합금의 타깃을 이용한 스퍼터링에 의해 형성된다.
도 8b에 나타낸 바와 같이, 비어층 절연막(31)의 상면보다도 위쪽에 퇴적되어 있는 구리 합금막(80)을 CMP에 의해 제거한다. 비어 홀(32) 내에 구리 합금으로 이루어지는 도전 플러그(80a)가 남는다.
도 8c에 나타낸 바와 같이, 환원성 분위기 중에서 400℃의 열처리를 행하여 도전 플러그(80a)와 비어층 절연막(31)의 계면 및 도전 플러그(80a)와 캡막(30)의 계면에 비어용 금속 산화물막(80b)을 형성한다. 비어용 금속 산화물막(80b)은 도전 플러그(80a) 내의 합금 원소와, 비어층 절연막(31) 및 캡막(30) 내의 산소가 반응함으로써 형성된다.
도 8d에 나타낸 바와 같이, 비어층 절연막(31) 위에 캡막(40) 및 배선층 절연막(41)을 퇴적시킨다. 이 2층은 도 1f에 나타낸 제 1 실시예의 캡막(40) 및 배선층 절연막(41)과 동일한 방법으로 형성된다. 비어층 절연막(31)의 상면까지 달하는 배선 홈(42)을 형성한다. 배선 홈(42)의 바닥면에 도전 플러그(80a)의 상면이 노출된다. 배선층 절연막(41) 위에 구리 합금막(83)을 퇴적시킨다. 구리 합금막(83)은 배선 홈(42) 내를 완전히 충전하는 데에 충분한 두께로 된다. 구리 합금막(83)은 CuAl, CuMg, CuMn, CuCr, CuTi, CuTa, CuZr, CuSn, CuIn, CuZn, CuNi 및 CuCo로 이루어지는 그룹에서 선택된 하나의 구리 합금으로 형성되어 있고, 불순물 로서 C, S, N, O 및 Cl로 이루어지는 그룹에서 선택된 적어도 하나의 원소를 포함한다. 이 합금막은 불순물을 포함하는 구리 합금 타깃을 이용한 스퍼터링에 의해 형성할 수 있다.
도 8e에 나타낸 바와 같이, 배선층 절연막(41)의 상면보다도 위쪽에 퇴적되어 있는 구리 합금막(83)을 CMP에 의해 제거한다. 배선 홈(42) 내에 구리 합금으로 이루어지는 배선(83a)이 남는다.
도 8f에 나타낸 바와 같이, 환원성 분위기 중에서 400℃의 열처리를 행함으로써, 배선(83a)과 배선층 절연막(41)의 계면, 배선(83a)과 캡막(40)의 계면 및 배선(83a)과 비어층 절연막(31)의 계면에 배선용 금속 산화물막(83b)을 형성한다.
제 5 실시예에서, 비어용 금속 산화물막(80b) 및 배선용 금속 산화물막(83b)이 확산 방지 기능을 갖는다. 또한, 배선(83a)에는 불순물이 첨가되어 있으므로 스트레스마이그레이션 내성을 높일 수 있다. 반대로, 도전 플러그(80a)에는 불순물이 첨가되어 있지 않으므로 전기 저항의 증대를 방지할 수 있다.
상기 제 5 실시예에서는 도전 플러그(80a) 및 배선(83a)이 스퍼터링에 의해 형성되므로, 도금법으로 형성하는 경우에 비하여 불순물의 종류 및 농도를 고정밀도로 제어할 수 있다.
상기 제 5 실시예에서는 도전 플러그(80a)에 불순물을 첨가하지 않았지만, 필요에 따라 원하는 불순물을 첨가할 수도 있다. 이 경우, 도전 플러그(80a)에는 주로 저저항인 것이 요구되고, 배선(83a)에는 높은 스트레스마이그레이션 내성을 갖는 것이 요구되므로, 도전 플러그(80a)의 불순물 농도를 배선(83a)의 불순물 농 도보다도 낮게 하는 것이 바람직하다.
이상 실시예에 따라 본 발명을 설명했지만, 본 발명은 이들에 제한되는 것은 아니다. 예를 들면, 각종 변경, 개량, 조합 등이 가능한 것은 당업자에게는 자명한 일일 것이다.
상기 실시예로부터, 이하의 부기에 나타내는 발명이 도출된다.
(부기 1)
(a) 반도체 기판 위에 형성된 산소를 함유하는 절연체의 표면 위에 구리 이외에 적어도 2종류의 금속 원소를 포함하는 구리 합금 피막을 형성하는 공정과,
(b) 상기 구리 합금 피막 위에 순구리 또는 구리 합금으로 이루어지는 금속막을 형성하는 공정을 갖고, 또한,
(c) 상기 공정 (a) 또는 공정 (b) 후에 상기 절연체 중의 산소와 상기 구리 합금 피막 중의 금속 원소가 반응하여 상기 절연체의 표면에 금속 산화물막이 형성되는 조건에서 열처리를 행하는 공정을 갖는 반도체 장치의 제조 방법.
(부기 2)
상기 구리 합금 피막은 Al, Mg, Mn, Cr, Ti, Ta, Zr, Sn, In, Zn, Ni 및 Co로 이루어지는 그룹에서 선택된 적어도 2개의 원소를 포함하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 3)
상기 구리 합금 피막은 Al, Mg, Mn 및 Cr으로 이루어지는 그룹에서 선택된 적어도 하나의 금속 원소와, Ti, Ta 및 Zr으로 이루어지는 그룹에서 선택된 적어도 하나의 금속 원소를 포함하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 4)
상기 공정 (a)는 상기 절연체의 표면 위에 구리 합금으로 이루어지는 제 1 피막을 형성하는 공정과, 그 제 1 피막 위에 그 제 1 피막과는 다른 구리 합금으로 이루어지는 제 2 피막을 형성하는 공정을 포함하는 부기 1 내지 부기 3 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 5)
상기 제 2 피막이 CuSn, CuZn, CuNi, CuCo, CuMn 및 CuSnZn으로 이루어지는 그룹에서 선택된 구리 합금으로 형성되어 있고, 그 제 2 피막을 도금법으로 퇴적시키는 부기 4에 기재된 반도체 장치의 제조 방법.
(부기 6)
상기 공정 (a)에서, 구리 이외에 적어도 2종류의 금속 원소를 포함하는 적어도 3원의 구리 합금으로 이루어지는 상기 구리 합금 피막을 형성하는 부기 1 내지 부기 3 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 7)
상기 공정 (b)에서, 도금법으로 상기 금속막을 퇴적시키고, 그 공정 (b)에서 사용하는 도금액이 탄소, 산소, 질소, 유황 및 염소로 이루어지는 그룹에서 선택된 적어도 1종류의 원자를 포함하고, 그 도금액 중의 탄소, 산소, 질소, 유황 및 염소로 이루어지는 그룹에서 선택된 적어도 1종류의 원자가 상기 금속막 중에 불순물로서 수용되는 부기 1 내지 부기 6 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 8)
상기 공정 (a) 전에 상기 절연체의 표면에 배선 홈을 형성하는 공정을 갖고,
상기 공정 (a)에서, 상기 배선 홈의 내면 및 상기 절연체의 상면을 덮도록 상기 구리 합금 피막을 형성하고, 상기 공정 (b)에서, 상기 금속막 중의 탄소 원자, 산소 원자, 질소 원자, 유황 원자 및 염소 원자의 원자 농도의 합계가 1×1019cm-3 이상으로 되는 조건에서 도금를 행하고,
상기 공정 (b) 후에 상기 절연체의 상면 위에 퇴적되어 있는 상기 구리 합금 피막 및 상기 금속막을 제거하고, 상기 배선 홈 내에 상기 구리 합금 피막 및 상기 금속막을 남기는 공정을 포함하는 부기 7에 기재된 반도체 장치의 제조 방법.
(부기 9)
(a) 반도체 기판 위에 형성된 산소를 함유하는 절연체의 표면 위에 고융점 금속, 고융점 금속 원소를 포함하는 합금 또는 고융점 금속 원소의 질화물로 이루어지는 배리어 메탈층을 형성하는 공정과,
(b) 상기 배리어 메탈층 위에 구리 합금막을 형성하는 공정과,
(c) 상기 절연체와 상기 구리 합금막이 접촉하고 있는 상태이면, 그 절연체 중의 산소와, 그 구리 합금막 중의 금속 원소가 반응하여 금속 산화물이 형성되는 조건에서 열처리를 행하는 공정을 갖는 반도체 장치의 제조 방법.
(부기 10)
상기 구리 합금막은 Al, Mg, Mn, Cr, Ti, Ta, Zr, Sn, In, Zn, Ni 및 Co로 이루어지는 그룹에서 선택된 적어도 하나의 원소를 포함하는 부기 9에 기재된 반도체 장치의 제조 방법.
(부기 11)
상기 절연체 표면에 오목부가 형성되어 있고, 상기 공정 (a) 및 공정 (b)에서, 그 오목부의 내면에 따르도록 상기 배리어 메탈층 및 상기 구리 합금막을 형성하고, 상기 공정 (b) 후에 상기 오목부 내의 공간을 충전하도록 상기 구리 합금막과는 다른 구리 합금 또는 구리로 형성된 금속막을 형성하는 공정을 포함하는 부기 9 또는 부기 10에 기재된 반도체 장치의 제조 방법.
(부기 12)
상기 금속막이 도금법으로 형성되고, 상기 금속막을 형성할 때에 사용하는 도금액이 탄소, 산소, 질소, 유황 및 염소로 이루어지는 그룹에서 선택된 적어도 1종류의 원자를 포함하고, 그 도금액 중의 탄소, 산소, 질소, 유황 및 염소로 이루어지는 그룹에서 선택된 적어도 1종류의 원자가 상기 금속막 중에 불순물로서 수용되는 부기 11에 기재된 반도체 장치의 제조 방법.
(부기 13)
상기 오목부가 배선 홈으로서, 상기 금속막 중의 탄소 원자, 산소 원자, 질소 원자, 유황 원자 및 염소 원자의 원자 농도의 합계가 1×1019cm-3 이상으로 되는 조건에서 도금을 행하는 부기 12에 기재된 반도체 장치의 제조 방법.
(부기 14)
상기 절연체 표면에 오목부가 형성되어 있고, 상기 공정 (b)에서, 상기 구리 합금막이 그 오목부 내의 공간을 충전하도록 상기 구리 합금막을 도금법으로 형성하고, 그 구리 합금막을 형성할 때에 사용하는 도금액이 탄소 원자, 산소 원자, 질소 원자, 유황 원자 및 염소 원자를 포함하고, 그 도금액 중의 탄소 원자, 산소 원자, 질소 원자, 유황 원자 및 염소 원자가 상기 구리 합금막 중에 불순물로서 수용되는 부기 11에 기재된 반도체 장치의 제조 방법.
(부기 15)
상기 오목부가 배선 홈으로서, 상기 구리 합금막 중의 탄소 원자, 산소 원자, 질소 원자, 유황 원자 및 염소 원자의 원자 농도의 합계가 1×1019cm-3 이상으로 되는 조건에서 도금을 행하는 부기 14에 기재된 반도체 장치의 제조 방법.
(부기 16)
반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 절연막과,
상기 절연막에 형성된 오목부와,
상기 오목부 내에 충전된 구리 또는 구리 합금으로 이루어지는 도전 부재와,
상기 절연막과 상기 도전 부재의 계면에 배치되고, 구리와, 구리 이외의 적어도 2종류의 금속 원소를 포함하는 금속 산화물막을 갖고,
상기 도전 부재 중 상기 금속 산화물막에 접하는 일부 영역이 그 금속 산화물막을 구성하는 적어도 2종류의 금속 원소와 구리의 합금으로 형성되어 있는 반도 체 장치.
(부기 17)
상기 금속 산화물막이 Al, Mg, Mn 및 Cr으로 이루어지는 그룹에서 선택된 하나의 금속 원소와, Ti, Ta 및 Zr으로 이루어지는 그룹에서 선택된 하나의 금속 원소를 포함하는 부기 16에 기재된 반도체 장치.
(부기 18)
반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 절연막과,
상기 절연막에 형성된 오목부와,
상기 오목부의 내면을 덮고, 고융점 금속, 고융점 금속 원소를 포함하는 합금 또는 고융점 금속 원소의 질화물로 이루어지는 배리어 메탈층과,
상기 배리어 메탈층 위에 형성된 구리 합금막을 갖고,
상기 절연물 표면의 일부 영역에서, 상기 구리 합금막 중의 금속 원소와 상기 절연막 중의 산소가 상호 확산하고 반응하여, 금속 산화물이 형성되어 있는 반도체 장치.
(부기 19)
(a) 반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 비어층 절연막에 비어 홀을 형성하는 공정과,
(b) 상기 비어 홀 내에 충전되도록 상기 비어층 절연막 위에 제 1 구리 합금막을 형성하는 공정과,
(c) 상기 제 1 구리 합금막의 불필요한 부분을 제거하고, 상기 비어 홀 내에 구리 합금으로 이루어지는 도전 플러그를 남기는 공정과,
(d) 상기 비어층 절연막 위에 산소를 함유하는 절연물로 이루어지는 배선층 절연막을 형성하는 공정과,
(e) 상기 배선층 절연막에 배선 홈을 형성하는 공정과,
(f) 상기 배선 홈 내에 충전되도록 상기 배선층 절연막 위에 제 2 구리 합금막을 형성하는 공정과,
(g) 상기 제 2 구리 합금막의 불필요한 부분을 제거하고, 상기 배선 홈 내에 구리 합금으로 이루어지는 배선을 남기는 공정을 갖고, 또한,
(h) 상기 공정 (b) 후에 제 1 열처리를 행하고, 상기 비어층 절연막과 상기 도전 플러그의 계면에 그 도전 플러그의 구성 원소와 그 비어층 절연막 내의 산소를 반응시켜 비어용 금속 산화물막을 형성하는 공정과,
(i) 상기 공정 (f) 후에 제 2 열처리를 행하고, 상기 배선층 절연막과 상기 배선의 계면에 그 배선의 구성 원소와 그 배선층 절연막 내의 산소를 반응시켜 배선용 금속 산화물막을 형성하는 공정을 갖는 반도체 장치의 제조 방법.
(부기 20)
상기 제 1 구리 합금막 및 제 2 구리 합금막이 CuAl, CuMg, CuMn, CuCr, CuTi, CuTa, CuZr, CuSn, CuIn, CuZn, CuNi 및 CuCo로 이루어지는 그룹에서 선택된 하나의 구리 합금으로 형성되어 있는 부기 19에 기재된 반도체 장치의 제조 방법.
(부기 21)
반도체 기판 위에 형성되고, 산소를 함유하는 절연 재료로 이루어지는 제 1 절연막과,
상기 제 1 절연막을 관통하는 비어 홀과,
상기 비어 홀 내에 충전된 구리 또는 구리 합금으로 이루어지는 도전 플러그와,
상기 제 1 절연막 위에 형성된 제 2 절연막과,
상기 제 2 절연막에 형성되고, 상기 도전 플러그 위를 통과하여 그 도전 플러그의 상면을 노출시키는 배선 홈과,
상기 배선 홈에 충전되고, 탄소 원자, 질소 원자, 유황 원자 및 염소 원자의 원자 농도의 합계가 상기 도전 플러그 중의 원자 농도의 합계보다도 높은 구리 또는 구리 합금으로 이루어지는 배선과,
상기 제 1 절연막과 상기 도전 플러그의 계면에 상기 도전 플러그의 구성 원소 중 어느 하나를 포함하는 금속 산화물막을 갖는 반도체 장치.
(부기 22)
(a) 반도체 기판 위에 형성된 산소를 함유하는 절연체의 표면 위에 구리 이외에 적어도 1종류의 금속 원소를 포함하는 구리 합금 피막을 형성하는 공정과,
(b) 상기 구리 합금 피막 위에 그 구리 합금 피막과는 다른 종류의 구리 합금으로 이루어지는 금속막을 형성하는 공정과,
(c) 상기 절연체 중의 산소, 상기 구리 합금 피막 중의 금속 원소 및 상기 금속막 중의 금속 원소가 반응하여 상기 절연체의 표면에 금속 산화물막이 형성되 는 조건에서 열처리를 행하는 공정을 갖는 반도체 장치의 제조 방법.
(부기 23)
반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 절연막과,
상기 절연막에 형성된 오목부와,
상기 오목부 내에 충전된 구리 합금으로 이루어지는 도전 부재와,
상기 절연막과 상기 도전 부재의 계면에 배치되고, 구리와, 상기 도전 부재에 포함되는 구리 이외의 합금 원소와, 또한 적어도 하나의 금속 원소를 더 포함하는 금속 산화물막을 갖는 반도체 장치.
제 1 및 제 3 관점에 의한 방법 및 장치에서는, 구리 이외에 2종류의 금속 원소를 포함하는 금속 산화물막이 확산 방지 기능을 갖는다. 제 2 및 제 4 관점에 의한 방법 및 장치에서는, 배리어 메탈층의 배리어성이 충분하지 않은 영역에 금속 산화물이 형성되므로 충분한 배리어성을 확보할 수 있다. 제 5 관점에서는, 스퍼터링, CVD, 도금법 등에 의해 도전 플러그 및 배선을 각각 형성하므로 재료 조합의 선택폭을 넓히는 것이 가능해진다.

Claims (13)

  1. (a) 반도체 기판 위에 형성된 산소를 함유하는 절연체의 표면 위에 구리 이외에 적어도 2종류의 금속 원소를 포함하는 구리 합금 피막을 형성하는 공정과,
    (b) 상기 구리 합금 피막 위에 순(純)구리 또는 구리 합금으로 이루어지는 금속막을 형성하는 공정을 갖고, 또한,
    (c) 상기 공정 (a) 또는 공정 (b) 후에 상기 절연체 중의 산소와 상기 구리 합금 피막 중의 금속 원소가 반응하여 상기 절연체의 표면에 금속 산화물막이 형성되는 조건에서 열처리를 행하는 공정
    을 갖는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 구리 합금 피막은 Al, Mg, Mn 및 Cr으로 이루어지는 그룹에서 선택된 적어도 하나의 금속 원소와, Ti, Ta 및 Zr으로 이루어지는 그룹에서 선택된 적어도 하나의 금속 원소를 포함하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 공정 (a)는 상기 절연체의 표면 위에 구리 합금으로 이루어지는 제 1 피막을 형성하는 공정과, 상기 제 1 피막 위에 상기 제 1 피막과는 다른 구리 합금으로 이루어지는 제 2 피막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 공정 (a)에서, 구리 이외에 적어도 2종류의 금속 원소를 포함하는 적어도 3원소의 구리 합금으로 이루어지는 상기 구리 합금 피막을 형성하는 반도체 장치의 제조 방법.
  5. (a) 반도체 기판 위에 형성된 산소를 함유하는 절연체의 표면 위에 고융점 금속, 고융점 금속 원소를 포함하는 합금 또는 고융점 금속 원소의 질화물로 이루어지는 배리어 메탈층(barrier metal layer)을 형성하는 공정과,
    (b) 상기 배리어 메탈층 위에 구리 합금막을 형성하는 공정과,
    (c) 상기 절연체와 상기 구리 합금막이 접촉하고 있는 상태이면, 그 절연체 중의 산소와, 그 구리 합금막 중의 금속 원소가 반응하여 금속 산화물이 형성되는 조건에서 열처리를 행하는 공정
    을 갖는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 절연체 표면에 오목부가 형성되어 있고, 상기 공정 (a) 및 공정 (b)에서, 상기 오목부의 내면에 따르도록 상기 배리어 메탈층 및 상기 구리 합금막을 형성하고, 상기 공정 (b) 후에 상기 오목부 내의 공간을 충전하도록 상기 구리 합금막과는 다른 구리 합금 또는 구리로 형성된 금속막을 형성하는 공정을 포함하는 반 도체 장치의 제조 방법.
  7. 반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 절연막과,
    상기 절연막에 형성된 오목부와,
    상기 오목부 내에 충전된 구리 또는 구리 합금으로 이루어지는 도전 부재와,
    상기 절연막과 상기 도전 부재의 계면(界面)에 배치되고, 구리와, 구리 이외의 적어도 2종류의 금속 원소를 포함하는 금속 산화물막을 갖고,
    상기 도전 부재 중 상기 금속 산화물막에 접하는 일부 영역이 그 금속 산화물막을 구성하는 적어도 2종류의 금속 원소와 구리의 합금으로 형성되어 있는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 금속 산화물막이 Al, Mg, Mn 및 Cr으로 이루어지는 그룹에서 선택된 하나의 금속 원소와, Ti, Ta 및 Zr으로 이루어지는 그룹에서 선택된 하나의 금속 원소를 포함하는 반도체 장치.
  9. 반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 절연막과,
    상기 절연막에 형성된 오목부와,
    상기 오목부의 내면을 덮고, 고융점 금속, 고융점 금속 원소를 포함하는 합금 또는 고융점 금속 원소의 질화물로 이루어지는 배리어 메탈층과,
    상기 배리어 메탈층 위에 형성된 구리 합금막을 갖고,
    상기 절연물 표면의 일부 영역에서, 상기 구리 합금막 중의 금속 원소와 상기 절연막 중의 산소가 상호 확산하고 반응하여, 금속 산화물이 형성되어 있는 반도체 장치.
  10. (a) 반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 비어층 절연막에 비어 홀(via hole)을 형성하는 공정과,
    (b) 상기 비어 홀 내에 충전되도록 상기 비어층 절연막 위에 제 1 구리 합금막을 형성하는 공정과,
    (c) 상기 제 1 구리 합금막의 불필요한 부분을 제거하고, 상기 비어 홀 내에 구리 합금으로 이루어지는 도전 플러그를 남기는 공정과,
    (d) 상기 비어층 절연막 위에 산소를 함유하는 절연물로 이루어지는 배선층 절연막을 형성하는 공정과,
    (e) 상기 배선층 절연막에 배선 홈을 형성하는 공정과,
    (f) 상기 배선 홈 내에 충전되도록 상기 배선층 절연막 위에 제 2 구리 합금막을 형성하는 공정과,
    (g) 상기 제 2 구리 합금막의 불필요한 부분을 제거하고, 상기 배선 홈 내에 구리 합금으로 이루어지는 배선을 남기는 공정을 갖고, 또한,
    (h) 상기 공정 (b) 후에 제 1 열처리를 행하고, 상기 비어층 절연막과 상기 도전 플러그의 계면에 상기 도전 플러그의 구성 원소와 상기 비어층 절연막 내의 산소를 반응시켜 비어용 금속 산화물막을 형성하는 공정과,
    (i) 상기 공정 (f) 후에 제 2 열처리를 행하고, 상기 배선층 절연막과 상기 배선의 계면에 그 배선의 구성 원소와 그 배선층 절연막 내의 산소를 반응시켜 배선용 금속 산화물막을 형성하는 공정을 갖는 반도체 장치의 제조 방법.
  11. 반도체 기판 위에 형성되고, 산소를 함유하는 절연 재료로 이루어지는 제 1 절연막과,
    상기 제 1 절연막을 관통하는 비어 홀과,
    상기 비어 홀 내에 충전된 구리 또는 구리 합금으로 이루어지는 도전 플러그와,
    상기 제 1 절연막 위에 형성된 제 2 절연막과,
    상기 제 2 절연막에 형성되고, 상기 도전 플러그 위를 통과하여 그 도전 플러그의 상면을 노출시키는 배선 홈과,
    상기 배선 홈에 충전되고, 탄소 원자, 질소 원자, 유황 원자 및 염소 원자의 원자 농도의 합계가 상기 도전 플러그 중의 원자 농도의 합계보다도 높은 구리 또는 구리 합금으로 이루어지는 배선과,
    상기 제 1 절연막과 상기 도전 플러그의 계면에 상기 도전 플러그의 구성 원소 중 어느 하나를 포함하는 금속 산화물막을 갖는 반도체 장치.
  12. (a) 반도체 기판 위에 형성된 산소를 함유하는 절연체의 표면 위에 구리 이외에 적어도 1종류의 금속 원소를 포함하는 구리 합금 피막을 형성하는 공정과,
    (b) 상기 구리 합금 피막 위에 그 구리 합금 피막과는 다른 종류의 구리 합금으로 이루어지는 금속막을 형성하는 공정과,
    (c) 상기 절연체 중의 산소, 상기 구리 합금 피막 중의 금속 원소 및 상기 금속막 중의 금속 원소가 반응하여 상기 절연체의 표면에 금속 산화물막이 형성되는 조건에서 열처리를 행하는 공정을 갖는 반도체 장치의 제조 방법.
  13. 반도체 기판 위에 형성되고, 산소를 함유하는 절연물로 이루어지는 절연막과,
    상기 절연막에 형성된 오목부와,
    상기 오목부 내에 충전된 구리 합금으로 이루어지는 도전 부재와,
    상기 절연막과 상기 도전 부재의 계면에 배치되고, 구리와, 상기 도전 부재에 포함되는 구리 이외의 합금 원소와, 또한 적어도 하나의 금속 원소를 더 포함하는 금속 산화물막을 갖는 반도체 장치.
KR1020050096847A 2005-07-13 2005-10-14 반도체 장치의 제조 방법 및 반도체 장치 KR100755965B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00204409 2005-07-13
JP2005204409A JP4589835B2 (ja) 2005-07-13 2005-07-13 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR20070008366A true KR20070008366A (ko) 2007-01-17
KR100755965B1 KR100755965B1 (ko) 2007-09-06

Family

ID=35985106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096847A KR100755965B1 (ko) 2005-07-13 2005-10-14 반도체 장치의 제조 방법 및 반도체 장치

Country Status (6)

Country Link
US (3) US7611984B2 (ko)
EP (2) EP1744358A1 (ko)
JP (1) JP4589835B2 (ko)
KR (1) KR100755965B1 (ko)
CN (2) CN101504932B (ko)
TW (1) TWI284959B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067836B2 (en) 2008-06-25 2011-11-29 Fujitsu Semiconductor Limited Semiconductor device with reduced increase in copper film resistance
KR101144219B1 (ko) * 2007-11-14 2012-05-11 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2013100894A1 (en) * 2011-12-27 2013-07-04 Intel Corporation Method of forming low resistivity tanx/ta diffusion barriers for backend interconnects

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314024B2 (en) * 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US7867906B2 (en) * 2005-06-22 2011-01-11 Nec Corporation Semiconductor device and method for manufacturing same
JP4946008B2 (ja) * 2005-11-15 2012-06-06 ソニー株式会社 半導体装置および半導体装置の製造方法
KR100729126B1 (ko) * 2005-11-15 2007-06-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그 형성 방법
JP5014632B2 (ja) * 2006-01-13 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN100576578C (zh) * 2006-04-20 2009-12-30 无锡尚德太阳能电力有限公司 制备太阳电池电极的方法及其电化学沉积装置
JP4740083B2 (ja) * 2006-10-05 2011-08-03 株式会社東芝 半導体装置、およびその製造方法
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP5141683B2 (ja) * 2007-03-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR20090038624A (ko) * 2007-10-16 2009-04-21 주식회사 동부하이텍 배리어 금속막 형성 방법
US7843063B2 (en) 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
JP5141761B2 (ja) 2008-02-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
JP5501586B2 (ja) * 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5339830B2 (ja) * 2008-09-22 2013-11-13 三菱マテリアル株式会社 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
JP2010098195A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
US8124513B2 (en) 2009-03-18 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium field effect transistors and fabrication thereof
JP2010245235A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 半導体装置及びその製造方法
JP5548396B2 (ja) 2009-06-12 2014-07-16 三菱マテリアル株式会社 薄膜トランジスタ用配線層構造及びその製造方法
KR101214413B1 (ko) 2009-10-27 2012-12-21 가부시키가이샤 알박 배선층, 반도체 장치, 반도체 장치를 갖는 액정 표시 장치
JP5560696B2 (ja) * 2009-12-21 2014-07-30 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102543734B (zh) * 2010-12-08 2015-06-24 中国科学院微电子研究所 带有存储功能的mos器件及其形成方法
CN102097367B (zh) * 2010-12-21 2013-07-17 河北大学 一种Cu与铁性氧化物功能薄膜集成的方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
CN102760832B (zh) * 2011-04-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 相变半导体器件的制造方法以及相变半导体器件
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
CN102956546A (zh) * 2011-08-30 2013-03-06 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
CN103000570B (zh) * 2011-09-16 2016-01-06 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
JP2014062312A (ja) * 2012-09-24 2014-04-10 Tokyo Electron Ltd マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス
CN102832199A (zh) * 2012-09-25 2012-12-19 复旦大学 一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法
US9659869B2 (en) * 2012-09-28 2017-05-23 Intel Corporation Forming barrier walls, capping, or alloys /compounds within metal lines
US9136166B2 (en) * 2013-03-08 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of making same
US9455184B2 (en) 2014-06-17 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
US9659856B2 (en) * 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
JP2017208533A (ja) * 2016-05-13 2017-11-24 株式会社神戸製鋼所 積層配線膜および薄膜トランジスタ素子
CN106449425A (zh) * 2016-11-15 2017-02-22 华南理工大学 一种显示用电子器件高导互连电极及其制备方法
CN106992120A (zh) * 2017-04-10 2017-07-28 华南理工大学 一种显示用电子器件高导电联耦合电极及其制备方法
CN107464776B (zh) * 2017-08-30 2020-05-26 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
JP6903612B2 (ja) * 2018-09-06 2021-07-14 株式会社東芝 半導体装置
JP7279496B2 (ja) 2019-04-26 2023-05-23 富士通株式会社 配線基板及びその製造方法
US20230069567A1 (en) * 2021-09-01 2023-03-02 Intel Corporation Interconnect structures with different metal materials

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130274A (en) 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
JP2004207251A (ja) 1993-02-01 2004-07-22 Sumitomo Electric Ind Ltd 金属被覆超電導線の断面積比の調整方法および製造方法
JPH0760852A (ja) 1993-08-30 1995-03-07 Sekisui Chem Co Ltd 繊維強化樹脂製管継手及びその製造方法
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
CN1155057A (zh) 1996-09-23 1997-07-23 王习之 一种快速产生蒸汽装置
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
KR100253358B1 (ko) 1997-11-26 2000-04-15 김영환 반도체 소자의 금속배선 형성방법
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US5948467A (en) * 1998-07-24 1999-09-07 Sharp Laboratories Of America, Inc. Enhanced CVD copper adhesion by two-step deposition process
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
CN1155057C (zh) 1999-12-02 2004-06-23 国际商业机器公司 形成电子结构中铜导体的方法
US6350688B1 (en) * 2000-08-01 2002-02-26 Taiwan Semiconductor Manufacturing Company Via RC improvement for copper damascene and beyond technology
WO2002045142A2 (en) * 2000-11-15 2002-06-06 Intel Corporation Copper alloy interconnections for integrated circuits and methods of making same
US6740221B2 (en) * 2001-03-15 2004-05-25 Applied Materials Inc. Method of forming copper interconnects
US6727177B1 (en) * 2001-10-18 2004-04-27 Lsi Logic Corporation Multi-step process for forming a barrier film for use in copper layer formation
US6911394B2 (en) * 2002-02-25 2005-06-28 Texas Instruments Incorporated Semiconductor devices and methods of manufacturing such semiconductor devices
US6664185B1 (en) * 2002-04-25 2003-12-16 Advanced Micro Devices, Inc. Self-aligned barrier formed with an alloy having at least two dopant elements for minimized resistance of interconnect
US6943111B2 (en) * 2003-02-10 2005-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier free copper interconnect by multi-layer copper seed
US6967155B2 (en) * 2003-07-11 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion of copper and etch stop layer for copper alloy
JP4178295B2 (ja) * 2004-07-14 2008-11-12 富士通マイクロエレクトロニクス株式会社 銅からなる配線を有する半導体装置及びその製造方法
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
JP5089244B2 (ja) * 2007-05-22 2012-12-05 ローム株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144219B1 (ko) * 2007-11-14 2012-05-11 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US8067836B2 (en) 2008-06-25 2011-11-29 Fujitsu Semiconductor Limited Semiconductor device with reduced increase in copper film resistance
KR101116785B1 (ko) * 2008-06-25 2012-03-14 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조방법
WO2013100894A1 (en) * 2011-12-27 2013-07-04 Intel Corporation Method of forming low resistivity tanx/ta diffusion barriers for backend interconnects

Also Published As

Publication number Publication date
JP4589835B2 (ja) 2010-12-01
US20110151662A1 (en) 2011-06-23
US8383509B2 (en) 2013-02-26
CN101504932B (zh) 2011-06-29
EP3133637B1 (en) 2018-04-11
EP3133637A1 (en) 2017-02-22
EP1744358A1 (en) 2007-01-17
TW200703555A (en) 2007-01-16
CN100481377C (zh) 2009-04-22
CN1897245A (zh) 2007-01-17
CN101504932A (zh) 2009-08-12
US20070020931A1 (en) 2007-01-25
TWI284959B (en) 2007-08-01
US7611984B2 (en) 2009-11-03
KR100755965B1 (ko) 2007-09-06
US20100007023A1 (en) 2010-01-14
JP2007027259A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100755965B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7816266B2 (en) Copper diffusion barrier
US7651943B2 (en) Forming diffusion barriers by annealing copper alloy layers
US6294836B1 (en) Semiconductor chip interconnect barrier material and fabrication method
JP4523535B2 (ja) 半導体装置の製造方法
US6800554B2 (en) Copper alloys for interconnections having improved electromigration characteristics and methods of making same
EP1617469B1 (en) Semiconductor device having copper wiring and its manufacturing method
US8097948B2 (en) Semiconductor device and manufacturing method of semiconductor device
US7101790B2 (en) Method of forming a robust copper interconnect by dilute metal doping
JP2012039019A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 13