JP5868968B2 - 電子デバイスを製造する方法 - Google Patents
電子デバイスを製造する方法 Download PDFInfo
- Publication number
- JP5868968B2 JP5868968B2 JP2013517641A JP2013517641A JP5868968B2 JP 5868968 B2 JP5868968 B2 JP 5868968B2 JP 2013517641 A JP2013517641 A JP 2013517641A JP 2013517641 A JP2013517641 A JP 2013517641A JP 5868968 B2 JP5868968 B2 JP 5868968B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- silver
- copper
- cobalt
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 147
- 229910052751 metal Inorganic materials 0.000 claims description 100
- 239000002184 metal Substances 0.000 claims description 100
- 230000004888 barrier function Effects 0.000 claims description 99
- 239000000203 mixture Substances 0.000 claims description 92
- 239000000758 substrate Substances 0.000 claims description 88
- 238000009736 wetting Methods 0.000 claims description 79
- 238000007772 electroless plating Methods 0.000 claims description 75
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 73
- 238000007747 plating Methods 0.000 claims description 49
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 47
- 229910052737 gold Inorganic materials 0.000 claims description 47
- 239000010931 gold Substances 0.000 claims description 47
- 229910000679 solder Inorganic materials 0.000 claims description 39
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 22
- WDHWFGNRFMPTQS-UHFFFAOYSA-N cobalt tin Chemical compound [Co].[Sn] WDHWFGNRFMPTQS-UHFFFAOYSA-N 0.000 claims description 20
- 229910000531 Co alloy Inorganic materials 0.000 claims description 19
- 229910000640 Fe alloy Inorganic materials 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 16
- 229910052796 boron Inorganic materials 0.000 claims description 16
- 229910017052 cobalt Inorganic materials 0.000 claims description 16
- 239000010941 cobalt Substances 0.000 claims description 16
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims description 16
- 239000011574 phosphorus Substances 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 229910001080 W alloy Inorganic materials 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- UYKQQBUWKSHMIM-UHFFFAOYSA-N silver tungsten Chemical compound [Ag][W][W] UYKQQBUWKSHMIM-UHFFFAOYSA-N 0.000 claims description 12
- WCRLBNSUFIYRKQ-UHFFFAOYSA-N [Ag].[Fe].[Sn] Chemical compound [Ag].[Fe].[Sn] WCRLBNSUFIYRKQ-UHFFFAOYSA-N 0.000 claims description 11
- HXEUYGWISODFLF-UHFFFAOYSA-N [Ag].[Sn].[Co] Chemical compound [Ag].[Sn].[Co] HXEUYGWISODFLF-UHFFFAOYSA-N 0.000 claims description 11
- DSKPCFOTNCDNME-UHFFFAOYSA-N [Co].[Ag].[Cu].[Sn] Chemical compound [Co].[Ag].[Cu].[Sn] DSKPCFOTNCDNME-UHFFFAOYSA-N 0.000 claims description 11
- WGLUFVNYIRPMST-UHFFFAOYSA-N [Co].[Cu].[Ag] Chemical compound [Co].[Cu].[Ag] WGLUFVNYIRPMST-UHFFFAOYSA-N 0.000 claims description 11
- ZJHIEQGQFJJLBM-UHFFFAOYSA-N [Co].[Sn].[Cu] Chemical compound [Co].[Sn].[Cu] ZJHIEQGQFJJLBM-UHFFFAOYSA-N 0.000 claims description 11
- BGHIFTNQWHSCCM-UHFFFAOYSA-N [Cu].[Ag].[Sn].[Fe] Chemical compound [Cu].[Ag].[Sn].[Fe] BGHIFTNQWHSCCM-UHFFFAOYSA-N 0.000 claims description 11
- WMGRVUWRBBPOSZ-UHFFFAOYSA-N [Cu].[Ni].[Ag].[Sn] Chemical compound [Cu].[Ni].[Ag].[Sn] WMGRVUWRBBPOSZ-UHFFFAOYSA-N 0.000 claims description 11
- WWSYNEUATFTEFP-UHFFFAOYSA-N [Fe].[Cu].[Ag] Chemical compound [Fe].[Cu].[Ag] WWSYNEUATFTEFP-UHFFFAOYSA-N 0.000 claims description 11
- ORTNWICOMQLICI-UHFFFAOYSA-N [Fe].[Cu].[Sn] Chemical compound [Fe].[Cu].[Sn] ORTNWICOMQLICI-UHFFFAOYSA-N 0.000 claims description 11
- PQJKKINZCUWVKL-UHFFFAOYSA-N [Ni].[Cu].[Ag] Chemical compound [Ni].[Cu].[Ag] PQJKKINZCUWVKL-UHFFFAOYSA-N 0.000 claims description 11
- RYTYSMSQNNBZDP-UHFFFAOYSA-N cobalt copper Chemical compound [Co].[Cu] RYTYSMSQNNBZDP-UHFFFAOYSA-N 0.000 claims description 11
- SQWDWSANCUIJGW-UHFFFAOYSA-N cobalt silver Chemical compound [Co].[Ag] SQWDWSANCUIJGW-UHFFFAOYSA-N 0.000 claims description 11
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 claims description 11
- OVMJVEMNBCGDGM-UHFFFAOYSA-N iron silver Chemical compound [Fe].[Ag] OVMJVEMNBCGDGM-UHFFFAOYSA-N 0.000 claims description 11
- NNIPDXPTJYIMKW-UHFFFAOYSA-N iron tin Chemical compound [Fe].[Sn] NNIPDXPTJYIMKW-UHFFFAOYSA-N 0.000 claims description 11
- MOFOBJHOKRNACT-UHFFFAOYSA-N nickel silver Chemical compound [Ni].[Ag] MOFOBJHOKRNACT-UHFFFAOYSA-N 0.000 claims description 11
- 239000010956 nickel silver Substances 0.000 claims description 11
- WRAOBLMTWFEINP-UHFFFAOYSA-N [Sn].[Ag].[Ni] Chemical compound [Sn].[Ag].[Ni] WRAOBLMTWFEINP-UHFFFAOYSA-N 0.000 claims description 10
- VRUVRQYVUDCDMT-UHFFFAOYSA-N [Sn].[Ni].[Cu] Chemical compound [Sn].[Ni].[Cu] VRUVRQYVUDCDMT-UHFFFAOYSA-N 0.000 claims description 10
- IYRDVAUFQZOLSB-UHFFFAOYSA-N copper iron Chemical compound [Fe].[Cu] IYRDVAUFQZOLSB-UHFFFAOYSA-N 0.000 claims description 10
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 229910000085 borane Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 238000009713 electroplating Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 138
- 230000008569 process Effects 0.000 description 31
- 239000000463 material Substances 0.000 description 18
- 238000001465 metallisation Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- CLDVQCMGOSGNIW-UHFFFAOYSA-N nickel tin Chemical compound [Ni].[Sn] CLDVQCMGOSGNIW-UHFFFAOYSA-N 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005536 corrosion prevention Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05157—Cobalt [Co] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05657—Cobalt [Co] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/2954—Coating
- H01L2224/29599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemically Coating (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の１または複数の実施形態は、集積回路などの電子デバイスの製造に関し、特に、はんだ接点を含む構造のための材料およびメタライゼーション層に関する。
電気的接触のためのはんだ接点は、昔から電子デバイスで用いられてきた。数多くの確立されたプロセスが存在し、かかるデバイスの製造に用いられている。これらのプロセスの多くは、満足のいく結果を提供してきたし、これらの確立されたプロセスの多くになされた大幅な改善は、あったとしてもごくわずかであった。
本発明者は、はんだ接点技術（電子デバイス用など）に関連しうる１または複数の知見を得た。１または複数の知見は、はんだ接点技術を含むかまたは利用する１または複数の方法、材料、および／または、電子デバイスを提供する可能性を有しうる。
本発明の１または複数の態様は、電子デバイスの製造に関する。本発明の一態様は、電子デバイスを製造する方法である。一実施形態によると、方法は、基板を準備する工程と、少なくとも基板の一部の上にバリア金属を無電解めっきする工程と、無電解めっきなどの湿式化学を用いて、めっきぬれ性を有する実質的に金を含まない湿潤層をバリア金属上にめっきする工程とを備える。
本発明の別の態様は、電子デバイスである。一実施形態によると、電子デバイスは、メタライゼーションスタックを含む。メタライゼーションスタックは、無電解めっきされたバリア金属と、バリア金属上にめっきされた実質的に金を含まない湿潤層とを備え、湿潤層ははんだによって湿潤可能である。
本発明は、その出願において、以下の説明に記載された構造の詳細および要素の構成に限定されないことを理解されたい。本発明は、他の実施形態も可能であり、様々な形態で実施および実行されることが可能である。さらに、本明細書で用いられている表現および用語は、説明を目的としたものであり、限定と見なされるべきではない。
図面における要素は、簡単かつ明確に図示されており、必ずしも正確な縮尺で図示されてはいないことを、当業者は理解すべきである。例えば、本発明の実施形態を理解しやすいように、図面内の一部の要素の寸法が、他の要素に比べて拡大されている場合がある。
以下に定義した用語に対して、特許請求の範囲または明細書の他の部分において異なる定義が与えられない限りは、これらの定義が適用されるべきである。すべての数値は、本明細書では、明示されているか否かにかかわらず、「約」という用語によって修飾されるものとして定義される。「約」という用語は、一般に、記載された値と等価であって、実質的に同じ特性、機能、結果などをもたらすと、当業者が考える数値の範囲を指す。低い値および高い値によって示される数値範囲は、その数値範囲内に含まれる数値すべてと、その数値範囲内に含まれる部分範囲すべてを含むものとして定義される。一例として、１０から１５の範囲は、１０、１０．１、１０．４７、１１、１１．７５から１２．２、１２．５、１３から１３．８、１４、１４．０２５、および、１５を含むが、これらに限定されない。
本発明の１または複数の実施形態は、はんだを含む構造のための方法、装置、材料、および／または、メタライゼーション層に関する。より具体的には、本発明は、はんだを含む電子デバイスの材料およびメタライゼーション層のためのものである。
以下では、本発明の実施形態について、主に、電子デバイスの製造に用いられる半導体ウエハ（シリコンウエハなど）の処理との関連で説明する。電子デバイスは、銅および／または別の導電体を備える。電子デバイスは、はんだを含む１または複数の電気的接続を有する。しかしながら、本発明に従った実施形態は、他のタイプの半導体デバイスと、半導体ウエハ以外のウエハとに対して用いられてもよいことを理解されたい。
ここで、本発明の一実施形態に従った処理フロー４０を示す図１を参照する。処理フロー４０は、基板を準備する工程５０を備える。任意選択的に、基板は、半導体ウエハ（例えば、シリコンウエハ）などの基板、または、電子デバイスの製造に適した別の材料の基板であってよい。処理フロー４０は、少なくとも基板の一部の上にバリア金属を無電解めっき（ＥＬＤ）する工程６０を備える。処理フロー４０は、さらに、湿潤層を無電解めっきする工程７０など、湿式化学析出工程を備える。湿潤層は、はんだぬれ性を有する実質的に金を含まない湿潤層である。湿潤層は、バリア金属上に堆積される。任意選択的に、本発明の一実施形態の処理フローは、湿潤層とのはんだ接点を形成する工程をさらに備えた処理フロー４０を含みうる。
処理フロー４０において、基板を準備する工程５０は、様々な基板を用いて実現されうる。換言すると、本発明のさらなる実施形態の処理フロー４０で、様々な基板が用いられてよい。処理フロー４０のオプションとして、基板を準備する工程５０は、１または複数の電気接点パッドを備える基板を準備する工程を含み、バリア金属を無電解めっきする工程６０は、１または複数の電気接点パッド上にバリア金属を無電解めっきする工程を含む。
処理フロー４０の別のオプションとして、基板を準備する工程５０は、１または複数の基板貫通ビア導電体を備える基板を準備する工程を含み、バリア金属を無電解めっきする工程６０は、１または複数の基板貫通ビア導電体上にバリア金属を無電解めっきする工程を含む。
処理フロー４０のさらに別のオプションとして、基板を準備する工程５０は、１または複数のビアを備える基板を準備する工程を含み、バリア金属を無電解めっきする工程６０は、１または複数のビアの壁にバリア金属を無電解めっきする工程を含む。
処理フロー４０で用いるのに適切なバリア金属の例は、無電解めっきニッケル、無電解めっきニッケル合金、無電解めっきコバルト、および、無電解めっきコバルト合金を含むがそれらに限定されない。本発明の１または複数の実施形態によると、処理フロー４０は、０．２マイクロメートルから１マイクロメートルの範囲（ならびにその範囲に含まれるすべての値および範囲）の厚さでバリア金属をめっきする工程を含む。
本発明のいくつかの実施形態において、バリア金属は、めっき処理を開始させる活性化金属として機能するパラジウムまたはその他の貴金属を用いることなく、無電解めっきされる。表面活性化のためにパラジウムまたはその他の貴金属を用いる代わりに、本発明の１または複数の実施形態は、ボランなどの還元剤を含む無電解めっき浴を無電解めっき処理に用いる。本発明の１または複数の実施形態に従って、無電解めっき浴内の還元剤の少なくとも１つとしてボランを用いると、金の湿潤層を伴ったニッケル−リン・バリア層に関連して典型的に生じる黒いパッドの形成を避けることができる。
処理フロー４０は、湿潤層を無電解めっきする工程７０の１または複数のオプションを用いる本発明の様々な実施形態に変形されてもよい。処理フロー４０における湿潤層を無電解めっきする工程７０のオプションは、以下を含むがそれらに限定されない：錫または錫合金を無電解めっきする工程を含む実質的に金を含まない湿潤層を無電解めっきする工程。銀または銀合金を無電解めっきする工程を含む実質的に金を含まない湿潤層を無電解めっきする工程。３〜４原子百分率のタングステンを含む銀−タングステン合金を無電解めっきする工程を含む実質的に金を含まない湿潤層を無電解めっきする工程。コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金を無電解めっきする工程を含む実質的に金を含まない湿潤層を無電解めっきする工程。ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金を無電解めっきする工程を含む実質的に金を含まない湿潤層を無電解めっきする工程。鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金を無電解めっきする工程を含む実質的に金を含まない湿潤層を無電解めっきする工程。第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金を無電解めっきする工程を含む実質的に金を含まない湿潤層を無電解めっきする工程。第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金を無電解めっきする工程を含む実質的に金を含まない湿潤層を無電解めっきする工程。第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金を無電解めっきする工程を含む実質的に金を含まない湿潤層を無電解めっきする工程。任意選択的に、本発明の１または複数の実施形態は、実質的に金を含まない湿潤層にホウ素および／またはリンを組み込む工程をさらに備えてもよい。本発明のいくつかの実施形態において、湿潤層を無電解めっきする工程７０のオプションの内の１または複数を組み合わせてもよい。
本発明のいくつかの実施形態において、処理フロー４０は、湿潤層の表面上に１または複数の腐食防止手順を施して、はんだ接点を作るのに適した状態に表面を維持する工程をさらに含んでもよい。本発明の実施形態に適しうる腐食防止手順の例は、以下を含むがそれらに限定されない：湿潤層上に腐食防止膜を堆積させる工程；有機はんだ付け性保護層を形成する工程；腐食防止剤を含む溶液で湿潤層をリンスする工程；および、腐食を受けにくいように湿潤層の表面の組成を調整する工程。
上述のように、本発明の１または複数の実施形態は、湿潤層の厚さにわたって一定ではない組成を有する湿潤層を用いる工程を含む。第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金を無電解めっきする工程を含む本発明の実施形態において、組成の変化は、析出過程の温度およびめっき浴の組成など、１または複数の析出条件を変えることによって達成できる。第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金を無電解めっきする工程を含む本発明の実施形態も、１または複数の析出条件を変化させて、湿潤層の組成の変化を達成できる。第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金を無電解めっきする工程を含む本発明の実施形態も、１または複数の析出条件を変化させて、湿潤層の組成の変化を達成できる。
本発明の１または複数の実施形態は、処理フロー４０に従った方法を含み、少なくとも基板の一部の上にバリア金属を無電解めっきする工程６０、および、はんだぬれ性を有する実質的に金を含まない湿潤層を無電解めっきする工程７０は、温度Ｔ１で所定無電解めっき浴組成を用いてバリア金属を析出させ、Ｔ１と等しくない別の温度Ｔ２で同じ無電解めっき浴組成を用いて湿潤層を析出させることによって達成される。換言すると、Ｔ１およびＴ２は、同じ無電解めっき浴組成から、異なる組成を有する材料を無電解析出させるのに十分なほど異なる。あるいは、少なくとも基板の一部の上にバリア金属を無電解めっきする工程６０、および、はんだぬれ性を有する実質的に金を含まない湿潤層を無電解めっきする工程７０は、温度範囲ＴＲ１で所定無電解めっき浴組成を用いてバリア金属を析出させ、ＴＲ１と異なる別の温度範囲ＴＲ２で同じ無電解めっき浴組成を用いて湿潤層を析出させることによって達成される。換言すると、ＴＲ１およびＴＲ２は、同じ無電解めっき浴組成から、異なる組成を有する材料を無電解析出させるのに十分なほど異なる。１または複数の実施形態において、バリア金属の厚さ組成プロファイルは、ＴＲ１における温度変化の結果として変化しうる、および／または、湿潤層の厚さ組成プロファイルは、ＴＲ２における温度変化の結果として変化しうる。
本発明の別の実施形態は、電子デバイスを製造する方法を含む。方法は、１または複数の電気接点パッドならびに／もしくは１または複数の基板貫通ビア導電体を備える基板を準備する工程を含む基板を準備する工程５０を備える。方法は、さらに、ニッケル元素およびコバルト元素の少なくとも一方を含むバリア金属を無電解めっきする工程を含むバリア金属を無電解めっきする工程６０を備える。１または複数の電気接点パッドならびに／もしくは１または複数の基板貫通ビア導電体の少なくとも一部を覆うバリア層は、０．２マイクロメートルから１マイクロメートルの範囲（ならびにその範囲に含まれるすべての値および範囲）の厚さを有する。湿潤層を無電解めっきする工程７０について、方法は、以下の内の少なくとも１つを無電解めっきして、バリア金属と接触し、はんだぬれ性を有する実質的に金を含まない湿潤層を形成する工程を含む：錫または錫合金；３〜４原子百分率のタングステンを含む銀−タングステン合金；銅または銅合金；コバルト−錫合金；コバルト−銅合金；コバルト−銀合金；コバルト−銅−錫合金；コバルト−銅−銀合金；コバルト−銀−錫合金；コバルト−銅−銀−錫合金；ニッケル−銅合金；ニッケル−銀合金；ニッケル−銅−銀合金；ニッケル−銅−錫合金；ニッケル−銀−錫合金；ニッケル−銅−銀−錫合金；鉄−錫合金；鉄−銅合金；鉄−銀合金；鉄−銅−錫合金；鉄−銅−銀合金；鉄−銀−錫合金；鉄−銅−銀−錫合金；第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金；第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金；ならびに、第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金。任意選択的に、方法は、実質的に金を含まない湿潤層にホウ素および／またはリンを組み込む工程をさらに備えてもよい。方法は、実質的に金を含まない湿潤層へのはんだ接点を形成する工程をさらに備える。
ここで、本発明の一実施形態に従った電子デバイス１００の一部の側断面図を示す図２を参照する。電子デバイス１００は、ベース１０６と、ベース１０６上に支持された接点パッド１１０と、ベース１０６を覆う不動態層１１２とを有する基板１０２を備える。電子デバイス１００は、さらに、電気接点パッド１１０上の無電解めっきバリア金属１１４と、バリア金属１１４上の実質的に金を含まない無電解めっき湿潤層１１８とを含むメタライゼーションスタックを備える。湿潤層１１８は、はんだによって湿潤可能である。電子デバイス１００は、さらに、湿潤層１１８と接触するはんだ１２２を備える。図２は、別の電気接点を作るために利用可能なはんだボールとしてはんだ１２２を示している。図２は、さらに、任意選択的な不動態層１２４を有する電子デバイス１００を示している。
電子デバイス１００のいくつかの実施形態において、基板１０２は、完成したまたは部分的に完成した集積回路デバイスを含みうる。任意選択的に、ベース１０６は、シリコンなどの半導体であってもよいし、電子デバイスの製造に適した別の材料であってもよい。任意選択的に、接点パッド１１０は、アルミニウム接点パッドおよび銅接点パッドなど、電子デバイスのための最終金属接点パッドなどの接点パッドを含んでよい。本発明の１または複数の実施形態は、バリア金属１１４によって少なくとも部分的に覆われた電気接点パッド１１０を有する。
本発明の１または複数の実施形態は、ニッケル元素およびコバルト元素の少なくとも一方を含むバリア金属１１４を備える。本発明の１または複数の実施形態によると、電子デバイス１００は、約０．２マイクロメートルから１マイクロメートルの範囲（ならびにその範囲に含まれるすべての値および範囲）の厚さのバリア金属１１４を有する。本発明の１または複数の実施形態において、バリア金属１１４は、ニッケル元素およびコバルト元素の少なくとも一方を含み、バリア金属１１４の厚さは、約０．２マイクロメートルから１マイクロメートルの範囲（ならびにその範囲に含まれるすべての値および範囲）の厚さである。
本発明のさらなる実施形態は、様々な材料系の内の１または複数を含む湿潤層１１８を有してよい。湿潤層１１８として用いるのに適した材料系の例は、以下を含むがこれらに限定されない：錫または錫合金を含む湿潤層１１８。銀または銀合金を含む湿潤層１１８。３〜４原子百分率のタングステンを含む銀−タングステン合金を含む湿潤層１１８。銅または銅合金を含む湿潤層１１８。コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金を含む湿潤層１１８。ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金を含む湿潤層１１８。鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金を含む湿潤層１１８。第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金を含む湿潤層１１８。第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金を含む湿潤層１１８。第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金を含む湿潤層１１８。ホウ素および／またはリンをさらに含む湿潤層１１８。
ここで、本発明の一実施形態に従った電子デバイス２００の一部の側断面図を示す図３を参照する。電子デバイス２００は、基板貫通ビア２１０と基板貫通ビア導電体２１２とを有する基板２０２を備える。電子デバイス２００は、さらに、基板２０２上の不動態層２２４を備える。電子デバイス２００は、さらに、導電体２１２上の無電解めっきバリア金属２１４と、バリア金属２１４上の実質的に金を含まない湿潤層２１８とを含むメタライゼーションスタックを備える。オプションとして、実質的に金を含まない湿潤層２１８は、バリア金属２１４上に無電解めっきされる。湿潤層２１８は、はんだによって湿潤可能である。電子デバイス２００は、さらに、湿潤層２１８と接触するはんだ２２２を備える。
電子デバイス２００のいくつかの実施形態において、基板２０２は、完成したまたは部分的に完成した集積回路デバイスを含みうる。任意選択的に、基板２０２は、シリコンなどの半導体であってもよいし、電子デバイスの製造に適した別の材料であってもよい。任意選択的に、基板貫通ビア導電体２１２は、アルミニウム、銅、ポリシリコン、はんだ、および、タングステンなどの導電体を含んでよいが、これらに限定されない。本発明の１または複数の実施形態は、バリア金属２１４によって少なくとも部分的に覆われた基板貫通ビア導電体２１２を有する。
本発明の１または複数の実施形態は、ニッケル元素およびコバルト元素の少なくとも一方を含むバリア金属２１４を備える。本発明の１または複数の実施形態によると、電子デバイス２００は、約０．２マイクロメートルから１マイクロメートルの範囲（ならびにその範囲に含まれるすべての値および範囲）の厚さのバリア金属２１４を有する。本発明の１または複数の実施形態において、バリア金属２１４は、ニッケル元素およびコバルト元素の少なくとも一方を含み、バリア金属２１４の厚さは、約０．２マイクロメートルから１マイクロメートルの範囲（ならびにその範囲に含まれるすべての値および範囲）の厚さである。
本発明のさらなる実施形態は、様々な材料系の内の１または複数を含む湿潤層２１８を有してよい。湿潤層２１８として用いるのに適した材料系の例は、以下を含むがこれらに限定されない：錫または錫合金を含む湿潤層２１８。銀または銀合金を含む湿潤層２１８。３〜４原子百分率のタングステンを含む銀−タングステン合金を含む湿潤層２１８。銅または銅合金を含む湿潤層２１８。コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金を含む湿潤層２１８。ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金を含む湿潤層２１８。鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金を含む湿潤層２１８。第１の組成を有する所定厚さのニッケル合金および第２の組成を有するる厚さのニッケル合金を含む湿潤層２１８。第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金を含む湿潤層２１８。第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金を含む湿潤層２１８。ホウ素および／またはリンをさらに含む湿潤層２１８。
本発明の別の実施形態は、メタライゼーションスタックを含む電子デバイスを備える。メタライゼーションスタックは、無電解めっきされたバリア金属と、バリア金属上に無電解めっきされた実質的に金を含まない湿潤層とを含む。バリア金属は、湿潤層と電気的に接触しており、湿潤層は、はんだによって湿潤可能である。バリア金属は、０．２マイクロメートルから１マイクロメートルの範囲（ならびにその範囲に含まれるすべての値および範囲）の厚さを有する。バリア金属は、ニッケル元素およびコバルト元素の少なくとも一方を含む。湿潤層は、以下を含む：錫または錫合金；銀または銀合金；３〜４原子百分率のタングステンを含む銀−タングステン合金；銅または銅合金；コバルト−錫合金；ホウ素および／またはリンを含むコバルト−錫合金；ニッケル−錫合金；ホウ素および／またはリンを含むニッケル−錫合金；第１の組成を有する所定厚さのニッケル−錫合金および第２の組成を有する所定厚さのニッケル−錫合金；もしくは、第１の組成を有する所定厚さのコバルト−錫合金および第２の組成を有する所定厚さのコバルト−錫合金。電子デバイスは、さらに、バリア金属によって少なくとも部分的に覆われた１または複数の電気接点パッド、および／または、バリア金属によって少なくとも部分的に覆われた１または複数の基板貫通ビア導電体を備える。この実施形態は、さらに、湿潤層と接触するはんだを備える。
ここで、本発明の一実施形態に従った電子デバイス３００の一部の側断面図を示す図４を参照する。電子デバイス３００は、基板貫通ビア３１０を有する基板３０２を備える。電子デバイス３００は、さらに、基板貫通ビア３１０の壁を実質的に覆うように無電解めっきされたバリア金属３１４と、バリア金属３１４上の実質的に金を含まない湿潤層３１８とを含む基板貫通導電体を備える。オプションとして、実質的に金を含まない湿潤層３１８は、バリア金属３１４上に無電解めっきされる。湿潤層３１８は、はんだによって湿潤可能である。電子デバイス３００は、さらに、湿潤層３１８によって囲まれた中心部分を実質的に満たすように湿潤層３１８に接触するはんだ３２２を備える。図４は、バリア金属３２６を含む電子デバイス３００を示しており、バリア金属３２６は、任意選択的にバリア金属３１４と同様の特性を有してもよいし異なる材料であってもよい。また、図４は、湿潤層３３０を含む電子デバイス３００を示しており、湿潤層３３０は、任意選択的に湿潤層３１８と同様の特性を有してもよいし異なる材料であってもよい。
電子デバイス３００のいくつかの実施形態において、基板３０２は、完成したまたは部分的に完成した集積回路デバイスを含みうる。任意選択的に、基板３０２は、シリコンなどの半導体であってもよいし、電子デバイスの製造に適した別の材料であってもよい。本発明の１または複数の実施形態は、バリア金属３１４によって少なくとも部分的に覆われた基板貫通ビア３１０を規定する壁を有する。
本発明の１または複数の実施形態は、ニッケル元素およびコバルト元素の少なくとも一方を含むバリア金属３１４を備える。本発明の１または複数の実施形態によると、電子デバイス３００は、約０．２マイクロメートルから１マイクロメートルの範囲（ならびにその範囲に含まれるすべての値および範囲）の厚さのバリア金属３１４を有する。本発明の１または複数の実施形態において、バリア金属３１４は、ニッケルおよびコバルト元素の少なくとも一方を含み、バリア金属３１４の厚さは、約０．２マイクロメートルから１マイクロメートルの範囲（ならびにその範囲に含まれるすべての値および範囲）の厚さである。
本発明のさらなる実施形態は、様々な材料系の内の１または複数を含む湿潤層３１８を有してよい。湿潤層３１８として用いるのに適した材料系の例は、以下を含むがこれらに限定されない：錫または錫合金を含む湿潤層３１８。銀または銀合金を含む湿潤層３１８。３〜４原子百分率のタングステンを含む銀−タングステン合金を含む湿潤層３１８。銅または銅合金を含む湿潤層３１８。コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金を含む湿潤層３１８。ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金を含む湿潤層３１８。鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金を含む湿潤層３１８。第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金を含む湿潤層３１８。第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金を含む湿潤層３１８。第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金を含む湿潤層３１８。ホウ素および／またはリンをさらに含む湿潤層３１８。
本明細書では、具体的な実施形態を参照しつつ、本発明を説明している。しかしながら、当業者は、以下の特許請求の範囲に記載の本発明の範囲から逸脱することなく、様々な変形例および変更例が可能であることを理解すべきである。したがって、本明細書は、例示を目的としたものであり、限定を意図したものではないと見なされるべきであり、かかる変形例すべてが、本発明の範囲に含まれるよう意図されている。また、本発明は以下の適用例としても実施可能である。
［適用例１］電子デバイスを製造する方法であって、
基板を準備する工程と、
少なくとも前記基板の一部の上にバリア金属を無電解めっきする工程と、
はんだぬれ性を有する実質的に金を含まない湿潤層を前記バリア金属上に無電解めっきする工程と
を備える方法。
［適用例２］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、ボランを含む無電解めっき浴を用いて実現される方法。
［適用例３］適用例１に記載の方法であって、前記基板を準備する工程は、１または複数の
電気接点パッドを備える基板を準備する工程を含み、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、前記１または複数の電気接点パッド上に前記バリア金属をめっきする工程を含む方法。
［適用例４］適用例１に記載の方法であって、前記基板を準備する工程は、１または複数の
基板貫通ビア導電体を備える基板を準備する工程を含み、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、前記１または複数の基板貫通ビア導電体上に前記バリア金属をめっきする工程を含む方法。
［適用例５］適用例１に記載の方法であって、前記基板を準備する工程は、１または複数の
ビアを有する基板を準備する工程を含み、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、前記１または複数のビアの壁の上に前記バリア金属をめっきする工程を含む方法。
［適用例６］適用例１に記載の方法であって、少なくとも前記基板の一部の上に前記バリア
金属を無電解めっきする工程は、コバルトを含むバリア金属をめっきする工程を含む方法。
［適用例７］適用例１に記載の方法であって、少なくとも前記基板の一部の上に前記バリア
金属を無電解めっきする工程は、０．２マイクロメートルから１マイクロメートルの範囲、ならびに前記範囲に含まれるすべての値および範囲の厚さで前記バリア金属をめっきする工程を含む方法。
［適用例８］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、錫を無電解めっきする工程を含む方法。
［適用例９］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、銀または銀合金を無電解めっきする工程を含む方法。
［適用例１０］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、３〜４原子百分率のタングステンを含む銀−タングステン合金を無電解めっきする工程を含む方法。
［適用例１１］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金を無電解めっきする工程を含む方法。
［適用例１２］適用例１１に記載の方法であって、さらに、前記実質的に金を含まない湿潤層
にホウ素および／またはリンを組み込む工程を備える方法。
［適用例１３］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金を無電解めっきする工程を含む方法。
［適用例１４］適用例１３に記載の方法であって、さらに、前記実質的に金を含まない湿潤層
にホウ素および／またはリンを組み込む工程を備える方法。
［適用例１５］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金を無電解めっきする工程を含む方法。
［適用例１６］適用例１５に記載の方法であって、さらに、前記実質的に金を含まない湿潤層
にホウ素および／またはリンを組み込む工程を備える方法。
［適用例１７］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金を無電解めっきする工程を含む方法。
［適用例１８］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、第１の組成を有する所定厚さのコバルト−錫合金および第２の組成を有する所定厚さのコバルト−錫合金を無電解めっきする工程を含む方法。
［適用例１９］適用例１に記載の方法であって、少なくとも前記基板の一部の上に前記バリア
金属を無電解めっきする工程、および、はんだぬれ性を有する実質的に金を含まない湿潤層を無電解めっきする工程は、所定温度範囲で無電解めっき浴組成を用いて前記バリア金属をめっきし、別の温度範囲で前記無電解めっき浴組成を用いて前記湿潤層をめっきすることによって実現される方法。
［適用例２０］電子デバイスを製造する方法であって、
１または複数の電気接点パッドならびに／もしくは１または複数の基板貫通ビア導電体を含む基板を準備する工程と、
ニッケル元素およびコバルト元素の少なくとも一方を含むバリア金属を、前記１または複数の電気接点パッドならびに／もしくは前記１または複数の基板貫通ビア導電体の少なくとも一部の上に、０．２マイクロメートルから１マイクロメートルの範囲、ならびに前記範囲に含まれるすべての値および範囲の厚さで無電解めっきする工程と、
１．錫または錫合金；
２．３〜４原子百分率のタングステンを含む銀−タングステン合金；
３．コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金；
４．ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金； ５．鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金；
６．第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金；
７．第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金；ならびに
８．第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金
の内の少なくとも１つを無電解めっきして、前記バリア金属と接触し、はんだぬれ性を有する実質的に金を含まない湿潤層を形成する工程と、
前記実質的に金を含まない湿潤層へのはんだ接点を形成する工程と
を備える方法。
［適用例２１］メタライゼーションスタックを含む電子デバイスであって、前記メタライゼー
ションスタックは、無電解めっきされたバリア金属および無電解めっきされた実質的に金を含まない湿潤層を備え、前記バリア金属は前記湿潤層に接触し、前記湿潤層は、はんだによって湿潤可能である電子デバイス。
［適用例２２］適用例２１に記載の電子デバイスであって、さらに、前記バリア金属によって
少なくとも部分的に覆われた電気接点パッドを備える電子デバイス。
［適用例２３］適用例２１に記載の電子デバイスであって、さらに、前記バリア金属によって
少なくとも部分的に覆われた基板貫通ビア導電体を備える電子デバイス。
［適用例２４］適用例２１に記載の電子デバイスであって、前記基板は、１または複数の基板
貫通ビアを有し、前記１または複数のビアを形成する前記基板の壁は、前記バリア金属によって少なくとも部分的に覆われ、
前記電子デバイスは、さらに、前記湿潤層に接触して前記１または複数のビアを実質的に満たすはんだを備える電子デバイス。
［適用例２５］適用例２１に記載の電子デバイスであって、前記バリア金属は、０．２マイク
ロメートルから１マイクロメートルの範囲、ならびに前記範囲に含まれるすべての値および範囲の厚さを有する電子デバイス。
［適用例２６］適用例２１に記載の電子デバイスであって、前記バリア金属はコバルトを含む
電子デバイス。
［適用例２７］適用例２１に記載の電子デバイスであって、前記湿潤層は錫または錫合金を含
む電子デバイス。
［適用例２８］適用例２１に記載の電子デバイスであって、前記湿潤層は、３〜４原子百分率
のタングステンを含む銀−タングステン合金を含む電子デバイス。
［適用例２９］適用例２１に記載の電子デバイスであって、前記湿潤層は、コバルト−錫合金
、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金を含む電子デバイス。
［適用例３０］適用例２９に記載の電子デバイスであって、前記湿潤層は、さらに、ホウ素お
よび／またはリンを含む電子デバイス。
［適用例３１］適用例２１に記載の電子デバイスであって、前記湿潤層は、ニッケル−銅合金
、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金を含む電子デバイス。
［適用例３２］適用例３１に記載の電子デバイスであって、前記湿潤層は、さらに、ホウ素お
よび／またはリンを含む電子デバイス。
［適用例３３］適用例２１に記載の電子デバイスであって、前記湿潤層は、鉄−錫合金、鉄−
銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金を含む電子デバイス。
［適用例３４］適用例３３に記載の電子デバイスであって、前記湿潤層は、さらに、ホウ素お
よび／またはリンを含む電子デバイス。
［適用例３５］適用例２１に記載の電子デバイスであって、前記湿潤層は、第１の組成を有す
る所定厚さのニッケル−錫合金および第２の組成を有する所定厚さのニッケル−錫合金を含む電子デバイス。
［適用例３６］適用例２１に記載の電子デバイスであって、前記湿潤層は、第１の組成を有す
る所定厚さのコバルト−錫合金および第２の組成を有する厚さのコバルト−錫合金を含む電子デバイス。
［適用例３７］適用例２１に記載の電子デバイスであって、前記バリア金属は、０．２マイク
ロメートルから１マイクロメートルの範囲（ならびに前記範囲に含まれるすべての値および範囲）の厚さを有し、前記バリア金属は、ニッケル元素およびコバルト元素の少なくとも一方を含み、
前記湿潤層は、
１．錫または錫合金；
２．３〜４原子百分率のタングステンを含む銀−タングステン合金；
３．コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金；
４．ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金； ５．鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金；
６．第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金；
７．第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金；もしくは
８．第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金
を含み、
前記電子デバイスは、さらに、前記バリア金属によって少なくとも部分的覆われた１または複数の電気接点パッド、ならびに／もしくは、前記バリア金属によって少なくとも部分的に覆われた１または複数の基板貫通ビア導電体と、前記湿潤層に接触するはんだとを備える電子デバイス。
［適用例１］電子デバイスを製造する方法であって、
基板を準備する工程と、
少なくとも前記基板の一部の上にバリア金属を無電解めっきする工程と、
はんだぬれ性を有する実質的に金を含まない湿潤層を前記バリア金属上に無電解めっきする工程と
を備える方法。
［適用例２］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、ボランを含む無電解めっき浴を用いて実現される方法。
［適用例３］適用例１に記載の方法であって、前記基板を準備する工程は、１または複数の
電気接点パッドを備える基板を準備する工程を含み、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、前記１または複数の電気接点パッド上に前記バリア金属をめっきする工程を含む方法。
［適用例４］適用例１に記載の方法であって、前記基板を準備する工程は、１または複数の
基板貫通ビア導電体を備える基板を準備する工程を含み、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、前記１または複数の基板貫通ビア導電体上に前記バリア金属をめっきする工程を含む方法。
［適用例５］適用例１に記載の方法であって、前記基板を準備する工程は、１または複数の
ビアを有する基板を準備する工程を含み、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、前記１または複数のビアの壁の上に前記バリア金属をめっきする工程を含む方法。
［適用例６］適用例１に記載の方法であって、少なくとも前記基板の一部の上に前記バリア
金属を無電解めっきする工程は、コバルトを含むバリア金属をめっきする工程を含む方法。
［適用例７］適用例１に記載の方法であって、少なくとも前記基板の一部の上に前記バリア
金属を無電解めっきする工程は、０．２マイクロメートルから１マイクロメートルの範囲、ならびに前記範囲に含まれるすべての値および範囲の厚さで前記バリア金属をめっきする工程を含む方法。
［適用例８］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、錫を無電解めっきする工程を含む方法。
［適用例９］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、銀または銀合金を無電解めっきする工程を含む方法。
［適用例１０］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、３〜４原子百分率のタングステンを含む銀−タングステン合金を無電解めっきする工程を含む方法。
［適用例１１］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金を無電解めっきする工程を含む方法。
［適用例１２］適用例１１に記載の方法であって、さらに、前記実質的に金を含まない湿潤層
にホウ素および／またはリンを組み込む工程を備える方法。
［適用例１３］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金を無電解めっきする工程を含む方法。
［適用例１４］適用例１３に記載の方法であって、さらに、前記実質的に金を含まない湿潤層
にホウ素および／またはリンを組み込む工程を備える方法。
［適用例１５］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金を無電解めっきする工程を含む方法。
［適用例１６］適用例１５に記載の方法であって、さらに、前記実質的に金を含まない湿潤層
にホウ素および／またはリンを組み込む工程を備える方法。
［適用例１７］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金を無電解めっきする工程を含む方法。
［適用例１８］適用例１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっき
する工程は、第１の組成を有する所定厚さのコバルト−錫合金および第２の組成を有する所定厚さのコバルト−錫合金を無電解めっきする工程を含む方法。
［適用例１９］適用例１に記載の方法であって、少なくとも前記基板の一部の上に前記バリア
金属を無電解めっきする工程、および、はんだぬれ性を有する実質的に金を含まない湿潤層を無電解めっきする工程は、所定温度範囲で無電解めっき浴組成を用いて前記バリア金属をめっきし、別の温度範囲で前記無電解めっき浴組成を用いて前記湿潤層をめっきすることによって実現される方法。
［適用例２０］電子デバイスを製造する方法であって、
１または複数の電気接点パッドならびに／もしくは１または複数の基板貫通ビア導電体を含む基板を準備する工程と、
ニッケル元素およびコバルト元素の少なくとも一方を含むバリア金属を、前記１または複数の電気接点パッドならびに／もしくは前記１または複数の基板貫通ビア導電体の少なくとも一部の上に、０．２マイクロメートルから１マイクロメートルの範囲、ならびに前記範囲に含まれるすべての値および範囲の厚さで無電解めっきする工程と、
１．錫または錫合金；
２．３〜４原子百分率のタングステンを含む銀−タングステン合金；
３．コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金；
４．ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金； ５．鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金；
６．第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金；
７．第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金；ならびに
８．第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金
の内の少なくとも１つを無電解めっきして、前記バリア金属と接触し、はんだぬれ性を有する実質的に金を含まない湿潤層を形成する工程と、
前記実質的に金を含まない湿潤層へのはんだ接点を形成する工程と
を備える方法。
［適用例２１］メタライゼーションスタックを含む電子デバイスであって、前記メタライゼー
ションスタックは、無電解めっきされたバリア金属および無電解めっきされた実質的に金を含まない湿潤層を備え、前記バリア金属は前記湿潤層に接触し、前記湿潤層は、はんだによって湿潤可能である電子デバイス。
［適用例２２］適用例２１に記載の電子デバイスであって、さらに、前記バリア金属によって
少なくとも部分的に覆われた電気接点パッドを備える電子デバイス。
［適用例２３］適用例２１に記載の電子デバイスであって、さらに、前記バリア金属によって
少なくとも部分的に覆われた基板貫通ビア導電体を備える電子デバイス。
［適用例２４］適用例２１に記載の電子デバイスであって、前記基板は、１または複数の基板
貫通ビアを有し、前記１または複数のビアを形成する前記基板の壁は、前記バリア金属によって少なくとも部分的に覆われ、
前記電子デバイスは、さらに、前記湿潤層に接触して前記１または複数のビアを実質的に満たすはんだを備える電子デバイス。
［適用例２５］適用例２１に記載の電子デバイスであって、前記バリア金属は、０．２マイク
ロメートルから１マイクロメートルの範囲、ならびに前記範囲に含まれるすべての値および範囲の厚さを有する電子デバイス。
［適用例２６］適用例２１に記載の電子デバイスであって、前記バリア金属はコバルトを含む
電子デバイス。
［適用例２７］適用例２１に記載の電子デバイスであって、前記湿潤層は錫または錫合金を含
む電子デバイス。
［適用例２８］適用例２１に記載の電子デバイスであって、前記湿潤層は、３〜４原子百分率
のタングステンを含む銀−タングステン合金を含む電子デバイス。
［適用例２９］適用例２１に記載の電子デバイスであって、前記湿潤層は、コバルト−錫合金
、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金を含む電子デバイス。
［適用例３０］適用例２９に記載の電子デバイスであって、前記湿潤層は、さらに、ホウ素お
よび／またはリンを含む電子デバイス。
［適用例３１］適用例２１に記載の電子デバイスであって、前記湿潤層は、ニッケル−銅合金
、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金を含む電子デバイス。
［適用例３２］適用例３１に記載の電子デバイスであって、前記湿潤層は、さらに、ホウ素お
よび／またはリンを含む電子デバイス。
［適用例３３］適用例２１に記載の電子デバイスであって、前記湿潤層は、鉄−錫合金、鉄−
銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金を含む電子デバイス。
［適用例３４］適用例３３に記載の電子デバイスであって、前記湿潤層は、さらに、ホウ素お
よび／またはリンを含む電子デバイス。
［適用例３５］適用例２１に記載の電子デバイスであって、前記湿潤層は、第１の組成を有す
る所定厚さのニッケル−錫合金および第２の組成を有する所定厚さのニッケル−錫合金を含む電子デバイス。
［適用例３６］適用例２１に記載の電子デバイスであって、前記湿潤層は、第１の組成を有す
る所定厚さのコバルト−錫合金および第２の組成を有する厚さのコバルト−錫合金を含む電子デバイス。
［適用例３７］適用例２１に記載の電子デバイスであって、前記バリア金属は、０．２マイク
ロメートルから１マイクロメートルの範囲（ならびに前記範囲に含まれるすべての値および範囲）の厚さを有し、前記バリア金属は、ニッケル元素およびコバルト元素の少なくとも一方を含み、
前記湿潤層は、
１．錫または錫合金；
２．３〜４原子百分率のタングステンを含む銀−タングステン合金；
３．コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金；
４．ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金； ５．鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金；
６．第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金；
７．第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金；もしくは
８．第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金
を含み、
前記電子デバイスは、さらに、前記バリア金属によって少なくとも部分的覆われた１または複数の電気接点パッド、ならびに／もしくは、前記バリア金属によって少なくとも部分的に覆われた１または複数の基板貫通ビア導電体と、前記湿潤層に接触するはんだとを備える電子デバイス。
利益、その他の利点、および、課題の解決法について、具体的な実施形態に関連して上述した。しかしながら、それらの利益、利点、課題の解決法、ならびに、任意の利益、利点、または、解決法を生じさせるもしくはより顕著にさせうる任意の要素は、任意またはすべての請求項の重要、必要、または必須の特徴または要素として解釈されない。
本明細書では、「備える」、「備えた」、「含む」、「含んだ」、「有する」、「有した」、「の内の少なくとも１つ」のような用語、または、それらのあらゆる変化形は、非排他的な包含を網羅するよう意図されている。例えば、要素のリストを備える処理、方法、物品、または装置は、それらの要素だけに限定されず、リストに明示されていないかまたはかかる処理、方法、物品、または装置に固有の他の要素をも含みうる。さらに、特に明示しない限り、「または（ｏｒ）」という語は、排他的な「または」ではなく、包括的な「または」を表す。例えば、条件ＡまたはＢは、以下のいずれによっても満たされる。Ａが真（または存在する）かつＢが偽（または存在しない）；Ａが偽（または存在しない）かつＢが真（または存在する）；ＡとＢの両方が真（または存在する）。
Claims (19)
- 電子デバイスを製造する方法であって、
基板を準備する工程と、
少なくとも前記基板の一部の上にバリア金属を無電解めっきする工程と、
はんだぬれ性を有する実質的に金を含まない湿潤層を前記バリア金属上に無電解めっきする工程と
を備え、
少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程、および、はんだぬれ性を有する実質的に金を含まない湿潤層を無電解めっきする工程は、所定温度範囲で無電解めっき浴組成を用いて前記バリア金属をめっきし、別の温度範囲で前記無電解めっき浴組成を用いて前記湿潤層をめっきすることによって実現される方法。 - 請求項１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっきする工程は、ボランを含む無電解めっき浴を用いて実現される方法。
- 請求項１に記載の方法であって、前記基板を準備する工程は、１または複数の電気接点パッドを備える基板を準備する工程を含み、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、前記１または複数の電気接点パッド上に前記バリア金属をめっきする工程を含む方法。
- 請求項１に記載の方法であって、前記基板を準備する工程は、１または複数の基板貫通ビア導電体を備える基板を準備する工程を含み、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、前記１または複数の基板貫通ビア導電体上に前記バリア金属をめっきする工程を含む方法。
- 請求項１に記載の方法であって、前記基板を準備する工程は、１または複数のビアを有する基板を準備する工程を含み、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、前記１または複数のビアの壁の上に前記バリア金属をめっきする工程を含む方法。
- 請求項１に記載の方法であって、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、コバルトを含むバリア金属をめっきする工程を含む方法。
- 請求項１に記載の方法であって、少なくとも前記基板の一部の上に前記バリア金属を無電解めっきする工程は、０．２マイクロメートルから１マイクロメートルの範囲、ならびに前記範囲に含まれるすべての値および範囲の厚さで前記バリア金属をめっきする工程を含む方法。
- 請求項１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっきする工程は、錫を無電解めっきする工程を含む方法。
- 請求項１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっきする工程は、銀または銀合金を無電解めっきする工程を含む方法。
- 請求項１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっきする工程は、３〜４原子百分率のタングステンを含む銀−タングステン合金を無電解めっきする工程を含む方法。
- 請求項１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっきする工程は、コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金を無電解めっきする工程を含む方法。
- 請求項１１に記載の方法であって、さらに、前記実質的に金を含まない湿潤層にホウ素および／またはリンを組み込む工程を備える方法。
- 請求項１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっきする工程は、ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金を無電解めっきする工程を含む方法。
- 請求項１３に記載の方法であって、さらに、前記実質的に金を含まない湿潤層にホウ素および／またはリンを組み込む工程を備える方法。
- 請求項１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっきする工程は、鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金を無電解めっきする工程を含む方法。
- 請求項１５に記載の方法であって、さらに、前記実質的に金を含まない湿潤層にホウ素および／またはリンを組み込む工程を備える方法。
- 請求項１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっきする工程は、第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金を無電解めっきする工程を含む方法。
- 請求項１に記載の方法であって、実質的に金を含まない湿潤層を無電解めっきする工程は、第１の組成を有する所定厚さのコバルト−錫合金および第２の組成を有する所定厚さのコバルト−錫合金を無電解めっきする工程を含む方法。
- 電子デバイスを製造する方法であって、
１または複数の電気接点パッドならびに／もしくは１または複数の基板貫通ビア導電体を含む基板を準備する工程と、
ニッケル元素およびコバルト元素の少なくとも一方を含むバリア金属を、前記１または複数の電気接点パッドならびに／もしくは前記１または複数の基板貫通ビア導電体の少なくとも一部の上に、０．２マイクロメートルから１マイクロメートルの範囲、ならびに前記範囲に含まれるすべての値および範囲の厚さで無電解めっきする工程と、
１．錫または錫合金；
２．３〜４原子百分率のタングステンを含む銀−タングステン合金；
３．コバルト−錫合金、コバルト−銅合金、コバルト−銀合金、コバルト−銅−錫合金、コバルト−銅−銀合金、コバルト−銀−錫合金、または、コバルト−銅−銀−錫合金；
４．ニッケル−銅合金、ニッケル−銀合金、ニッケル−銅−銀合金、ニッケル−銅−錫合金、ニッケル−銀−錫合金、または、ニッケル−銅−銀−錫合金；
５．鉄−錫合金、鉄−銅合金、鉄−銀合金、鉄−銅−錫合金、鉄−銅−銀合金、鉄−銀−錫合金、または、鉄−銅−銀−錫合金；
６．第１の組成を有する所定厚さのニッケル合金および第２の組成を有する所定厚さのニッケル合金；
７．第１の組成を有する所定厚さのコバルト合金および第２の組成を有する所定厚さのコバルト合金；ならびに
８．第１の組成を有する所定厚さの鉄合金および第２の組成を有する所定厚さの鉄合金
の内の少なくとも１つを無電解めっきして、前記バリア金属と接触し、はんだぬれ性を有する実質的に金を含まない湿潤層を形成する工程と、
前記実質的に金を含まない湿潤層へのはんだ接点を形成する工程と
を備え、
前記１．〜８．の内の少なくとも１つを無電解めっきして、前記バリア金属と接触し、はんだぬれ性を有する実質的に金を含まない湿潤層を形成する工程、および前記実質的に金を含まない湿潤層へのはんだ接点を形成する工程は、所定温度範囲で無電解めっき浴組成を用いて前記バリア金属をめっきし、別の温度範囲で前記無電解めっき浴組成を用いて前記湿潤層をめっきすることによって実現される方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/832,034 | 2010-07-07 | ||
| US12/832,034 US8518815B2 (en) | 2010-07-07 | 2010-07-07 | Methods, devices, and materials for metallization |
| PCT/IB2011/052895 WO2012004710A2 (en) | 2010-07-07 | 2011-06-30 | Methods, devices, and materials for metallization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013530311A JP2013530311A (ja) | 2013-07-25 |
| JP5868968B2 true JP5868968B2 (ja) | 2016-02-24 |
Family
ID=45438008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013517641A Active JP5868968B2 (ja) | 2010-07-07 | 2011-06-30 | 電子デバイスを製造する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8518815B2 (ja) |
| JP (1) | JP5868968B2 (ja) |
| KR (2) | KR20180085824A (ja) |
| CN (1) | CN102971840B (ja) |
| SG (1) | SG186360A1 (ja) |
| TW (1) | TWI554644B (ja) |
| WO (1) | WO2012004710A2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8518815B2 (en) | 2010-07-07 | 2013-08-27 | Lam Research Corporation | Methods, devices, and materials for metallization |
| KR101897069B1 (ko) * | 2012-04-16 | 2018-09-12 | 엘지이노텍 주식회사 | 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법 |
| US9519501B1 (en) | 2012-09-30 | 2016-12-13 | F5 Networks, Inc. | Hardware assisted flow acceleration and L2 SMAC management in a heterogeneous distributed multi-tenant virtualized clustered system |
| US10375155B1 (en) | 2013-02-19 | 2019-08-06 | F5 Networks, Inc. | System and method for achieving hardware acceleration for asymmetric flow connections |
| US9554418B1 (en) | 2013-02-28 | 2017-01-24 | F5 Networks, Inc. | Device for topology hiding of a visited network |
| JP2015056532A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US10325876B2 (en) * | 2014-06-25 | 2019-06-18 | Nxp Usa, Inc. | Surface finish for wirebonding |
| JP6527030B2 (ja) | 2015-06-19 | 2019-06-05 | 東京エレクトロン株式会社 | めっき処理方法及びめっき処理部品並びにめっき処理システム |
| EP3400762A4 (en) * | 2016-01-08 | 2019-08-14 | Lilotree, L.L.C. | PCB SURFACE COATING, METHOD OF USE AND ARRANGEMENTS OBTAINED THEREFROM |
| US10412198B1 (en) | 2016-10-27 | 2019-09-10 | F5 Networks, Inc. | Methods for improved transmission control protocol (TCP) performance visibility and devices thereof |
| US11223689B1 (en) | 2018-01-05 | 2022-01-11 | F5 Networks, Inc. | Methods for multipath transmission control protocol (MPTCP) based session migration and devices thereof |
| US12003422B1 (en) | 2018-09-28 | 2024-06-04 | F5, Inc. | Methods for switching network packets based on packet data and devices |
| TW202039026A (zh) | 2019-03-08 | 2020-11-01 | 美商美威高能離子醫療系統公司 | 藉由管柱之輻射遞送及自其產生治療計劃 |
| JP6771613B2 (ja) * | 2019-05-09 | 2020-10-21 | 東京エレクトロン株式会社 | めっき処理方法及びめっき処理部品並びにめっき処理システム |
| JP2021101451A (ja) * | 2019-12-24 | 2021-07-08 | 株式会社荏原製作所 | 基板処理装置 |
| CN112708854A (zh) * | 2020-12-19 | 2021-04-27 | 合肥开泰机电科技有限公司 | 一种用于大面积钎焊的真空镀膜结构 |
| US20220336400A1 (en) * | 2021-04-15 | 2022-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connecting structure, package structure and manufacturing method thereof |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04218919A (ja) * | 1990-04-17 | 1992-08-10 | Seiko Epson Corp | 電極及びその製造方法 |
| US5736456A (en) | 1996-03-07 | 1998-04-07 | Micron Technology, Inc. | Method of forming conductive bumps on die for flip chip applications |
| US5937320A (en) * | 1998-04-08 | 1999-08-10 | International Business Machines Corporation | Barrier layers for electroplated SnPb eutectic solder joints |
| JP3968554B2 (ja) * | 2000-05-01 | 2007-08-29 | セイコーエプソン株式会社 | バンプの形成方法及び半導体装置の製造方法 |
| JP4656275B2 (ja) * | 2001-01-15 | 2011-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6489229B1 (en) | 2001-09-07 | 2002-12-03 | Motorola, Inc. | Method of forming a semiconductor device having conductive bumps without using gold |
| US7138293B2 (en) * | 2002-10-04 | 2006-11-21 | Dalsa Semiconductor Inc. | Wafer level packaging technique for microdevices |
| US7276801B2 (en) * | 2003-09-22 | 2007-10-02 | Intel Corporation | Designs and methods for conductive bumps |
| US7095116B1 (en) | 2003-12-01 | 2006-08-22 | National Semiconductor Corporation | Aluminum-free under bump metallization structure |
| US6943106B1 (en) | 2004-02-20 | 2005-09-13 | Micron Technology, Inc. | Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling |
| US7325716B2 (en) * | 2004-08-24 | 2008-02-05 | Intel Corporation | Dense intermetallic compound layer |
| JP2006086453A (ja) * | 2004-09-17 | 2006-03-30 | Yamato Denki Kogyo Kk | 表面処理方法、および電子部品の製造方法 |
| JP4822694B2 (ja) * | 2004-11-22 | 2011-11-24 | 京セラ株式会社 | 半導体素子及び半導体素子実装基板 |
| US7432202B2 (en) * | 2005-12-28 | 2008-10-07 | Intel Corporation | Method of substrate manufacture that decreases the package resistance |
| US7682961B2 (en) | 2006-06-08 | 2010-03-23 | International Business Machines Corporation | Methods of forming solder connections and structure thereof |
| KR100790527B1 (ko) * | 2006-07-27 | 2008-01-02 | 주식회사 네패스 | 웨이퍼레벨 패키지 및 그 제조 방법 |
| US7727876B2 (en) | 2006-12-21 | 2010-06-01 | Stats Chippac, Ltd. | Semiconductor device and method of protecting passivation layer in a solder bump process |
| US8314500B2 (en) | 2006-12-28 | 2012-11-20 | Ultratech, Inc. | Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers |
| US7863189B2 (en) * | 2007-01-05 | 2011-01-04 | International Business Machines Corporation | Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density |
| JP2008248269A (ja) * | 2007-03-29 | 2008-10-16 | Hitachi Chem Co Ltd | 銅表面の処理方法およびこの方法を用いた配線基板 |
| US20090057909A1 (en) | 2007-06-20 | 2009-03-05 | Flipchip International, Llc | Under bump metallization structure having a seed layer for electroless nickel deposition |
| TWI351729B (en) | 2007-07-03 | 2011-11-01 | Siliconware Precision Industries Co Ltd | Semiconductor device and method for fabricating th |
| US7691747B2 (en) | 2007-11-29 | 2010-04-06 | STATS ChipPAC, Ltd | Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures |
| US8022543B2 (en) * | 2008-03-25 | 2011-09-20 | International Business Machines Corporation | Underbump metallurgy for enhanced electromigration resistance |
| US8288872B2 (en) | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
| US8932906B2 (en) | 2008-08-19 | 2015-01-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via bonding structure |
| US8518815B2 (en) | 2010-07-07 | 2013-08-27 | Lam Research Corporation | Methods, devices, and materials for metallization |
-
2010
- 2010-07-07 US US12/832,034 patent/US8518815B2/en active Active
-
2011
- 2011-06-30 KR KR1020187020773A patent/KR20180085824A/ko active Search and Examination
- 2011-06-30 JP JP2013517641A patent/JP5868968B2/ja active Active
- 2011-06-30 KR KR1020137000395A patent/KR101882034B1/ko active IP Right Grant
- 2011-06-30 WO PCT/IB2011/052895 patent/WO2012004710A2/en active Application Filing
- 2011-06-30 SG SG2012092243A patent/SG186360A1/en unknown
- 2011-06-30 CN CN201180032025.4A patent/CN102971840B/zh active Active
- 2011-07-07 TW TW100124041A patent/TWI554644B/zh active
-
2013
- 2013-08-22 US US13/973,382 patent/US9006893B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102971840B (zh) | 2016-11-09 |
| KR20180085824A (ko) | 2018-07-27 |
| WO2012004710A2 (en) | 2012-01-12 |
| KR101882034B1 (ko) | 2018-07-25 |
| TW201213609A (en) | 2012-04-01 |
| SG186360A1 (en) | 2013-01-30 |
| US20120007239A1 (en) | 2012-01-12 |
| US20140054776A1 (en) | 2014-02-27 |
| KR20130113413A (ko) | 2013-10-15 |
| US9006893B2 (en) | 2015-04-14 |
| JP2013530311A (ja) | 2013-07-25 |
| US8518815B2 (en) | 2013-08-27 |
| CN102971840A (zh) | 2013-03-13 |
| WO2012004710A3 (en) | 2012-05-18 |
| TWI554644B (zh) | 2016-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5868968B2 (ja) | 電子デバイスを製造する方法 | |
| JP6078585B2 (ja) | 小型電子機器、その形成方法、およびシステム | |
| US9379008B2 (en) | Metal PVD-free conducting structures | |
| US7800240B2 (en) | Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure | |
| US9627335B2 (en) | Method for processing a semiconductor workpiece and semiconductor workpiece | |
| JP5248627B2 (ja) | 半導体のマイクロパッド形成方法 | |
| CN102034787A (zh) | 包括无电镀镍层的金属配线结构及其制造方法 | |
| US9331040B2 (en) | Manufacture of coated copper pillars | |
| US7855137B2 (en) | Method of making a sidewall-protected metallic pillar on a semiconductor substrate | |
| CN104241197A (zh) | 在具有高薄层电阻的工件上的电化学沉积 | |
| CN105374701A (zh) | 电镀工艺中的活化处理 | |
| US11495557B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5625510B2 (ja) | 端子構造、プリント配線板、モジュール基板及び電子デバイス | |
| US9331033B1 (en) | Method for forming stacked metal contact in electrical communication with aluminum wiring in semiconductor wafer of integrated circuit | |
| US7976892B2 (en) | Method for producing a conductive coating on an insulating substrate | |
| CN114175220A (zh) | 用于热喷涂导体线路的方法和电子模块 | |
| WO2007074351A1 (en) | Substrate with contact studs of improved quality | |
| JP2013175675A (ja) | 半導体素子電極の接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5868968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |