JP6771613B2 - めっき処理方法及びめっき処理部品並びにめっき処理システム - Google Patents

めっき処理方法及びめっき処理部品並びにめっき処理システム Download PDF

Info

Publication number
JP6771613B2
JP6771613B2 JP2019088732A JP2019088732A JP6771613B2 JP 6771613 B2 JP6771613 B2 JP 6771613B2 JP 2019088732 A JP2019088732 A JP 2019088732A JP 2019088732 A JP2019088732 A JP 2019088732A JP 6771613 B2 JP6771613 B2 JP 6771613B2
Authority
JP
Japan
Prior art keywords
electroless plating
plating layer
copper
layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019088732A
Other languages
English (en)
Other versions
JP2019135330A (ja
Inventor
裕一郎 稲富
裕一郎 稲富
崇 田中
崇 田中
水谷 信崇
信崇 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019088732A priority Critical patent/JP6771613B2/ja
Publication of JP2019135330A publication Critical patent/JP2019135330A/ja
Application granted granted Critical
Publication of JP6771613B2 publication Critical patent/JP6771613B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、めっき処理方法、及び、めっき処理方法によって製造しためっき処理部品、並びに、めっき処理方法によってめっき処理部品を製造するめっき処理システムに関するものである。
電子機器の小型化・多機能化に伴って、半導体部品の内部に形成される回路の高密度化や高速化が求められている。そのため、例えば半導体部品で使用されるシリコン基板では、複数層の配線基板を積層し、各層間をシリコン貫通電極で接続する。このシリコン貫通電極には、電気抵抗が低く信頼性の高い銅が利用される。
シリコン基板に銅を用いたシリコン貫通電極を形成する場合には、シリコン基板に形成した凹部の表面に各種のめっき処理を施す。まず、シリコン基板に形成した凹部の表面にコバルトタングステンボロン(Co−W−B)を無電解めっきする。これにより、銅の拡散を防止するためのバリア層を形成する。その後、バリア層の表面に銅を無電解めっきする。これにより、銅の単一膜からなるシード層を形成する。その後、銅からなるシード層の表面に銅を電解めっきする。これにより、シリコン基板に形成した凹部に銅を充填する。
特開2010−185113号公報
上記従来のめっき処理においては、バリア層の表面に銅の単一膜からなるシード層を形成する際に、バリア層がシリコン基板から剥離する現象が確認された。また、上記従来のめっき処理においては、シリコン貫通電極を形成後にシリコン基板の表面からシリコン貫通電極(バリア層、シード層、充填した銅)が剥離する現象が確認された。
このように、無電解めっきで形成した膜の表面に無電解めっきで銅の単一膜を形成した場合には、剥離が生じてしまい、めっき処理に対する信頼性やめっき処理により製造した部品に対する信頼性が低下するおそれがある。
本発明では、基板の凹部の表面に無電解めっきによって形成したコバルト又はコバルト合金からなる第1無電解めっき層の表面に無電解めっきによって銅とニッケルとを含む銅合金からなる第2無電解めっき層を形成し、前記第2無電解めっき層の表面に銅からなる電解めっき層を形成して、前記第2無電解めっき層の表面に前記銅からなる電解めっき層が形成された後に前記第2無電解めっき層が前記第1無電解めっき層と前記銅からなる電解めっき層との間で緩衝層として機能させることにした。
本発明では、無電解めっきで形成しためっき層の剥離を防止することができ、めっき処理に対する信頼性やめっき処理により製造した部品に対する信頼性を向上させることができる。
めっき処理システムを示す平面図。 めっき処理装置を示す正面図。 めっき処理方法を示す説明図。 めっき処理部品を示す説明図。
以下に、本発明に係るめっき処理方法及びめっき処理部品並びにめっき処理システムの具体的な構成について図面を参照しながら説明する。なお、以下の説明では、めっき処理部品としてシリコン基板を用い、シリコン基板にシリコン貫通電極を形成する場合のめっき処理方法についてめっき処理システムを用いて説明する。
図1に示すように、めっき処理システム1は、前端部に搬入出部2を形成する。搬入出部2には、複数枚(たとえば、25枚)の基板3(ここでは、半導体ウエハ)を収容したキャリア4が搬入及び搬出され、左右に並べて載置される。
また、めっき処理システム1は、搬入出部2の後部に搬送部5を形成する。搬送部5は、前側に基板搬送装置6を配置するとともに、後側に基板受渡台7を配置する。この搬送部5では、搬入出部2に載置されたいずれかのキャリア4と基板受渡台7との間で基板搬送装置6を用いて基板3を搬送する。
また、めっき処理システム1は、搬送部5の後部に処理部8を形成する。処理部8は、中央に前後に伸延する基板搬送装置9を配置するとともに、基板搬送装置9の両側に密着層形成装置10、触媒層形成装置11、第1無電解めっき層形成装置12、第2無電解めっき層形成装置13、電解めっき層形成装置14を並べて配置する。この処理部8では、基板受渡台7や各装置10〜14の間で基板搬送装置9を用いて基板3を搬送し、各装置10〜14を用いて基板3の処理を行う。
このめっき処理システム1は、制御部15(コンピュータ)を有しており、制御部15に設けた記録媒体16に記録された各種のプログラムにしたがって制御される。なお、記録媒体16は、各種の設定データやプログラムを格納しており、ROMやRAMなどのメモリーや、ハードディスク、CD−ROM、DVD−ROMやフレキシブルディスクなどのディスク状記録媒体などの公知のもので構成される。
上記めっき処理システム1において、密着層形成装置10は、基板3の表面にカップリング剤からなる密着層を形成するための装置である。触媒層形成装置11は、密着層の表面に触媒からなる触媒層を形成するための装置である。第1無電解めっき層形成装置12は、触媒層の表面にバリア層(第1無電解めっき層)を無電解めっきによって形成するための装置である。第2無電解めっき層形成装置13は、バリア層の表面にシード層(第2無電解めっき層)を無電解めっきによって形成するための装置である。電解めっき層形成装置14は、シード層の表面に充填層(電解めっき層)を電解めっきによって形成するための装置である。これら各装置10〜14は、公知の構成の装置を用いることができる。
第1無電解めっき層形成装置12と第2無電解めっき層形成装置13は、使用するめっき液の種類が異なるだけで同様の構成の装置を用いることができる。たとえば、第1無電解めっき層形成装置12と第2無電解めっき層形成装置13は、図2に示す構成のめっき処理装置を用いることができる。なお、以下の説明では、第2無電解めっき層形成装置13について説明する。
第2無電解めっき層形成装置13は、基板保持部17と処理液供給部18と処理液回収部19とを有し、これらを制御部15で制御する。ここで、基板保持部17は、基板3を保持しながら回転させる。処理液供給部18は、基板3に各種の処理液(洗浄液、めっき液、リンス液、乾燥液等)を供給する。処理液回収部19は、基板3に供給された各種の処理液を回収する。
基板保持部17は、処理室20の内部略中央に上下に伸延させた回転軸21を回転自在に設けている。回転軸21の上端には、円板状のターンテーブル22が水平に取付けられている。ターンテーブル22の外周端縁には、複数個の基板保持体23が円周方向に等間隔をあけて取付けられている。
また、基板保持部17は、回転軸21に基板回転機構24と基板昇降機構25を接続している。これらの基板回転機構24及び基板昇降機構25は、制御部15で回転制御や昇降制御される。
この基板保持部17は、ターンテーブル22の基板保持体23で基板3を水平に保持する。また、基板保持部17は、基板回転機構24を駆動させることでターンテーブル22に保持した基板3を回転させる。さらに、基板保持部17は、基板昇降機構25を駆動させることでターンテーブル22や基板3を昇降させる。
処理液供給部18は、処理室20の内部にガイドレール26を設け、ガイドレール26にアーム27を移動自在に取付けている。アーム27の先端下部には、ノズル28が下方に向けて取付けられている。このアーム27には、制御部15で駆動制御されるノズル移動機構29が接続されている。
また、処理液供給部18は、ノズル28に処理液供給源30を流量調整器31を介して接続する。流量調整器31は、制御部15で流量制御及び開閉制御される。なお、ノズル28は、処理液を基板3に向けて吐出するものであり、処理液の種類に応じて異なる吐出口を有するものであってもよく、また、処理液の種類にかかわらず共通の吐出口を有するものであってもよい。処理液供給源30は、洗浄液やめっき液などの複数種類の処理液を選択的に供給するものである。流量調整器31は、処理液の種類に応じて流量を調整するものである。
処理液回収部19は、ターンテーブル22の周囲に円環状の回収カップ32を配置している。回収カップ32の上端部には、ターンテーブル22(基板3)よりも一回り大きいサイズの開口を形成している。また、回収カップ32の下端部には、排液ドレイン33と排気ドレイン34を接続している。なお、回収カップ32は、処理液の種類に応じて異なる排液ドレイン33と連通する構成としてもよい。
めっき処理システム1は、以上に説明したように構成している。なお、上記めっき処理システム1では、筐体の内部に各装置10〜14を一体的に収容しているが、それぞれ又はいくつかの装置10〜14を組み合わせて別の筐体に収容したものであってもよい。また、上記めっき処理システム1では、第1無電解めっき層形成装置12と第2無電解めっき層形成装置13とをそれぞれ設けているが、共通のめっき層形成装置を用いてもよい。
上記めっき処理システム1では、以下に説明するようにして基板3にめっき処理を施す(図3及び図4参照。)。なお、めっき処理システム1で処理する基板3には、シリコン貫通電極を形成する位置に予め公知の方法で凹部35が形成される。
めっき処理システム1は、凹部35が形成された基板3を密着層形成装置10に搬送し、密着層形成装置10で基板3の凹部35の表面に密着層36を形成する(密着層形成工程)。密着層形成装置10では、基板3の凹部35の表面にシランカップリング剤等のカップリング剤を吸着させることで、図4(a)に示すように、カップリング剤の自己組織化単分子膜(SAM:Self Assembled Monolayer)からなる密着層36を形成する。この密着層36を形成することで、後の触媒層37の密着性を向上させることができる。
次に、めっき処理システム1は、密着層36が形成された基板3を触媒層形成装置11に搬送し、触媒層形成装置11で密着層36の表面に触媒層37を形成する(触媒層形成工程)。触媒層形成装置11では、密着層36の表面にナノ粒子のパラジウム等の触媒金属を吸着させることで、図4(b)に示すように、触媒金属膜からなる触媒層37を形成する。この触媒層37を形成することで、後の第1無電解めっき層38の形成を促進させることができる。
次に、めっき処理システム1は、触媒層37が形成された基板3を第1無電解めっき層形成装置12に搬送し、第1無電解めっき層形成装置12で触媒層37の表面に第1無電解めっき層38を形成する(第1無電解めっき層形成工程)。第1無電解めっき層形成装置12では、コバルトタングステンボロン(Co−W−B)を含むめっき液を用いて無電解めっき処理を行うことで、図4(c)に示すように、触媒層37の表面にコバルトタングステンボロンからなる膜状の第1無電解めっき層38を形成する。この第1無電解めっき層38を形成することで、後の第2無電解めっき層39に含有される銅の拡散を防止することができる。そのため、第1無電解めっき層38は、バリア層として機能する。
次に、めっき処理システム1は、第1無電解めっき層38が形成された基板3を第2無電解めっき層形成装置13に搬送し、第2無電解めっき層形成装置13で第1無電解めっき層38の表面に第2無電解めっき層39を形成する(第2無電解めっき層形成工程)。第2無電解めっき層形成装置13では、銅とニッケルを含むめっき液を用いて無電解めっき処理を行うことで、図4(d)に示すように、第1無電解めっき層38の表面に銅とニッケルとの合金からなる膜状の第2無電解めっき層39を形成する。この銅合金からなる第2無電解めっき層39を形成することで、後の銅の電解めっき層40の形成を容易にすることができる。そのため、第2無電解めっき層39は、シード層として機能する。
次に、めっき処理システム1は、第2無電解めっき層39が形成された基板3を電解めっき層形成装置14に搬送し、電解めっき層形成装置14で第2無電解めっき層39の表面に電解めっき層40を形成して、基板3に形成された凹部35を電解めっき層40で充填する(電解めっき層形成工程)。電解めっき層形成装置14では、銅を含むめっき液を用いて電解めっき処理を行うことで、図4(e)に示すように、第2無電解めっき層39の表面に銅からなる電解めっき層40を形成する。これにより、基板3にシリコン貫通電極を形成することができる。
このように、上記めっき処理システム1では、無電解めっきによって形成した第1無電解めっき層38の表面に無電解めっきによって銅とニッケルとの合金からなる第2無電解めっき層39を形成することで、めっき処理を施した部品(めっき処理部品、ここでは、基板3)を製造する。
製造された部品について粘着テープを用いた剥離試験をしたところ、基板3からシリコン貫通電極が剥離する現象は発生しなかった。また、部品の製造過程(特に第2無電解めっき層形成工程)においても第1無電解めっき層38等が剥離する現象は発生しなかった。これについては以下のように考えられる。すなわち、従来においては、第1無電解めっき層(バリア層)の表面に形成した第2無電解めっき層(シード層)が銅の単一金属膜で形成されているために、第2無電解めっき層の内部の応力(膜ストレス)が高く、第1無電解めっき層と第2無電解めっき層との間の密着力が低下し、第1無電解めっき層と第2無電解めっき層との間で剥離が発生するものと考えられる。これに対し、本発明では、第1無電解めっき層38の表面に形成した第2無電解めっき層39が銅の単一金属膜ではなく銅とニッケルとの合金(銅合金)で形成している。そのため、第2無電解めっき層39の内部の応力(膜ストレス)が低減され、第1無電解めっき層38と第2無電解めっき層39との間の密着力が増大し、第1無電解めっき層38と第2無電解めっき層39との間で剥離が発生しなかったものと考えられる。また、第2無電解めっき層39の表面に電解めっき層40を形成した後においては、銅合金からなる第2無電解めっき層39が緩衝層として機能することで剥離が発生しなかったものと考えられる。なお、第2無電解めっき層39の形成時においては、コバルトタングステンボロンからなる第1無電解めっき層38に銅とニッケルとを含有するめっき液を用いることで銅による第1無電解めっき層38の浸食が抑制されることも寄与しているものと推測される。
以上に説明したように、上記めっき処理システム1(めっき処理システム1で用いるめっき処理方法、めっき処理システム1で製造しためっき処理部品)では、無電解めっきによって形成した第1無電解めっき層38の表面に無電解めっきによって銅合金からなる第2無電解めっき層39を形成することで、無電解めっきで形成しためっき層(第1無電解めっき層38、第2無電解めっき層39)の剥離を防止することができ、めっき処理に対する信頼性やめっき処理により製造した部品に対する信頼性を向上させることができる。
なお、上記説明では、基板3にシリコン貫通電極を形成する場合について説明したが、本発明は、上記実施形態に限定されるものではなく、半導体部品等に形成される突起状の電極(バンプ)を形成する場合などにも適用することができる。また、密着層36や触媒層37や電解めっき層40の形成は任意であり、また、これらを形成する際に使用する材料も適宜選択し得るものである。さらに、第1無電解めっき層38は、特に材料が限定されるものではないが、バリア層と機能させるためにはコバルト又はコバルト合金を含有する材料が望ましい。また、第2無電解めっき層39は、銅とニッケルとの合金に限定されるものではなく、銅の単一金属膜よりも内部ストレスが小さくなる銅合金を用いてもよい。
1 めっき処理システム
3 基板
12 第1無電解めっき層形成装置
13 第2無電解めっき層形成装置
36 密着層
37 触媒層
38 第1無電解めっき層
39 第2無電解めっき層
40 電解めっき層

Claims (5)

  1. 基板の凹部の表面に無電解めっきによって形成したコバルト又はコバルト合金からなる第1無電解めっき層の表面に無電解めっきによって銅とニッケルとを含む銅合金からなる第2無電解めっき層を形成し、前記第2無電解めっき層の表面に銅からなる電解めっき層を形成して、前記第2無電解めっき層の表面に前記銅からなる電解めっき層が形成された後に前記第2無電解めっき層が前記第1無電解めっき層と前記銅からなる電解めっき層との間で緩衝層として機能することを特徴とするめっき処理方法。
  2. 前記第1無電解めっき層は、コバルトタングステンボロンからなることを特徴とする請求項1に記載のめっき処理方法。
  3. 基板の凹部の表面に無電解めっきによって形成したコバルト又はコバルト合金からなる第1無電解めっき層の表面に無電解めっきによって銅とニッケルとを含む銅合金からなる第2無電解めっき層を形成し、前記第2無電解めっき層の表面に銅からなる電解めっき層を形成して、前記第2無電解めっき層の表面に前記銅からなる電解めっき層が形成された後に前記第2無電解めっき層が前記第1無電解めっき層と前記銅からなる電解めっき層との間で緩衝層として機能することを特徴とするめっき処理部品。
  4. 前記第1無電解めっき層は、コバルトタングステンボロンからなることを特徴とする請求項3に記載のめっき処理部品。
  5. 基板の凹部の表面に無電解めっきによってコバルト又はコバルト合金からなる第1無電解めっき層を形成するための第1無電解めっき層形成部と、
    前記第1無電解めっき層の表面に無電解めっきによって銅とニッケルとを含む銅合金からなる第2無電解めっき層を形成するための第2無電解めっき層形成部と、
    を有し、
    前記第2無電解めっき層の表面に銅からなる電解めっき層が形成された後に前記第2無電解めっき層を前記第1無電解めっき層と前記銅からなる電解めっき層との間で緩衝層として機能させることを特徴とするめっき処理システム。
JP2019088732A 2019-05-09 2019-05-09 めっき処理方法及びめっき処理部品並びにめっき処理システム Active JP6771613B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019088732A JP6771613B2 (ja) 2019-05-09 2019-05-09 めっき処理方法及びめっき処理部品並びにめっき処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019088732A JP6771613B2 (ja) 2019-05-09 2019-05-09 めっき処理方法及びめっき処理部品並びにめっき処理システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015123584A Division JP6527030B2 (ja) 2015-06-19 2015-06-19 めっき処理方法及びめっき処理部品並びにめっき処理システム

Publications (2)

Publication Number Publication Date
JP2019135330A JP2019135330A (ja) 2019-08-15
JP6771613B2 true JP6771613B2 (ja) 2020-10-21

Family

ID=67623641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019088732A Active JP6771613B2 (ja) 2019-05-09 2019-05-09 めっき処理方法及びめっき処理部品並びにめっき処理システム

Country Status (1)

Country Link
JP (1) JP6771613B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
EP1433202A2 (en) * 2001-09-26 2004-06-30 Applied Materials Inc. Integration of barrier layer and seed layer
US9293418B2 (en) * 2007-07-03 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside through vias in a bonded structure
US8518815B2 (en) * 2010-07-07 2013-08-27 Lam Research Corporation Methods, devices, and materials for metallization
JP6054049B2 (ja) * 2012-03-27 2016-12-27 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
JP6177670B2 (ja) * 2013-11-21 2017-08-09 東京エレクトロン株式会社 めっきの前処理方法、無電解めっき方法および記憶媒体

Also Published As

Publication number Publication date
JP2019135330A (ja) 2019-08-15

Similar Documents

Publication Publication Date Title
JP3960774B2 (ja) 無電解めっき装置及び方法
US10087545B2 (en) Automated cleaning of wafer plating assembly
JP6054049B2 (ja) めっき処理方法、めっき処理システムおよび記憶媒体
KR101939161B1 (ko) 도금 처리 방법, 도금 처리 시스템 및 기억 매체
KR20010015197A (ko) 무전해 도금 방법 및 무전해 도금 용액
JP6328576B2 (ja) 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体
WO2021060037A1 (ja) 基板液処理方法及び基板液処理装置
JP6771613B2 (ja) めっき処理方法及びめっき処理部品並びにめっき処理システム
JP6527030B2 (ja) めっき処理方法及びめっき処理部品並びにめっき処理システム
JP3998455B2 (ja) 無電解めっき装置及び無電解めっき方法
TWI689624B (zh) 基板處理裝置及基板處理方法
US10903081B2 (en) Substrate processing method
US20040045831A1 (en) Ecp gap fill by modulating the voltage on the seed layer to increase cut concentration inside feature
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
JP6316768B2 (ja) 密着層形成方法、密着層形成システムおよび記憶媒体
JP2016017214A (ja) めっき前処理方法、めっき処理システムおよび記憶媒体
WO2021039432A1 (ja) 基板液処理方法、基板液処理装置、及びコンピュータ読み取り可能な記録媒体
CN107799394A (zh) 一种半导体晶圆的保护方法
EP4402712A1 (en) Diffusion layers in metal interconnects
EP1439244A2 (en) Method for plating and plating solution thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200929

R150 Certificate of patent or registration of utility model

Ref document number: 6771613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250