KR20150014900A - 구리 상호접속 라인들을 캡핑하는 방법 - Google Patents

구리 상호접속 라인들을 캡핑하는 방법 Download PDF

Info

Publication number
KR20150014900A
KR20150014900A KR1020140097562A KR20140097562A KR20150014900A KR 20150014900 A KR20150014900 A KR 20150014900A KR 1020140097562 A KR1020140097562 A KR 1020140097562A KR 20140097562 A KR20140097562 A KR 20140097562A KR 20150014900 A KR20150014900 A KR 20150014900A
Authority
KR
South Korea
Prior art keywords
copper
capping layer
deposition
noble metal
layer
Prior art date
Application number
KR1020140097562A
Other languages
English (en)
Other versions
KR102332984B1 (ko
Inventor
드리스 딕터스
아르투르 코릭스
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20150014900A publication Critical patent/KR20150014900A/ko
Application granted granted Critical
Publication of KR102332984B1 publication Critical patent/KR102332984B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

유전체 층 내의 구리 함유 컨택트들 (contact) 위에 캡핑 (capping) 층을 형성하는 방법이 제공되며, 귀금속 라이너 (liner) 를 포함하는 라이너가 구리 함유 컨택트들을 둘러있다. 귀금속 라이너 및 구리 함유 컨택트들 상에 구리를 포함하는 디포지션부 (deposition) 를 디포지션하도록 무전해 디포지션 (electroless deposition) 이 사용된다. 구리를 포함하는 디포지션부 위에 캡핑 층이 형성된다.

Description

구리 상호접속 라인들을 캡핑하는 방법{METHOD FOR CAPPING COPPER INTERCONNECT LINES}
본 발명은 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다. 특히, 본 발명은 로우-k 유전체 층들 내에 금속 상호접속부들을 형성하는 것에 관한 것이다.
반도체 디바이스들을 형성할 시에, 도전성 금속 상호접속부들이 로우-k 유전체 층들 내에 배치된다. 이는 로우-k 유전체 층 내에 에칭된 피처 내에 구리 또는 구리 합금을 디포지션 (deposition) 함으로써 수행될 수 있다. 디포지션된 구리는 전기디포지션 (electrodeposition) 또는 무전해 디포지션 (electroless deposition) 에 의해서 디포지션될 수 있다. 구리의 일렉트로마이그레이션 (electromigration) 은 이러한 상호접속부들의 불합격 가능성을 증가시킬 수 있다. 피크 크기가 감소함에 따라서, 일렉트로마이그레이션은 보다 중요한 문제가 된다.
전술한 바를 달성하고 본 발명의 목적에 따라서, 유전체 층 내의 구리 함유 컨택트들 (contact) 위에 캡핑 (capping) 층을 형성하는 방법이 제공되며, 귀금속 라이너 (liner) 를 포함하는 라이너가 구리 함유 컨택트들을 둘러있으며, 귀금속 라이너는 Ru, Pd, Pt, Rh, Au, 및 Ag 중 적어도 하나를 포함한다. 귀금속 라이너 및 구리 함유 컨택트들 상에 구리를 포함하는 디포지션부 (deposition) 를 디포지션하도록 무전해 디포지션 (electroless deposition) 이 사용된다. 구리를 포함하는 디포지션부 위에 캡핑 층을 디포지션하도록 무전해 디포지션이 사용되며, 캡핑 층은 코발트 또는 니켈 중 적어도 하나를 포함한다.
본 발명의 다른 양태에서, 유전체 층 내의 구리 함유 컨택트들 위에 캡핑 층을 형성하는 방법이 제공되며, 귀금속 라이너를 포함하는 라이너가 구리 함유 컨택트들을 둘러있다. 귀금속 라이너 및 구리 함유 컨택트들 상에 구리를 포함하는 디포지션부 (deposition) 를 디포지션하도록 무전해 디포지션이 사용된다. 구리를 포함하는 디포지션부 위에 캡핑 층이 형성된다.
본 발명의 이러한 특징들 및 다른 특징들이 다음의 도면들과 함께 본 발명의 다음의 상세한 설명에서 이하에서 보다 상세하게 기술될 것이다.
본 발명은 예시적으로 비한정적으로 첨부 도면들의 도면들에서 예시되며, 첨부 도면들에서 유사한 참조 부호는 유사한 요소들을 나타낸다.
도 1은 본 발명의 실시예의 흐름도이다.
도 2a 내지 도 2f는 본 발명의 실시예를 사용하는 구조물 형성 시의 개략도들이다.
도 3은 구리 함유 디포지션부 (copper containing deposition) 가 제공되지 않은, 구조물 형성 시의 개략도이다.
도 4a 및 도 4b는 본 발명의 다른 실시예를 사용하는 구조물 형성 시의 개략도들이다.
본 발명이 이제 첨부 도면들에서 예시된 바와 같은 본 발명의 몇몇 바람직한 실시예들을 참조하여서 상세하게 기술될 것이다. 다음의 설명에서, 다수의 특정 세부사항들이 본 발명의 철저한 이해를 제공하기 위해서 제시된다. 그러나, 본 발명은 이러한 특정 세부사항 전부 또는 일부 없이도 실시될 수 있음이 본 기술 분야의 당업자에게 자명하다. 다른 실례에서, 잘 알려진 프로세스 단계들 및/또는 구조물들은 본 발명을 불필요하게 모호하게 하지 않도록 하기 위해서 세부적으로는 기술되지 않았다.
구리 컨택트들은 일렉트로마이그레이션을 갖는 경향이 있다. 일렉트로마이그레이션은 구리 컨택트들로 제조된 회로들이 성공적으로 동작하지 못하게 할 수 있다. 구리 컨택트 크기가 감소함에 따라서, 일렉트로마이그레이션으로 인한 비성공적인 동작 가능성이 커진다. SiCN과 같은 유전체 캡핑 (capping) 층들 및 CoWP와 같은 "금속성" 캡핑 층들을 포함하는 캡핑 층들이 일렉트로마이그레션을 감소시키도록 구리 컨택트 상에 배치된다. 일부 구리 컨택트들은 귀금속을 포함하는 라이너들을 갖는다. 이러한 라이너들은 캡 (cap) 형성을 방해할 수 있다. 본 발명의 실시예는 귀금속을 갖는 라이너들의 존재 시에 캡 형성을 가능하게 한다.
도 1은 본 발명의 실시예의 개념적 흐름도이다. 본 실시예에서, 피처들이 층 내에 제공된다 (단계 104). 귀금속 함유 층들이 피처들 내에 형성된다 (단계 108). 구리 함유 컨택트를 형성하도록 피처들이 구리로 충진된다 (단계 112). 화학적 기계적 폴리싱 (CMP) 이 충진된 피처들의 상단들까지 구리를 폴리싱하는데 사용된다 (단계 116). 구리 함유 컨택트들의 상단들이 세정된다 (단계 120). 이는 구리 함유 컨택트의 상단 상의 구리 산화물을 제거한다. 구리가 라이너 및 구리 함유 컨택트 상에 무전해 방식으로 디포지션된다. 캡들이 디포지션된 구리 위에 형성된다 (단계 128).
제 1 실례들
본 발명의 바람직한 실시예에서, 피처들이 층 내에 제공된다 (단계 104). 도 2a는 피처들 (220) 을 갖는 층 (208) 을 갖는 기판 (204) 을 가는 스택 (200) 의 개략적 단면도이다. 본 실례에서, 하나 이상의 층들 (216) 이 기판 (204) 과 층 (208) 간에 배치된다. 본 실례에서, 피처들 (220) 을 갖는 층 (208) 은 유전체 층이다. 보다 바람직하게는, 층 (208) 은 로우-k 유전체 층이며, k 값은 4.0 보다 낮다. 본 실례에서, 층 (208) 은 유기실리케이트 유리 (OSG) 이다. 피처들이 층 (208) 을 에칭함으로서 형성될 수 있다.
본 실시예에서, 도 2b에 도시된 바와 같이, 베리어 층 (212) 이 피처들 내에 형성된다. 본 실례에서, 베리어 층은 티타늄 질화물 (TiN) 이다. 귀금속 함유 라이너들 (218) 이 피처들 (220) 내에 형성된다 (단계 108). 본 실례에서, 귀금속 함유 라이너들 (218) 은 루테늄 (Ru) 으로 형성될 수 있다.
구리 함유 컨택트 (224) 를 형성하도록 피처들 (220) 이 구리로 충진된다 (단계 112). 구리 함유 컨택트 (224) 는 순수한 구리 또는 구리 합금일 수도 있다. 다른 실시예들에서는 다른 층들을 형성 또는 성형하기 위해서 다른 단계들이 제공될 수도 있다.
화학적 기계적 폴리싱 (CMP) 이 충진된 피처들의 상단들까지 구리 함유 컨택트들 (224) 를 폴리싱하여서 피처들의 외부에 디포지셔된 과잉 구리들을 제거하는데 사용된다 (단계 116). 도 2c는 피처들 외부의 과잉 구리들이 제거된 후의 스택 (200) 의 개략적 단면도이다. 본 실시예에서, 구리 함유 컨택트 (224)의 상단 (228) 은 스택 (200) 의 층 (208) 의 상단 (232) 과 동일한 평면으로 된다. 다른 실시예들에서, 구리 함유 컨택트 (224)의 상단 (228) 은 스택 (200) 의 층 (208) 의 상단 (232) 보다 낮을 수 있다. 다른 실시예들에서, 스택 (200) 에 걸쳐서 과잉 구리를 제거하여 구리 함유 컨택트 (224)의 상단 (228) 을 노출시키는데 다른 방법들이 사용될 수도 있다.
구리 함유 컨택트의 상단으로부터 구리 산화물을 제거하게 구리 함유 컨택트들의 상단들이 세정된다 (단계 120). 본 실시예에서, 산성 조 (acid bath) 가 구리 함유 컨택트의 상단을 세정하여서 구리 산화물을 제거하는데 사용된다. 이 실시예에서, 산성 조는 시트릭 산 (citric acid) 또는 옥살릭 산 (oxalic acid) 과 같은 유기 산일 수 있다. 도 2d는 구리 함유 컨택트 (224) 의 상단 (228) 이 세정된 후의 스택 (200) 의 개략도이다. 본 실시예에서, 구리 함유 컨택트 (224)의 상단 (228) 은 스택 (200) 의 층 (208) 의 상단 (232) 과 대략적으로 동일한 평면으로 된다. 다른 실시예들에서, 구리 함유 컨택트 (224) 의 상단 (228) 이 스택 (200) 의 층 (208) 의 상단 (232) 보다 상당하게 낮도록 산성 조가 구리 함유 컨택트 (224) 의 상단 (228) 상의 과잉 구리를 제거할 수도 있다.
구리 함유 디포지션부 (copper containing dopositions) 가 층 (208) 의 상단 (232) 에 비해서 구리 함유 컨택트 (224) 의 상단 (228) 및 귀금속 함유 라이너 (218) 상에 선택적으로 디포지션된다 (단계 124). 본 실시예에서, 무전해 디포지션이 구리 함유 디포지션부를 제공하는데 사용된다. 무전해 디포지션의 실례는 수용성 구리 염 성분, 수용성 코발트 염 성분, 폴리아민-기반 착화제 (polyamine-based complexing agent), 및 화학적 광택제 성분 (chemical brightener component), 및 pH 조절 물질을 포함하는 무전해 구리 도금 용액을 제공한다. 구리 함유 컨택트 (224) 및 귀금속 함유 라이너 (218) 가 무전해 구리 도금 용액과 접촉하게 배치된다. 2007년 11월 20일자에 공고되고 Dordi 등에 의한 미국 특허 7,297,190는 이러한 프로세스들의 실례를 제공한다. 도 2e는 구리 함유 디포지션부 (236) 를 구리 함유 컨택트 (224) 의 상단 (228) 및 귀금속 함유 라이너 (218) 상에 형성한 후의 스택 (200) 의 개략적 단면도이다. 구리 함유 디포지션부 (236) 는 매우 얇지만 구리 함유 디포지션부를 명확하게 나타내기 위해서 축적대로 도시되지 않는다. 구리 함유 디포지션부 (236) 는 주로 귀금속 함유 라이너 (218) 및 이 귀금속 함유 라이너 (218) 에 인접하는 구리 함유 컨택트 (224) 의 상단 (228) 의 부분 위에 증착된다. 귀금속 함유 라이너 (218) 가 귀금속을 함유하기 때문에, 귀금속 함유 라이너 (218) 와 구리 함유 컨택트 (224) 간에 갈바닉 커플 (galvanic couple) 이 생성된다. 갈바닉 커플링은 무전해 디포지션물이 구리 함유 컨택트 (224) 상에서보다 귀금속 함유 라이너 (218) 상에서 많이 디포지션되게 한다. 또한, 이러한 갈바닉 커플링은 무전해 디포지션 동안에 구리 일부를 용해시킬 수 있다. 상이한 레시피가 갈바닉 커플링을 줄이는데 사용되면, 구리 함유 디포지션부 (236) 층이 구리 함유 컨택트 (224) 의 전체 노출된 표면 상에 디포지션될 수 있다. 그러나, 갈바닉 커플링은 여전히 보다 많은 구리 함유 디포지션부 (236) 가 귀금속 함유 라이너 (218) 상에 증착되게 할 것이다.
캡핑 층이 디포지션된 구리 함유 디포지션부 (236) 및 구리 함유 컨택트들 (224) 위에 형성된다 (단계 128). 이러한 디포지션의 실례는 코발크 도금 용액을 제공할 것이다. 구리 함유 디포지션부 (236) 및 구리 함유 컨택트들 (224) 이 코발트 도금 용액에 노출된다. 도 2f는 캡핑 층 (240) 이 구리 함유 디포지션부 (236) 및 구리 함유 컨택트들 (224) 상에 형성된 후의 스택 (200) 의 개략적 단면도이다. 캡핑 층 (240) 이 얇을 수 있을 지라도, 이를 보다 명확하게 나타내기 위해서 캡핑 층 (240) 은 축적대로 도시되지 않는다.
이 실시예는 일렉트로마이그레이션을 줄이기 위해서 귀금속 함유 라이너 (218) 를 갖는 구리 함유 컨택트들 (224) 의 전체 상단 (228) 에 걸쳐서 캡핑 층 (240) 을 제공한다. 구리 함유 디포지션부 (236) 이 없다면, 캡핑 층 (240) 은 구리 함유 컨택트 (224) 의 전체 상단 (228) 을 피복하지는 않게 형성될 수도 있다고 발견되었다. 도 3은 중간 층 (316) 을 갖는 기판 (304) 위의 유전체 층 (308) 내의 귀금속 함유 라이너 (318) 및 베리어 층 (312) 을 갖는 구리 함유 컨택트 (324) 위에 캡핑 층 (340) 이 형성되되 구리 함유 디포지션부가 제공되지는 않은 스택 (330) 의 개략적 단면도이다. 구리 함유 컨택트 (324) 의 전체 상단 (328) 이 캡핑 층 (340) 에 의해서 피복되지는 않기 때문에, 구리 함유 컨택트 (324) 는 일렉트로마이그레션할 가능성이 더 있다.
제 2 실례
본 발명의 다른 실례에서, 단계 (104) 내지 단계 (120) 는 이전의 실시예와 동일할 수 있다. 본 실시예에서, 라이너들 및 구리 함유 컨택트들 위에 구리를 무전해 디포지션하는 레시피 (단계 124) 는 구리 합금을 무전해 디포지션하는 무전해 디포지션을 사용한다. 이러한 구리 합금의 몇몇 실례들은 니켈, 인듐 또는 주석을 갖는 구리일 것이다. 도 4a는 피처들을 갖는 층 (408) 을 갖는 기판 (404) 을 가는 스택 (400) 의 개략적 단면도이다. 본 실례에서, 하나 이상의 층들 (416) 이 기판 (404) 과 층 (408) 간에 배치된다. 본 실례에서, 층 (408) 은 유전체 층이다. 보다 바람직하게는, 층 (408) 은 로우-k 유전체 층이며, k 값은 4.0 보다 낮다. 상술한 바와 같이, 베리어 층 (412) 이 피처들 내에 형성되며, 귀금속 함유 라이너들 (418) 이 베리어 층 (412) 을 라이닝한다. 피처들이 구리 함유 컨택트 (424) 로 충진된다. 무전해 디포지션이 구리 함유 디포지션부 (copper containing dopositions) 를 층 (408) 의 상단 (432) 에 비해서 구리 함유 컨택트 (424) 의 상단 및 귀금속 함유 라이너 (418) 상에 선택적으로 디포지션시킨다. 본 실시예에서, 구리 함유 디포지션부 (436) 층이 구리 함유 컨택트 (424) 의 전체 노출된 표면 상에 디포지션될 수 있다. 보다 일반적으로는, 구리 함유 디포지션부는 Ni, W, Mo, Re, Mn, Cr, V, Ru, Pt, Pd, Ag, In, Sn, Zn, B, 또는 P의 원소 중 적어도 하나의 구리 합금이다.
캡핑 층이 디포지션된 구리 위에 형성된다 (단계 128). 이 실시예에서, 캡핑 층은 스택을 어닐링함으로써 형성된다. 어닐링은 진공 He, Ar와 같은 비활성 분위기 또는 N2, N2/H2, 또는 NH3와 같은 환원성 분위기를 제공한다. 온도는 10 초 내지 1 시간에 걸쳐서 25o C 내지 450o C에서 유지된다. 정확한 조건들은 선택된 원소에 크게 의존할 것이다. 예를 들어서, Sn는 상온에서 확산될 수 있는 반면에, W, Mo, Re, 및 Mn 은 보다 긴 시간 및 보다 고온을 필요로 할 수 있다. 보다 긴 시간 및 보다 높은 온도는 일반적으로 재료의 마이그레이션을 가능하여서 구리 함유 디포지션부 (436) 가 다양한 컴포넌트들로 분리되게 하는데 보다 더 양호하며 적어도 하나의 컴포넌트는 상단으로 상승하여서 캡핑 층을 형성한다. 따라서, 온도가 100 내지 450 ℃이고 기간이 30 분 내지 1 시간이면 바람직하다. 도 4b는 스택이 어닐링되어서 구리 함유 디포지션부가 서로 분리되어서 캡핑 층 (440) 및 구리 함유 층 (444) 을 형성한 후의 스택 (400) 의 개략적 단면도이다. 도시된 바와 같이, 캡핑 층 (440) 은 전체 구리 함유 컨택트 (424) 위에 있다. 이러한 실시예에서, 캡핑 층 (440) 은 인듐, 니켈 또는 주석을 포함한다.
CMP 툴에서 다음 프로세싱 툴로의 이동 시간은 구리 디포지션부의 상단 상에 구리 산화물 층을 형성하기에 충분한 24 시간에 달하는 대기 시간을 제공할 수도 있다. 구리 디포지션부의 상단 세정은 이러한 구리 산화물을 제거하여 라인 저항을 줄인다.
또한, 선택적 구리 합금 도금을 위해서 무전해 디포지션을 사용하는 것은 오버행 (overhang) 을 제거하여서 작은 피처 크기로의 스케일링 시의 문제점을을 줄인다. 또한, 무전해 디포지션은 구리 디포지션부의 상단 상에 디포지션하지만 유전체 층의 상단 상에서의 디포지션을 줄이거나 제거하는 높은 선택도를 제공한다. 또한, 무전해 디포지션 사용은 세정용 산성 조와 무전해 디포지션용 조 간의 짧은 천이 시간을 가능하게 할 수 있는데, 그 이유는 이러한 프로세스들은 동일한 챔버에서 수행될 수 있기 때문이다. 이러한 짧은 천이 시간은 세정 후의 구리 산화물의 형성을 줄인다. 합금 성분에 따라서, 캡은 구리 산화물 형성을 줄일 수 있다.
본 발명이 몇 개의 바람직한 실시예들의 측면에서 기술되었지만, 본 발명의 범위 내에서 변경, 치완 및 다양한 대체 균등사항들이 가능하다. 또한, 본 발명의 방법들 및 장치들을 구현하는 수많은 다른 방식들이 존재한다. 따라서, 다음의 첨부된 청구항들은 본 발명의 진정한 범위 또는 사상 내에 속하는 모든 이러한 변경, 치완 및 다양한 대체 균등사항들을 포함하는 것으로 해석되어야 한다.

Claims (18)

  1. 유전체 층 내의 구리 함유 컨택트들 (contact) 위에 캡핑 (capping) 층을 형성하는 방법으로서,
    귀금속 라이너 (liner) 를 포함하는 라이너가 상기 구리 함유 컨택트들을 둘러있으며 (around),
    상기 귀금속 라이너는 Ru, Pd, Pt, Rh, Au, 및 Ag 중 적어도 하나를 포함하며,
    상기 방법은,
    상기 귀금속 라이너 및 상기 구리 함유 컨택트들 상에 구리를 포함하는 디포지션부 (deposition) 를 디포지션하도록 무전해 디포지션 (electroless deposition) 을 사용하는 단계; 및
    상기 구리를 포함하는 디포지션부 위에 캡핑 층을 디포지션하도록 무전해 디포지션을 사용하는 단계를 포함하며,
    상기 캡핑 층은 코발트 또는 니켈 중 적어도 하나를 포함하는,
    캡핑 층 형성 방법.
  2. 제 1 항에 있어서,
    상기 구리를 포함하는 디포지션부를 디포지션하도록 무전해 디포지션을 사용하는 단계 이전에, 상기 구리 함유 컨택트들에 산성 조 (acid bath) 를 제공하는 단계를 더 포함하는,
    캡핑 층 형성 방법.
  3. 제 1 항에 있어서,
    상기 구리를 포함하는 디포지션부를 디포지션하도록 무전해 디포지션을 사용하는 단계는 무산소 환경 (oxgen free environment) 에서 이루어지는,
    캡핑 층 형성 방법.
  4. 제 3 항에 있어서,
    상기 산성 조를 제공하는 단계 이전에 상기 구리 함유 컨택트들을 화학적으로 기계적으로 폴리싱하는 단계를 더 포함하는,
    캡핑 층 형성 방법.
  5. 유전체 층 내의 구리 함유 컨택트들 위에 캡핑 층을 형성하는 방법으로서,
    귀금속 라이너를 포함하는 라이너가 상기 구리 함유 컨택트들을 둘러있으며,
    상기 방법은,
    상기 귀금속 라이너 및 상기 구리 함유 컨택트들 상에 구리를 포함하는 디포지션부 (deposition) 를 디포지션하도록 무전해 디포지션을 사용하는 단계; 및
    상기 구리를 포함하는 디포지션부 위에 캡핑 층을 형성하는 단계를 포함하는,
    캡핑 층 형성 방법.
  6. 제 5 항에 있어서,
    상기 귀금속 라이너는 Ru, Pd, Pt, Rh, Au, 및 Ag 중 적어도 하나를 포함하는,
    캡핑 층 형성 방법.
  7. 제 6 항에 있어서,
    상기 캡핑 층은 W, Mo, Re, Mn, Cr, V, Ru, Pt, Pd, Ag, In, Sn, Zn, B, P, Co, 또는 Ni 중 적어도 하나를 포함하는,
    캡핑 층 형성 방법.
  8. 제 7 항에 있어서,
    상기 캡핑 층을 형성하는 단계는 상기 구리를 포함하는 디포지션부 위에 캡핑 층을 무전해 디포지션함으로써 수행되는,
    캡핑 층 형성 방법.
  9. 제 8 항에 있어서,
    상기 캡핑 층을 무전해 디포지션하는 것은 코발트 또는 니켈을 포함하는 합금을 디포지션하는,
    캡핑 층 형성 방법.
  10. 제 9 항에 있어서,
    상기 구리를 포함하는 디포지션부를 디포지션하도록 무전해 디포지션을 사용하는 단계 이전에, 상기 구리 함유 컨택트들에 산성 조를 제공하는 단계를 더 포함하는,
    캡핑 층 형성 방법.
  11. 제 10 항에 있어서,
    상기 구리를 포함하는 디포지션부를 디포지션하도록 무전해 디포지션을 사용하는 단계는 무산소 환경에서 이루어지는,
    캡핑 층 형성 방법.
  12. 제 10 항에 있어서,
    상기 산성 조를 제공하는 단계 이전에 상기 구리 함유 컨택트들을 화학적으로 기계적으로 폴리싱하는 단계를 더 포함하는,
    캡핑 층 형성 방법.
  13. 제 8 항에 있어서,
    상기 무전해 디포지션은 상기 귀금속 라이너와 상기 구리 함유 컨택트들 간에 갈바닉 커플 (galvanic couple) 을 생성하는,
    캡핑 층 형성 방법.
  14. 제 7 항에 있어서,
    상기 캡핑 층을 형성하는 단계는 상기 구리를 포함하는 디포지션부가 분리되어서 상기 구리를 함유하는 디포지션부의 상단 상에 캡핑 층을 형성하도록 상기 구리를 함유하는 디포지션부를 어닐링하는 단계를 포함하는,
    캡핑 층 형성 방법.
  15. 제 5 항에 있어서,
    상기 귀금속은 Ru, Pd, Pt, Rh, Au, 및 Ag 중 적어도 하나를 포함하는,
    캡핑 층 형성 방법.
  16. 제 5 항에 있어서,
    상기 캡핑 층은 W, Mo, Re, Mn, Cr, V, Ru, Pt, Pd, Ag, In, Sn, Zn, B, P, Co, 또는 Ni 중 적어도 하나를 포함하는,
    캡핑 층 형성 방법.
  17. 제 5 항에 있어서,
    상기 캡핑 층을 형성하는 단계는 상기 구리를 포함하는 디포지션부 위에 캡핑 층을 무전해 디포지션함으로써 수행되는,
    캡핑 층 형성 방법.
  18. 제 17 항에 있어서,
    상기 캡핑 층을 무전해 디포지션하는 것은 코발트 또는 니켈을 포함하는 합금을 디포지션하는,
    캡핑 층 형성 방법.
KR1020140097562A 2013-07-30 2014-07-30 구리 상호접속 라인들을 캡핑하는 방법 KR102332984B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/954,801 2013-07-30
US13/954,801 US9142456B2 (en) 2013-07-30 2013-07-30 Method for capping copper interconnect lines

Publications (2)

Publication Number Publication Date
KR20150014900A true KR20150014900A (ko) 2015-02-09
KR102332984B1 KR102332984B1 (ko) 2021-11-29

Family

ID=52428049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140097562A KR102332984B1 (ko) 2013-07-30 2014-07-30 구리 상호접속 라인들을 캡핑하는 방법

Country Status (3)

Country Link
US (1) US9142456B2 (ko)
KR (1) KR102332984B1 (ko)
TW (1) TWI642121B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050085031A1 (en) * 2003-10-15 2005-04-21 Applied Materials, Inc. Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
KR20090088963A (ko) * 2006-12-28 2009-08-20 도쿄엘렉트론가부시키가이샤 반도체 장치 및 그 제조 방법
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures
US20110021024A1 (en) * 2008-04-11 2011-01-27 Freescale Semiconductor, Inc. Surface treatment in semiconductor manufacturing

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030070620A1 (en) 2001-10-15 2003-04-17 Cooperberg David J. Tunable multi-zone gas injection system
US7169231B2 (en) 2002-12-13 2007-01-30 Lam Research Corporation Gas distribution system with tuning gas
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US7335588B2 (en) * 2005-04-15 2008-02-26 International Business Machines Corporation Interconnect structure and method of fabrication of same
US8088248B2 (en) 2006-01-11 2012-01-03 Lam Research Corporation Gas switching section including valves having different flow coefficients for gas distribution system
JP5072091B2 (ja) * 2006-12-08 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102007052049B4 (de) * 2007-10-31 2020-06-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Strukturieren von vertikalen Kontakten und Metallleitungen in einem gemeinsamen Ätzprozess
US8772933B2 (en) * 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
JP2009147137A (ja) * 2007-12-14 2009-07-02 Toshiba Corp 半導体装置およびその製造方法
US7998864B2 (en) 2008-01-29 2011-08-16 International Business Machines Corporation Noble metal cap for interconnect structures
KR20140021628A (ko) * 2011-03-30 2014-02-20 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법
US9123706B2 (en) * 2011-12-21 2015-09-01 Intel Corporation Electroless filled conductive structures
US8586473B1 (en) * 2012-06-26 2013-11-19 GlobalFoundries, Inc. Methods for fabricating integrated circuits with ruthenium-lined copper
JP5969306B2 (ja) * 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US20140138837A1 (en) * 2012-11-20 2014-05-22 Stmicroelectronics, Inc. Sandwiched diffusion barrier and metal liner for an interconnect structure
US20140145332A1 (en) * 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
JP6117588B2 (ja) * 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP6013901B2 (ja) * 2012-12-20 2016-10-25 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US8951909B2 (en) * 2013-03-13 2015-02-10 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit structure and formation
JP6139298B2 (ja) * 2013-06-28 2017-05-31 東京エレクトロン株式会社 Ｃｕ配線の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures
US20050085031A1 (en) * 2003-10-15 2005-04-21 Applied Materials, Inc. Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
KR20090088963A (ko) * 2006-12-28 2009-08-20 도쿄엘렉트론가부시키가이샤 반도체 장치 및 그 제조 방법
US20110021024A1 (en) * 2008-04-11 2011-01-27 Freescale Semiconductor, Inc. Surface treatment in semiconductor manufacturing

Also Published As

Publication number Publication date
US9142456B2 (en) 2015-09-22
TWI642121B (zh) 2018-11-21
TW201515126A (zh) 2015-04-16
KR102332984B1 (ko) 2021-11-29
US20150037973A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
US20220336271A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US6977224B2 (en) Method of electroless introduction of interconnect structures
US5969422A (en) Plated copper interconnect structure
US7694413B2 (en) Method of making a bottomless via
KR100779295B1 (ko) 반도체 집적회로장치 및 그 제조방법
US7205228B2 (en) Selective metal encapsulation schemes
US20050136185A1 (en) Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
TW200401398A (en) Method of forming multi layer conductive line in semiconductor device
US8058164B2 (en) Methods of fabricating electronic devices using direct copper plating
US8809183B2 (en) Interconnect structure with a planar interface between a selective conductive cap and a dielectric cap layer
US20070228569A1 (en) Interconnects forming method and interconnects forming apparatus
JP2007180496A (ja) 金属シード層の製造方法
US20130240484A1 (en) Electroless copper alloy capping
TWI595595B (zh) 無電鍍間隙塡充
US7560369B2 (en) Method of forming metal line in semiconductor device
CN105374701A (zh) 电镀工艺中的活化处理
TWI653367B (zh) 具有高薄片電阻之工件上的電化學沉積
KR102332984B1 (ko) 구리 상호접속 라인들을 캡핑하는 방법
US6908851B2 (en) Corrosion resistance for copper interconnects
KR20130121041A (ko) 고 종횡비 필을 위한 반도체 리플로우 프로세싱
KR102412709B1 (ko) 개선된 선택도를 갖는 2단계 디포지션
KR20090053991A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant