CN109904133A - 互连结构及其制造方法 - Google Patents
互连结构及其制造方法 Download PDFInfo
- Publication number
- CN109904133A CN109904133A CN201711308798.6A CN201711308798A CN109904133A CN 109904133 A CN109904133 A CN 109904133A CN 201711308798 A CN201711308798 A CN 201711308798A CN 109904133 A CN109904133 A CN 109904133A
- Authority
- CN
- China
- Prior art keywords
- layer
- ruthenium
- opening
- tantalum nitride
- interconnection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种互连结构及其制造方法,涉及半导体技术领域。其中,所述互连结构包括:衬底;在所述衬底上的电介质层,所述电介质层具有延伸到所述衬底的开口;在所述开口的底部和侧壁上的阻挡层,所述阻挡层包括钌层;在所述阻挡层上填充所述开口的金属层。本申请可以降低互连结构的电阻率,简化工艺流程。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种互连结构及其制造方法。
背景技术
在后道工艺(BEOL)的互连结构的制造过程中,在对电介质层进行刻蚀形成开口后,通常需要在开口的底部和侧壁上沉积阻挡层,以阻挡后续沉积的金属向电介质层中扩散。
目前,一般采用基于钽(Ta)的材料作为阻挡层,例如Ta、氮化钽(TaN)等。然而,采用这样的材料作为阻挡层至少具有以下问题:
1、电阻率比较高;
2、在电镀形成金属时必须先形成籽晶层,工艺复杂。
因此,在更小节点工艺中,有必要提出一种新的互连结构。
发明内容
本申请的一个目的在于至少解决上述问题中的一个。
根据本申请的一方面,提供了一种互连结构,包括:衬底;在所述衬底上的电介质层,所述电介质层具有延伸到所述衬底的开口;在所述开口的底部和侧壁上的阻挡层,所述阻挡层包括钌层;在所述阻挡层上填充所述开口的金属层。
在一个实施例中,所述阻挡层还包括:在所述开口的底部和侧壁上的第一氮化钽层;其中,所述钌层位于所述第一氮化钽层之上。
在一个实施例中,所述阻挡层还包括:在所述第一氮化钽层和所述钌层之间的第二氮化钽层;其中,所述第二氮化钽层中掺杂有硅。
在一个实施例中,所述钌层包括:第一钌层和在所述第一钌层上的第二钌层;其中,所述第一钌层中掺杂有硅。
在一个实施例中,所述互连结构还包括:在所述阻挡层与所述金属层之间的籽晶层。
在一个实施例中,所述金属层包括铜层。
在一个实施例中,所述开口包括延伸到所述电介质层中的沟槽和位于该沟槽下的至少一个通孔。
根据本申请的另一方面,提供了一种互连结构的制造方法,包括:提供衬底结构,所述衬底结构包括衬底和在所述衬底上的电介质层,所述电介质层具有延伸到所述衬底的开口;在所述开口的底部和侧壁上形成阻挡层,所述阻挡层包括钌层;在形成所述阻挡层之后,在所述开口中填充金属层。
在一个实施例中,所述形成阻挡层包括:在所述开口的底部和侧壁上形成第一氮化钽层;在所述第一氮化钽层之上形成所述钌层。
在一个实施例中,在形成所述钌层之前,还包括:在所述第一氮化钽层上形成掺杂有硅的第二氮化钽层。
在一个实施例中,所述钌层包括:第一钌层和在所述第一钌层上的第二钌层;其中,所述第一钌层中掺杂有硅。
在一个实施例中,在所述开口中填充金属层之前,还包括:在所述阻挡层上形成籽晶层。
在一个实施例中,通过电镀的方式填充所述金属层。
在一个实施例中,所述金属层包括铜层。
在一个实施例中,所述开口包括延伸到所述电介质层中的沟槽和位于该沟槽下的至少一个通孔。
本申请实施例提出在形成互连结构的过程中采用钌层作为阻挡层。采用钌层作为阻挡层至少具有以下有益效果:
一方面,钌层的电阻率(约为7μΩ)比钽层的电阻率(约为15μΩ-30μΩ)低,降低了互连结构的电阻率;
另一方面,在采用铜作为金属层时,钌层与铜的润湿性(wettability)很好,在电镀铜时无需形成籽晶层,降低了工艺的复杂性。
通过以下参照附图对本申请的示例性实施例的详细描述,本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分,其描述了本申请的示例性实施例,并且连同说明书一起用于解释本申请的原理,在附图中:
图1是根据本申请一个实施例的互连结构的制造方法的简化流程图;
图2-图5示出了根据本申请一些实施例的互连结构的制造方法的各个阶段的示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解,除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外,应当理解,为了便于描述,附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制,例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的,在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论,但在适用这些技术、方法和装置情况下,这些技术、方法和装置应当被视为本说明书的一部分。
应注意,相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义或说明,则在随后的附图的说明中将不需要对其进行进一步讨论。
图1是根据本申请一个实施例的互连结构的制造方法的简化流程图。
在步骤102,提供衬底结构。衬底结构可以包括衬底和在衬底上的电介质层,该电介质层具有延伸到衬底的开口。
在步骤104,在开口的底部和侧壁上形成阻挡层,该阻挡层包括钌(Ru)层。
在步骤106,在形成阻挡层之后,在开口中填充金属层,例如铜层等,从而形成互连结构。
本实施例提出在形成互连结构的过程中采用钌层作为阻挡层。采用钌层作为阻挡层至少具有以下有益效果:一方面,钌层的电阻率(约为7μΩ)比钽层的电阻率(约为15μΩ-30μΩ)低,降低了互连结构的电阻率;另一方面,在采用铜作为金属层时,钌层与铜的润湿性很好,在电镀铜时无需形成籽晶层,降低了工艺的复杂性。
在实际应用中,阻挡层除了包括钌层之外,还可以包括其他层,例如TaN层等,这些层构成的叠层可以进一步提升阻挡层的性能。下面结合后续实施例进行详细说明。
图2-图5示出了根据本申请一些实施例的互连结构的制造方法的各个阶段的示意图。应理解,在下面的描述中,针对某一个实施例来说,某些步骤仅仅是优选的步骤,而并非是该实施例必须的步骤。还应理解,下面提到的各工艺步骤可以在不同的实施例中组合执行。
首先,如图2所示,提供衬底结构。衬底结构包括衬底201和在衬底201上的电介质层202,电介质层202具有延伸到衬底201的开口203。
衬底201可以包括半导体层(例如硅、锗、砷化镓等)、在半导体层上的半导体器件、浅沟槽隔离(STI)结构等等。半导体器件例如可以包括金属氧化物半导体(MOS)器件、无源器件(例如电容、电导等)等。这里,为了简洁,图中未示出衬底201的具体结构。
在一个实施例中,开口203可以包括延伸到电介质层202中的沟槽(trench)和位于沟槽下延伸到衬底201的通孔(via)。如图2所示,沟槽示例性地可以为开口203的上半部,通孔示例性地可以为开口203的下半部。这里,通孔可以包括一个、两个或更多个。需要说明的是,上述开口203可以通过现有的大马士革工艺来形成,在此不再做详细介绍。
然后,如图3所示,在开口203的底部和侧壁上形成阻挡层301。这里,阻挡层301可以包括钌层311。需要指出的是,阻挡层301也可以同时形成在电介质层202除开口203之外的区域上。
在一个实现方式中,可以先在开口203的底部和侧壁上形成第一氮化钽层321,然后在第一氮化钽层321之上形成钌层311,从而形成包括第一氮化钽层321和钌层311的阻挡层301。
在另一个实现方式中,可以先在开口203的底部和侧壁上形成第一氮化钽层321,然后在第一氮化钽层321上形成掺杂有硅的第二氮化钽层331,之后在第二氮化钽层331之上形成钌层311,从而形成包括第一氮化钽层321、第二氮化钽层331和钌层311的阻挡层301。该实现方式中,在第一氮化钽层321与钌层311之间形成了掺杂有硅的第二氮化钽层331,一方面,可以增强第一氮化钽层321与钌层311之间的结合力,另一方面,第二氮化钽层331中掺杂的硅可以与后续填充的金属(例如Cu)形成合金(例如Si-Cu合金),改善了阻挡层301的扩散阻挡效果。
优选地,钌层311可以包括第一钌层和在第一钌层上的第二钌层。这里,第一钌层中可以掺杂有硅。掺杂有硅的第一钌层更倾向为非晶钌层,这可以进一步改善阻挡层301的扩散阻挡效果。
下面简要介绍形成阻挡层301中各层的具体实现方式。
作为一个示例,可以以五(二甲氨基)钽(V)(PDMAT)和氨气(NH3)作为前驱体,通过原子层沉积(ALD)的方式形成第一氮化钽层321。在形成第一氮化钽层321的上述工艺条件下,额外加入硅烷(SiH4)作为前驱体可以形成掺杂有硅的第二氮化钽层321。
作为一个示例,可以以双乙基环戊二烯基钌(C14H18Ru)作为前驱体,在氩气或氦气的气氛下通过ALD的方式形成钌层311中的第二钌层。在形成第二钌层的上述工艺条件下,额外加入硅烷(SiH4)作为前驱体可以形成掺杂有硅的第一钌层。
在实际工艺中,可以分别在不同的腔室中形成阻挡层301中的各层,也可以在一个腔室中形成阻挡层301中的各层。例如,在一个腔室中形成第一氮化钽层321后,可以将衬底结构转移到另一个腔室中来形成第二氮化钽层321,如此可以在不同的腔室中形成各层。
接下来,如图4所示,沉积金属层401,例如铜层等,以填充开口203并覆盖电介质层202。例如,可以通过电镀的方式沉积金属层401。在沉积金属层401之前,还可以先在阻挡层301上形成籽晶层,例如铜籽晶层(图中未示出)。应理解,由于阻挡层301中具有钌层301,故也可以不形成籽晶层,而直接在阻挡层上电镀沉积金属层401。
之后,如图5所示,执行平坦化工艺,以使得剩余的金属层401的上表面与电介质层202的上表面基本齐平,从而实现在开口203中填充金属层401。这里,为了清楚,在同一位置同时标出了金属层401和开口203。
注意,这里的“基本齐平”是指在工艺偏差范围内的齐平。另外,在电介质层202上具有阻挡层301和/或籽晶层的情况下,平坦化工艺还可以将电介质层202上的阻挡层301和/或籽晶层一并去除。
本申请还提供了一种互连结构,其可以但不限于利用上述方法来形成。
如图5所示,互连结构可以包括衬底201在衬底201上的电介质层202,电介质层202具有延伸到衬底201的开口203。在一个实施例中,开口203可以包括延伸到电介质层中的沟槽和位于该沟槽下的至少一个通孔。
互连结构还可以包括在开口203的底部和侧壁上的阻挡层301以及在阻挡层301上填充开口203的金属层401,例如铜层。这里,阻挡层301可以包括钌层311。在一个实施例中,互连结构还可以包括在阻挡层301与金属层401之间的籽晶层。
在一个实施例中,阻挡层301还可以包括在开口203的底部和侧壁上的第一氮化钽层321,钌层311位于第一氮化钽层321之上。优选地,阻挡层301还可以包括在第一氮化钽层321和钌层311之间的第二氮化钽层331,这里,第二氮化钽层331中掺杂有硅。
优选地,钌层311可以包括第一钌层和在第一钌层上的第二钌层,这里,第一钌层中可以掺杂有硅。
至此,已经详细描述了根据本申请实施例的互连结构及其制造方法。为了避免遮蔽本申请的构思,没有描述本领域所公知的一些细节,本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。另外,本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解,可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。
Claims (15)
1.一种互连结构,其特征在于,包括:
衬底;
在所述衬底上的电介质层,所述电介质层具有延伸到所述衬底的开口;
在所述开口的底部和侧壁上的阻挡层,所述阻挡层包括钌层;
在所述阻挡层上填充所述开口的金属层。
2.根据权利要求1所述的互连结构,其特征在于,所述阻挡层还包括:
在所述开口的底部和侧壁上的第一氮化钽层;
其中,所述钌层位于所述第一氮化钽层之上。
3.根据权利要求2所述的互连结构,其特征在于,所述阻挡层还包括:
在所述第一氮化钽层和所述钌层之间的第二氮化钽层;
其中,所述第二氮化钽层中掺杂有硅。
4.根据权利要求1-3任意一项所述的互连结构,其特征在于,所述钌层包括:
第一钌层和在所述第一钌层上的第二钌层;
其中,所述第一钌层中掺杂有硅。
5.根据权利要求1所述的互连结构,其特征在于,还包括:
在所述阻挡层与所述金属层之间的籽晶层。
6.根据权利要求1所述的互连结构,其特征在于,所述金属层包括铜层。
7.根据权利要求1所述的互连结构,其特征在于,所述开口包括延伸到所述电介质层中的沟槽和位于该沟槽下的至少一个通孔。
8.一种互连结构的制造方法,其特征在于,包括:
提供衬底结构,所述衬底结构包括衬底和在所述衬底上的电介质层,所述电介质层具有延伸到所述衬底的开口;
在所述开口的底部和侧壁上形成阻挡层,所述阻挡层包括钌层;
在形成所述阻挡层之后,在所述开口中填充金属层。
9.根据权利要求8所述的方法,其特征在于,所述形成阻挡层包括:
在所述开口的底部和侧壁上形成第一氮化钽层;
在所述第一氮化钽层之上形成所述钌层。
10.根据权利要求9所述的方法,其特征在于,在形成所述钌层之前,还包括:
在所述第一氮化钽层上形成掺杂有硅的第二氮化钽层。
11.根据权利要求8-10任意一项所述的方法,其特征在于,所述钌层包括:
第一钌层和在所述第一钌层上的第二钌层;
其中,所述第一钌层中掺杂有硅。
12.根据权利要求8所述的方法,其特征在于,在所述开口中填充金属层之前,还包括:
在所述阻挡层上形成籽晶层。
13.根据权利要求8或12所述的方法,其特征在于,通过电镀的方式填充所述金属层。
14.根据权利要求8所述的方法,其特征在于,所述金属层包括铜层。
15.根据权利要求8所述的方法,其特征在于,所述开口包括延伸到所述电介质层中的沟槽和位于该沟槽下的至少一个通孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711308798.6A CN109904133A (zh) | 2017-12-11 | 2017-12-11 | 互连结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711308798.6A CN109904133A (zh) | 2017-12-11 | 2017-12-11 | 互连结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109904133A true CN109904133A (zh) | 2019-06-18 |
Family
ID=66942457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711308798.6A Pending CN109904133A (zh) | 2017-12-11 | 2017-12-11 | 互连结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109904133A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11450565B2 (en) | 2020-03-30 | 2022-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ion implant process for defect elimination in metal layer planarization |
TWI779413B (zh) * | 2020-03-30 | 2022-10-01 | 台灣積體電路製造股份有限公司 | 互連層及其形成方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1674251A (zh) * | 2004-01-12 | 2005-09-28 | 三星电子株式会社 | 半导体器件的制造方法及由此制造的半导体器件 |
CN101431049A (zh) * | 2007-05-03 | 2009-05-13 | 三星电子株式会社 | 包括扩散阻挡膜的半导体器件的形成方法 |
CN101558476A (zh) * | 2006-12-14 | 2009-10-14 | 朗姆研究公司 | 互连结构和制造嵌入结构的方法 |
CN102208342A (zh) * | 2010-03-30 | 2011-10-05 | 台湾积体电路制造股份有限公司 | 硅穿孔的形成方法 |
CN102738117A (zh) * | 2011-04-13 | 2012-10-17 | 中国科学院微电子研究所 | 互连结构及其形成方法 |
CN103000575A (zh) * | 2012-09-20 | 2013-03-27 | 上海集成电路研发中心有限公司 | 一种铜互连结构及其形成方法 |
CN105006467A (zh) * | 2014-04-25 | 2015-10-28 | 台湾积体电路制造股份有限公司 | 金属接触结构及其形成方法 |
-
2017
- 2017-12-11 CN CN201711308798.6A patent/CN109904133A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1674251A (zh) * | 2004-01-12 | 2005-09-28 | 三星电子株式会社 | 半导体器件的制造方法及由此制造的半导体器件 |
CN101558476A (zh) * | 2006-12-14 | 2009-10-14 | 朗姆研究公司 | 互连结构和制造嵌入结构的方法 |
CN101431049A (zh) * | 2007-05-03 | 2009-05-13 | 三星电子株式会社 | 包括扩散阻挡膜的半导体器件的形成方法 |
CN102208342A (zh) * | 2010-03-30 | 2011-10-05 | 台湾积体电路制造股份有限公司 | 硅穿孔的形成方法 |
CN102738117A (zh) * | 2011-04-13 | 2012-10-17 | 中国科学院微电子研究所 | 互连结构及其形成方法 |
CN103000575A (zh) * | 2012-09-20 | 2013-03-27 | 上海集成电路研发中心有限公司 | 一种铜互连结构及其形成方法 |
CN105006467A (zh) * | 2014-04-25 | 2015-10-28 | 台湾积体电路制造股份有限公司 | 金属接触结构及其形成方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11450565B2 (en) | 2020-03-30 | 2022-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ion implant process for defect elimination in metal layer planarization |
TWI779413B (zh) * | 2020-03-30 | 2022-10-01 | 台灣積體電路製造股份有限公司 | 互連層及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102335506B1 (ko) | 쓰루 실리콘 비아 금속화 | |
TWI585929B (zh) | 積體電路晶片及後段製程金屬化層之製造方法 | |
CN101847616B (zh) | 用于硅通孔的阻挡件 | |
CN103730410B (zh) | 于通孔底部具有自形成阻障层的半导体装置 | |
CN107836034A (zh) | 用于互连的钌金属特征部填充 | |
CN101261947B (zh) | 制造电路板的方法及电路板 | |
US20150228555A1 (en) | Structure and method of cancelling tsv-induced substrate stress | |
US10580691B2 (en) | Method of integrated circuit fabrication with dual metal power rail | |
US10886169B2 (en) | Airgap formation in BEOL interconnect structure using sidewall image transfer | |
US9553017B2 (en) | Methods for fabricating integrated circuits including back-end-of-the-line interconnect structures | |
KR20140113259A (ko) | 하이브리드 확산 장벽층의 형성 방법 및 그 반도체 디바이스 | |
CN107564850A (zh) | 互连结构及其制造方法 | |
TWI638423B (zh) | 用於直通矽晶穿孔金屬化之黏著層 | |
US20140327139A1 (en) | Contact liner and methods of fabrication thereof | |
CN109904133A (zh) | 互连结构及其制造方法 | |
US20150235954A1 (en) | Barrier Layer and Structure Method | |
US9905460B2 (en) | Methods of self-forming barrier formation in metal interconnection applications | |
KR100939773B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
US10312107B2 (en) | Forming interconnect structure using plasma treated metal hard mask | |
CN108109954B (zh) | 互连结构的制造方法 | |
US20050082606A1 (en) | Low K dielectric integrated circuit interconnect structure | |
US9472449B2 (en) | Semiconductor structure with inlaid capping layer and method of manufacturing the same | |
CN108122820B (zh) | 互连结构及其制造方法 | |
US11127784B2 (en) | Integrated circuits with embedded memory structures and methods for fabricating the same | |
US9490211B1 (en) | Copper interconnect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190618 |
|
RJ01 | Rejection of invention patent application after publication |