CN101261947B - 制造电路板的方法及电路板 - Google Patents

制造电路板的方法及电路板 Download PDF

Info

Publication number
CN101261947B
CN101261947B CN2008100855108A CN200810085510A CN101261947B CN 101261947 B CN101261947 B CN 101261947B CN 2008100855108 A CN2008100855108 A CN 2008100855108A CN 200810085510 A CN200810085510 A CN 200810085510A CN 101261947 B CN101261947 B CN 101261947B
Authority
CN
China
Prior art keywords
hole
semiconductor substrate
conductive layer
insulating barrier
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100855108A
Other languages
English (en)
Other versions
CN101261947A (zh
Inventor
中村卓矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101261947A publication Critical patent/CN101261947A/zh
Application granted granted Critical
Publication of CN101261947B publication Critical patent/CN101261947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了制造电路板的方法和电路板。该方法包括：在半导体衬底中形成多个第一孔，每个第一孔朝着半导体衬底的前表面开口；用绝缘层填充多个第一孔的底侧；用第一导电层填充在底侧填充有绝缘层的第一孔；从后表面研磨半导体衬底，直到填充在多个第-孔中的相应绝缘层被暴露出来为止；以及在每个暴露的绝缘层中形成延伸到第一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与第一导电层连接的第二导电层。

Description

制造电路板的方法及电路板
技术领域
本发明涉及制造电路板的方法及电路板，具体而言，涉及制造具有贯穿半导体衬底的导电层的电路板的方法以及该电路板。
背景技术
作为存储器的容量扩大及LSI的功能更高级的结果，研发了其中堆叠有多个半导体芯片的LSI芯片(例如参见第2004-228598号(下文称为“专利文献1”)和第2005-072596号(下文称为“专利文献2”)日本未实审专利申请公布)。在目前的堆叠芯片中，半导体芯片之间的连接通过在硅(Si)衬底中形成通孔、用导电层填充通孔并使用精细焊点(finebump)来建立。这里，通孔中与导电层的接触通过采用使用背面磨削(BGR，back grinding)切割导电层的方法(例如参见第2005-191255号日本未实审专利申请公布(下文称为“专利文献3”))或者从后表面(back surface)回蚀(etch back)硅衬底以暴露导电层的方法来建立。
参考图6A至图10说明制造电路板的已知方法。
首先，如图6A所示，充当硬掩膜的SiO2膜12′形成在由具有诸如晶体管之类的元件的Si晶片构成的半导体衬底11上。接着，用于在半导体衬底11中形成通孔的抗蚀图案R1′通过现有的光刻技术在SiO2膜12′上形成。
接着，如图6B所示，SiO2膜12′(见图6A)通过用作掩膜的抗蚀图案R1′被图案化，从而形成硬掩膜12。接着，通过蚀刻穿过用作掩膜的抗蚀图案R1′和硬掩膜12，多个孔13′形成在半导体衬底11中并朝着其表面开口。在此过程中，在半导体衬底11的表面上可能产生3μm或更大的孔13′的深度变化。在这里，看起来形成在半导体衬底11的边缘部分的孔13′比起形成在中央部分的孔13′要浅3μm左右，其中最浅的孔13′被表示为孔13a′，最深的孔13′被表示为孔13b′。然后，抗蚀图案R1′被去除。
接着，如图7A所示，由SiO2构成的绝缘膜14通过化学汽相淀积(CVD)形成在硬掩膜12上，以便覆盖孔13′的内壁。
然后，如图7B所示，展现针对以后将填充在孔13′中的Cu的扩散的阻滞性能的阻挡膜15a形成在绝缘膜14上，从而覆盖了其上预先形成了绝缘膜14的孔13′的内壁。接着，Cu层15b形成在阻挡膜15a上，以填充其中预先形成了阻挡膜15a的孔13′。通过此过程，由阻挡膜15a和Cu层15b构成的第一导电层15来填充孔13′。
接着，如图7C所示，通过化学机械研磨(CMP)去除第一导电层15，直到暴露出绝缘膜14的表面。然后，虽然这里没有示出，在第一导电层15和绝缘膜14上形成层间绝缘层，并且形成互连。
接着，如图8A所示，半导体衬底11的后表面被研磨。在此示例性情况下，研磨半导体衬底11的后表面，直到暴露出绝缘膜14的表面。绝缘膜14覆盖了在形成于边缘部分的最浅孔13a′中形成的第一导电层15。在此过程中，深度与孔13a′的深度相差绝缘膜14的厚度或更多的孔13′中的第一导电层15被暴露和研磨。例如，在形成于中央部分的最深孔13b′中，Cu层15b也被暴露和研磨。
接着，如图8B所示，从后表面选择性地蚀刻半导体衬底11，以便允许孔13a′中的覆盖了绝缘膜14的第一导电层15从半导体衬底11的后表面凸出。在此过程中，深度与孔13a′的深度相差绝缘膜14的厚度或更多的孔13′中的第一导电层15凸出从而暴露出来。然后，如图8C所示，由SiO2构成的绝缘膜16形成在半导体衬底11的后表面，从而覆盖凸出部分。
图9A示出了形成在边缘部分的最浅孔13a′和形成在中央部分的最深孔13b′的主要部分的放大视图。如图所示，通过CMP去除绝缘膜16，直到暴露出孔13a′中第一导电层15的表面，更具体而言直到暴露出阻挡膜15a的表面。在这里的孔13b′中，暴露出Cu层15b。
接着，如图9B所示，阻挡膜17a形成在半导体衬底11的后表面以及第一导电层15上。接着，如图9C所示，抗蚀图案R2′形成在阻挡膜17a上，并且如图10所示，通过蚀刻穿过用作掩膜的抗蚀图案R2′(见图9C)而使阻挡膜17a图案化。然后，Cu层17b形成在阻挡膜17a上，从而形成由其中堆叠有阻挡膜17a和Cu层17b的第二导电层17构成的后部互连。
如上所述，形成了具有由半导体衬底11中的第一导电层15构成的通孔电极的电路板。
发明内容
但是，根据参考图6A至图10说明的制造电路板的方法，半导体衬底11被从其后表面研磨，研磨深度与形成在半导体衬底11中的最浅的孔13a′中的第一导电层15的厚度相等，从而形成在除了孔13a′之外的孔13′中的第一导电层15被研磨。结果，导电材料可能从第一导电层15扩散到半导体衬底11中，从而可能发生电流泄漏。此外，孔13a′被调整到目标深度以符合形成在孔13a′中的第一导电层15的深度，所以形成的其他孔13′比目标深度更深。结果，由于Cu层15b填充不足而导致的空洞等等可能出现，这导致了接触故障。
因此，希望提供一种电路板和一种制造电路板的方法，这种电路板能够防止导电材料扩散到半导体衬底中，并且抑制导电层对形成在半导体衬底中的孔的填充不足。
根据本发明的一个方面，提供了一种制造电路板的方法，包括以下步骤：在半导体衬底中形成多个第一孔，每个第一孔朝着半导体衬底的前表面开口；用绝缘层填充多个第一孔的底面；用第一导电层填充在底侧填充有绝缘层的第一孔；半导体衬底研磨步骤，从后表面研磨半导体衬底，直到填充在多个第一孔中的相应绝缘层被暴露出来为止；以及在每个暴露的绝缘层中形成延伸到第一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与第一导电层连接的第二导电层。
根据本发明的另一方面，提供了一种由上述方法制造的电路板，其中该电路板具有：形成在半导体衬底中以延伸经过所述半导体衬底的多个第一孔；多个第一孔中在半导体衬底的后表面上形成的绝缘层，多个第一孔中形成的绝缘层的厚度不同；形成在绝缘层中的与第一孔连通的第二孔；以及形成在第一孔和第二孔内以延伸经过半导体衬底的导电层。
根据制造电路板的方法，从后表面研磨半导体衬底，直到在半导体衬底中形成的多个第一孔的底侧填充的相应绝缘层被暴露出来为止，在相应的绝缘层中形成了分别延伸到第一导电层的第二孔，并且将第二导电层填充在第二孔中以连接到第一导电层，从而使得即使第一孔的深度不同，第一导电层也不被研磨。因此，可以成功地防止导电材料从第一导电层向半导体衬底扩散。当半导体衬底被从其后表面研磨直到多个第一孔中最深的第一孔中的绝缘层的表面被暴露出来，并且半导体衬底和绝缘层被从后表面研磨到与绝缘膜的厚度相等的深度时，在其底侧形成有绝缘层的最深第一孔可被调整到目标深度。结果，任何其他的第一孔只形成到比目标深度更浅的深度，并且因而可以抑制第一导电层填充不足。
如上所述，根据制造电路板的方法和电路板，可以抑制导电材料从第一导电层扩散到半导体衬底，从而可以防止由于扩散的材料引起的电流泄漏。另外，因为可以抑制第一导电层填充不足，因此还可以防止接触故障。
附图说明
图1A至1C是说明根据本发明的实施例的制造电路板的方法的第一剖面图；
图2A至2C是说明根据本发明的实施例的制造电路板的方法的第二剖面图；
图3A至3D是说明根据本发明的实施例的制造电路板的方法的第三剖面图；
图4A至4C是说明根据本发明的实施例的制造电路板的方法的第四剖面图；
图5是说明根据本发明的实施例的制造电路板的方法的第五剖面图；
图6A至6C是说明制造电路板的已知方法的第一剖面图；
图7A至7C是说明制造电路板的已知方法的第二剖面图；
图8A至8C是说明制造电路板的已知方法的第三剖面图；
图9A至9C是说明制造电路板的已知方法的第四剖面图；
图10是说明制造电路板的已知方法的第五剖面图。
具体实施方式
下面的段落将参考附图详细描述本发明的实施例。
现在将参考图1A至图5的逐过程剖面图说明根据本发明的制造电路板的方法的示例性实施例。在该实施例中，将根据制造步骤的顺序说明电路板的配置。与“背景技术”部分说明的要素相同的要素将用相同的标号来说明。
首先如图1A所示，提供了例如700μm厚的半导体衬底11，其上形成了诸如晶体管之类的元件。在半导体衬底11上，形成了充当硬掩膜的SiO2膜12′。接着，在SiO2膜12′上，通过一般的光刻技术形成用于在半导体衬底11中形成通孔的抗蚀图案R1。
然后，如图1B所示，SiO2膜12′(见图1A)通过用作掩膜的抗蚀图案R1′被图案化，从而形成硬掩膜12。
接着，通过蚀刻穿过用作掩膜的抗蚀图案R1和硬掩膜12，多个第一孔13形成在半导体衬底11中并朝着其表面开口，这些第一孔的深度为20μm至150μm，直径为1μm至20μm。在此过程中，在半导体衬底11的表面上可能产生多达3μm或更大的孔13的深度变化，该深度变化可归因于光刻技术的精度有限。在这里，看起来形成在半导体衬底11的边缘部分的孔13比起形成在中央部分的孔13要浅大约3μm，其中最浅的孔13被表示为孔13a，最深的孔13被表示为孔13b。然后，抗蚀图案R1被去除。
接着，如图2A所示，由SiO2构成的绝缘膜21例如通过等离子体CVD形成在硬掩膜12上，以便填充第一孔13。绝缘层21充当阻挡件，使得稍后从后表面研磨半导体衬底11时能够检测到研磨的结束点。此过程中的示例性条件包括在300℃至400℃下使用甲硅烷(SiH4)和一氧化二氮(N2O)的混和气体作为源气体。
虽然这里的绝缘层21被例示为由SiO2构成，但本发明的实施例的绝缘层并不限于此，也允许使用氮化硅(SiN)或有机绝缘材料。对于绝缘层21由SiN构成的示例性情况，示例性条件包括在300℃至400℃下使用SiH4和氨气(NH3)的混和气体。如果绝缘层21由有机绝缘材料构成，则绝缘层21可通过诸如旋转涂敷、印刷之类的涂敷方法形成。
接着，如图2B所示，例如通过湿蚀刻来蚀刻绝缘层21，以便只在第一孔13的底侧留下绝缘层21。此过程中对蚀刻的结束点的检测是基于时间来实现的。通过湿蚀刻，去除了以与绝缘层21相同的方式形成的由SiO2构成的硬掩膜12。
这里的绝缘层21被允许保持大于第一孔13的深度变化的厚度。更具体而言，它们保持这样的厚度：该厚度大于最浅的第一孔13a和最深的第一孔13b之间的差。但是，绝缘层21的厚度太大可能增大稍后在绝缘层21中形成的第二孔的纵横比，使得其具有小于第一孔13的直径，因此可能导致用第二导电层对第二孔的填充不足，从而绝缘层21的厚度最好为10μm或更小。这里的绝缘层21保持为大于等于3μm且小于等于5μm的厚度。
如上所述，即使半导体衬底11被从后表面研磨直到相应的绝缘层21被暴露，填充在第一孔13中的第一导电层也由于在第一孔13的底部提供绝缘层21而没有暴露出来，从而防止了第一导电层被研磨。依靠此配置，可防止导电材料从第一导电层扩散到半导体衬底11。
虽然这里的描述针对的是在绝缘层21的回蚀过程中去除硬掩膜12的情况，但是硬掩膜12也可由能够确保针对绝缘层21的蚀刻选择性的材料构成，并且可以保持不被去除。
接着，如图2C所示，绝缘膜14例如通过CVD形成在半导体衬底11上，以便覆盖底侧形成有绝缘层21的多个第一孔13的内壁。考虑到要确保半导体衬底11和形成在第一孔13中的第一导电层之间的适当隔离性，绝缘膜14最好具有高密度。除了上述SiO2外，可以用SiN作为构成绝缘膜14的材料。
虽然此实施例中，在绝缘层21在第一孔13中形成之后，绝缘膜14形成以覆盖第一孔13的内壁，但是绝缘膜14也可在绝缘层21形成之前形成以覆盖第一孔的内壁。在此情况下，最好利用能够确保针对覆盖第一孔13的内壁的绝缘膜14的蚀刻选择性的材料来形成绝缘层21，因为当绝缘层21被回蚀时绝缘膜14可能保持不被去除。例如，如果绝缘层21由有机绝缘材料形成，并且绝缘膜14由无机绝缘材料形成，则即使绝缘层21被回蚀，绝缘膜14也可保持不被去除。注意，如果绝缘膜14在绝缘层21形成之前形成，并且在绝缘层21的回蚀期间绝缘膜14被去除，则在绝缘层21的回蚀之后绝缘膜14再次形成，以覆盖第一孔13的内壁。
接着，如图3A所示，在绝缘膜14上形成能够阻滞以后填充在第一孔13中的Cu的扩散的由氮化钽(TaN)构成的阻挡膜15a，以覆盖其上预先形成了绝缘膜14的第一孔13的内壁。接着，Cu层15b形成在阻挡膜15a上，以填充其中预先形成了阻挡膜15a的第一孔13。结果，由阻挡膜15a和Cu层15b构成的第一导电层15来填充第一孔13。在这里由Cu层15b填充的第一孔13或者也可由钨(W)层或者铝(Al)层填充。当使用Al层时，即使不形成展现出扩散阻滞性能的阻挡膜也不会出现特殊问题。
接着，如图3B所示，例如通过CMP去除第一导电层15，直到暴露出绝缘膜14的表面。然后，虽然这里没有示出，在第一导电层15和绝缘膜14上形成层间绝缘层，并且形成互连。
接着，从后表面研磨半导体衬底11，直到填充在多个第一孔13中的相应绝缘层21被暴露出来为止。这里采用的研磨设计例如是一种两阶段研磨。首先，如图3C所示，在研磨的第一阶段，利用此绝缘层21作为阻挡件，半导体衬底11的后表面被研磨，直到在中央部分处形成的最深第一孔13b中形成的绝缘层21的表面被暴露出来为止。此过程中对结束点的检测是基于时间来实现的，其中半导体衬底11的厚度减小到20μm至150μm。
接着，如图3D所示，在研磨的第二阶段，绝缘层21被研磨到与其厚度相等的深度，并且半导体衬底11和绝缘层21被进一步研磨。此过程中对结束点的检测是基于时间来实现的。结果，在第一孔13的底侧，最深的第一孔13b现在看起来暴露出了覆盖第一导电层15的绝缘膜14的表面，而除第一孔13b之外的第一孔13看起来使绝缘层21暴露到半导体衬底11的后表面。在越浅的第一孔13中保留的绝缘层21越厚。因此，在其底侧形成有绝缘层21的最深的第一孔可被调整到目标深度，而任何其他第一孔只形成到比目标深度更浅的深度，从而可以相应地抑制第一导电层填充不足的问题。
已经描述了利用在最深的第一孔13b的底侧形成的绝缘层作为阻挡件的两阶段研磨的示例性情况，其中本发明的实施例并不限于此，半导体衬底11和绝缘层21被从其后表面研磨，直到填充在多个第一孔13中的相应绝缘层21被暴露出来为止，这就足够好了。
图4A示出了形成在边缘部分的最浅孔13a和形成在中央部分的最深孔13b的主要部分的放大视图。如图所示，例如由SiO2构成的绝缘膜16形成在半导体衬底11的后表面上，其中包括绝缘层21和绝缘膜14的表面。然后，抗蚀图案R2形成在绝缘膜16上。
接着，如图4B所示，通过蚀刻穿过用作掩膜的抗蚀图案R2，在绝缘膜16、绝缘层21和绝缘膜14中形成第二孔22，以便延伸到第一导电层15。应当注意，在最深的第一孔13b的底侧，因为没有保留绝缘层21，所以第二孔22形成在绝缘膜16和绝缘膜14中。因为第二孔22的形成穿透形成在第一孔13中的绝缘层21，因此形成的第二孔22的直径小于第一孔13的直径。然后，去除抗蚀图案R2。
接着，如图4C所示，形成了一般由TaN构成的阻挡膜17a来覆盖第二孔22的内壁。在此过程中，使得阻挡膜17a在第二孔22的底部与第一导电层15接触。接着，在阻挡膜17a上形成抗蚀图案(未示出)，并且通过蚀刻穿过用作掩膜的抗蚀图案来使阻挡膜17a图案化。
然后，例如通过化学镀(electroless plating)在阻挡膜17a上形成Cu层17b，以填充其中形成有阻挡膜17a的第二孔22，从而由阻挡膜17a和Cu层17b构成的导电层17来填充第二孔22。
这样，形成了具有由半导体衬底11中形成的第一导电层15和第二导电层17构成的通孔电极的电路板。这种情况下的电路板具有形成在半导体衬底11中以延伸经过它的多个第一孔13；半导体衬底11的后表面上在多个第一孔13中形成的绝缘层21，其厚度不同；形成在绝缘层21中的与第一孔13连通的第二孔22；以及形成在第一孔13和第二孔22中以延伸经过半导体衬底11的第一导电层15和第二导电层17。
根据制造电路板的方法，从后表面研磨半导体衬底11直到暴露出在半导体衬底11中形成的多个第一孔13底侧填充的相应绝缘层21，在相应绝缘层21中形成分别延伸到第一导电层15的第二孔22，并且将第二导电层17填充在第二孔22中以连接到第一导电层15，从而即使第一孔13的深度不同，第一导电层15也不被研磨。因此，可以成功地防止导电材料从第一导电层15向半导体衬底11扩散。从而可以防止由于导电材料扩散到半导体衬底11中而引起的电流泄漏。
因为半导体衬底11被从其后表面研磨直到所有孔中最深的第一孔13b中的绝缘层21的表面被暴露出来，并且半导体衬底11和绝缘层21被从后表面研磨到与绝缘膜21的厚度相等的深度，所以在其底侧形成有绝缘层21的最深第一孔13b可被调整到目标深度。结果，任何其他第一孔13只形成到比目标深度更浅的深度，并且因而可以抑制第一导电层15填充不足。因此可以防止一般由于空洞的形成而导致的接触故障。
上述实施例针对的是第一孔13在其上预先形成了晶体管的半导体衬底11中形成的情况，但是本发明的实施例也可适用于在用第一导电层15填充第一孔13之后晶体管才形成的情况。
本领域技术人员应该理解，取决于涉及要求和其他因素可以想到各种修改、组合、子组合及变更，只要它们落入所附权利要求及其等同物的范围之内。
本发明要求2007年3月8日向日本专利局递交的第2007-58596号日本专利申请的优先权，其全部内容通过引用方式结合于此。

Claims (3)

1.一种制造电路板的方法，包括：
在半导体衬底中形成多个第一孔，所述多个第一孔的每一个朝着所述半导体衬底的前表面开口；
用绝缘层填充所述多个第一孔的底侧；
用第一导电层填充在底侧填充有所述绝缘层的所述第一孔；
半导体衬底研磨步骤，从后表面研磨所述半导体衬底，直到填充在所述多个第一孔中的相应绝缘层被暴露出来为止；以及
在暴露的绝缘层的每一个中形成延伸到所述第一导电层的第二孔，并且通过用第二导电层填充每个第二孔来形成与所述第一导电层连接的所述第二导电层。
2.如权利要求1所述的制造电路板的方法，其中所述半导体衬底研磨步骤包括：
从后表面研磨所述半导体衬底，直到所述多个第一孔中的最深的第一孔中的绝缘层的表面被暴露出来为止，然后
从后表面将填充所述多个第一孔的底侧的绝缘层和所述半导体衬底研磨到与所述多个第一孔中的最深的第一孔中的绝缘层的厚度相等的深度。
3.一种电路板，包括：
形成在半导体衬底中以延伸经过所述半导体衬底的多个第一孔；
所述多个第一孔中靠近所述半导体衬底的后表面一侧形成的绝缘层，所述多个第一孔中形成的所述绝缘层的厚度不同；形成在所述绝缘层中的与所述第一孔连通的第二孔；以及
形成在所述第一孔和所述第二孔内以延伸经过所述半导体衬底的导电层。
CN2008100855108A 2007-03-08 2008-03-10 制造电路板的方法及电路板 Active CN101261947B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007058596 2007-03-08
JP2007-058596 2007-03-08
JP2007058596A JP4265668B2 (ja) 2007-03-08 2007-03-08 回路基板の製造方法および回路基板

Publications (2)

Publication Number Publication Date
CN101261947A CN101261947A (zh) 2008-09-10
CN101261947B true CN101261947B (zh) 2010-04-07

Family

ID=39741414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100855108A Active CN101261947B (zh) 2007-03-08 2008-03-10 制造电路板的方法及电路板

Country Status (5)

Country Link
US (2) US8141243B2 (zh)
JP (1) JP4265668B2 (zh)
KR (1) KR101430202B1 (zh)
CN (1) CN101261947B (zh)
TW (1) TWI377623B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263497B2 (en) * 2009-01-13 2012-09-11 International Business Machines Corporation High-yield method of exposing and contacting through-silicon vias
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
FR2985088B1 (fr) * 2011-12-23 2015-04-17 Commissariat Energie Atomique Via tsv dote d'une structure de liberation de contraintes et son procede de fabrication
KR101867961B1 (ko) 2012-02-13 2018-06-15 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9947609B2 (en) 2012-03-09 2018-04-17 Honeywell International Inc. Integrated circuit stack
JP5834030B2 (ja) 2013-02-18 2015-12-16 株式会社東芝 半導体装置
US9576881B2 (en) 2013-02-18 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device
TWI514531B (zh) * 2014-01-15 2015-12-21 矽品精密工業股份有限公司 半導體結構及其製法
CN107258011A (zh) * 2014-10-31 2017-10-17 维克精密表面处理有限责任公司 执行湿蚀刻工艺的系统和方法
KR102411064B1 (ko) 2015-03-10 2022-06-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그의 제조방법
US9548277B2 (en) 2015-04-21 2017-01-17 Honeywell International Inc. Integrated circuit stack including a patterned array of electrically conductive pillars
TWI738757B (zh) 2016-04-05 2021-09-11 美商維克儀器公司 經由化學的適應性峰化來控制蝕刻速率的裝置和方法
US10541180B2 (en) 2017-03-03 2020-01-21 Veeco Precision Surface Processing Llc Apparatus and method for wafer thinning in advanced packaging applications
US11851321B2 (en) * 2021-03-01 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667811A (zh) * 2004-03-08 2005-09-14 富士通株式会社 形成布线结构的方法和半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
JP2004228598A (ja) 1997-10-01 2004-08-12 Toshiba Corp マルチチップ半導体装置
TW594972B (en) * 2002-03-19 2004-06-21 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic machine
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4127207B2 (ja) 2003-12-25 2008-07-30 Ｊｓｒ株式会社 回路基板の製造方法
JP4327644B2 (ja) * 2004-03-31 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2006032864A (ja) * 2004-07-21 2006-02-02 Sony Corp 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667811A (zh) * 2004-03-08 2005-09-14 富士通株式会社 形成布线结构的方法和半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-228598A 2004.08.12
JP特开2005-191255A 2005.07.14

Also Published As

Publication number Publication date
JP4265668B2 (ja) 2009-05-20
US20080218983A1 (en) 2008-09-11
US8461464B2 (en) 2013-06-11
TWI377623B (en) 2012-11-21
KR101430202B1 (ko) 2014-08-18
JP2008226882A (ja) 2008-09-25
KR20080082491A (ko) 2008-09-11
CN101261947A (zh) 2008-09-10
US20120031660A1 (en) 2012-02-09
US8141243B2 (en) 2012-03-27
TW200849397A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN101261947B (zh) 制造电路板的方法及电路板
JP6029802B2 (ja) 集積回路用相互接続構造の製造方法
US20200126953A1 (en) System, Structure, and Method of Manufacturing a Semiconductor Substrate Stack
US7772123B2 (en) Through substrate via semiconductor components
US7615480B2 (en) Methods of post-contact back end of the line through-hole via integration
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
US7052990B2 (en) Sealed pores in low-k material damascene conductive structures
US8703606B2 (en) Method for manufacturing semiconductor device having a wiring structure
US20010001742A1 (en) Method of fabricating a dual -damascene structure in an integrated cirtcuit with multilevel-interconnect strcture
JPH11312704A (ja) ボンドパッドを有するデュアルダマスク
US20090302477A1 (en) Integrated circuit with embedded contacts
US6974770B2 (en) Self-aligned mask to reduce cell layout area
CN111211095B (zh) 导电互连线的制造方法
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
KR100268810B1 (ko) 반도체소자의금속배선형성방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
CN117497513A (zh) 半导体器件及其形成方法
KR100642908B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000042001A (ko) 반도체소자의 금속배선층 형성방법
US20100052169A1 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
KR19990005452A (ko) 반도체 장치의 장벽 금속막 형성 방법
KR19980065691A (ko) 반도체 소자의 플러그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant