KR20000042001A - 반도체소자의 금속배선층 형성방법 - Google Patents
반도체소자의 금속배선층 형성방법 Download PDFInfo
- Publication number
- KR20000042001A KR20000042001A KR1019980058041A KR19980058041A KR20000042001A KR 20000042001 A KR20000042001 A KR 20000042001A KR 1019980058041 A KR1019980058041 A KR 1019980058041A KR 19980058041 A KR19980058041 A KR 19980058041A KR 20000042001 A KR20000042001 A KR 20000042001A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- contact hole
- metal
- interlayer insulating
- pattern
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 102
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 abstract description 6
- 239000011800 void material Substances 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 3
- 239000003989 dielectric material Substances 0.000 abstract 2
- 230000005764 inhibitory process Effects 0.000 abstract 2
- 238000002161 passivation Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 반도체 소자의 금속 배선층 형성방법은 반도체 기판 상에 하부 금속층 및 제1 층간절연막, 식각 저지막 및 제1 포토레지스트 패턴을 순차적으로 형성하는 단계를 포함한다. 이어서, 상기 제1 포토레지스트 패턴을 마스크로 상기 식각 저지막을 과식각하여 상기 제1 층간 절연막의 일부가 식각된 콘택홀을 형성한다. 상기 제1 포토레지스트 패턴을 제거한 후, 상기 콘택홀 내에 스텝 커버리지(step-coverage)가 좋은 물질막 패턴을 매몰시킨다. 상기 식각 저지막 및 물질막 패턴 상에 제2 층간절연막 및 제2 포토레지스트 패턴을 형성한 후, 상기 제2 포토레지스트 패턴을 식각마스크로 상기 제2 층간절연막 및 제1 층간절연막을 식각하여 금속 트렌치를 형성함과 동시에 상기 하부 금속층을 오픈한다. 다음에, 상기 제2 포토레지스트 패턴을 제거한 후, 상기 콘택홀 및 금속 트렌치에 매몰되도록 상부 금속층을 형성한다. 이에 따라, 본 발명은 콘택홀을 스텝 커버리지가 좋은 물질막으로 보이드 없이 잘 매립할 수 있어 후속의 상부 금속층을 하부 금속층과 잘 콘택할 수 있다.
Description
본 발명은 반도체 소자의 금속배선층 형성방법에 관한 것으로, 특히 이중 다마슨 공정(dual damascene process)을 이용한 반도체 소자의 금속배선층 형성방법에 관한 것이다.
일반적으로, 반도체 소자 중에서 높은 속도가 요구되어지는 로직 소자를 중심으로 해서 비저항이 낮고 E/M(electro-migration)특성을 개선시킬 수 있는 구리 금속을 금속 배선층으로 이용하는 방법이 연구되고 있다. 그런데, 상기 구리 금속을 이용하여 금속 배선층을 형성할 경우, 구리 금속의 부식으로 인한 구리 금속의 식각 어려움 때문에 콘택홀의 매몰과 금속 배선층을 동시에 형성하는 소위, "이중 다마슨(Dual Damascene)" 공정을 이용하여 금속 배선층을 형성한다.
도 1 내지 도 3은 종래의 이중 다마슨 공정에 의한 반도체 소자의 금속 배선층 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 절연막(3)이 형성된 반도체 기판(1) 상에 하부 금속층(5)을 형성한다. 상기 하부 금속층(5) 상에 제1 층간절연막(7)을 형성한다. 이어서, 상기 제1 층간절연막(7) 상에 식각 저지막(9)을 형성한다. 상기 식각 저지막(9)은 제조공정중 식각 저지를 위하여 적정한 두께를 가지고 있어야 한다.
다음에, 상기 식각 저지막(9)을 패터닝하기 위하여 상기 식각저지막(9) 상에 사진공정을 이용하여 제1 포토레지스트 패턴(11)을 형성한다. 이어서, 상기 제1 포토레지스트 패턴(11)을 식각마스크로 상기 식각 저지막(9)를 식각하여 콘택홀(13)을 형성한다. 이때, 상기 식각 저지막(9)이 식각되지 않는 것을 방지하기 위하여 식각 저지막(9)을 과식각(over etch) 하기 때문에 이로 인하여 제1 층간절연막(7)도 식각되어 콘택홀(13)은 깊게 형성된다.
도 2를 참조하면, 먼저 제1 포토레지스트 패턴(11)을 제거한다. 다음에, 상기 깊은 콘택홀(13)이 형성된 반도체 기판(1)의 전면에 제2 층간절연막(15)을 형성한다. 이때, 상기 제2 층간절연막(15)은 스텝 커버리지가 불량하여 상기 깊은 콘택홀(13)을 다 매몰시키지 못하고 콘택홀(13)의 중앙부분에 보이드(또는 솔기(seam), 17)를 발생시킨다.
도 3을 참조하면, 상기 제2 층간절연막(15) 상에 사진공정을 이용하여 제2 포토레지스트 패턴(19)을 형성한다. 이어서, 상기 제2 포토레지스트 패턴(19)을 식각마스크로 상기 제2 층간절연막(15) 및 제1 층간절연막(7)을 식각하여 넓은 금속 트렌치(21)을 형성한다. 이렇게 되면, 콘택홀(13)의 상부에 넓은 금속 트렌치(21)가 형성되게 되며, 하부 금속층(5)이 오픈된다.
다음에, 제2 포토레지스트 패턴(19)을 제거한 후, 상기 제1 콘택홀(13) 및 제2 콘택홀(21)이 형성된 반도체 기판의 전면에 상부 금속층(도시 안함)을 매몰 형성함으로써 매몰과 배선을 동시에 이루는 이중 다마슨 공정을 완료한다.
그런데, 상술한 종래의 이중 다마슨 공정에 의한 금속 배선층 형성방법은 상기 콘택홀(13) 내에 발생하는 보이드 때문에 상기 제1 층간절연막(7) 및 제2 층간절연막(15)을 식각할 때 콘택홀(13) 내에 식각되지 않는 물질막(도 3의 23)이 형성된다. 이렇게 되면, 후공정의 상부 금속층을 콘택홀(5)에 잘 매립할 수 없게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기 문제점들을 개선하여 콘택홀에 금속층을 잘 매립할 수 있는 반도체 소자의 금속 배선층 형성방법을 제공하는 데 있다.
도 1 내지 도 3은 종래의 이중 다마슨 공정에 의한 반도체 소자의 금속 배선층 형성 방법을 설명하기 위한 단면도들이다.
도 4 내지 도 9는 이중 다마슨 공정에 의한 본 발명의 반도체 소자의 금속 배선층 형성 방법을 설명하기 위한 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자의 금속 배선층 형성방법은 반도체 기판 상에 하부 금속층, 제1 층간절연막 및 식각 저지막을 순차적으로 형성한 후, 상기 식각저지막 상에 제1 포토레지스트 패턴을 형성하는 단계를 포함한다. 이어서, 상기 제1 포토레지스트 패턴을 마스크로 상기 식각 저지막을 과식각하여 상기 제1 층간 절연막의 일부가 식각된 콘택홀을 형성한다. 상기 제1 포토레지스트 패턴을 제거한 후, 상기 콘택홀 내에 스텝 커버리지(step-coverage)가 좋은 물질막 패턴을 매몰시킨다. 다음에, 상기 식각 저지막 및 물질막 패턴 상에 제2 층간절연막 및 제2 포토레지스트 패턴을 순차적으로 형성한다. 이어서, 상기 제2 포토레지스트 패턴을 식각마스크로 상기 제2 층간절연막 및 제1 층간절연막을 식각하여 금속 트렌치를 형성함과 동시에 상기 하부 금속층을 오픈한다. 상기 제2 포토레지스트 패턴을 제거한 후, 상기 콘택홀 및 금속 트렌치에 매몰되도록 상부 금속층을 형성한다.
상기 물질막 패턴을 매몰하는 단계는, 상기 콘택홀이 형성된 반도체 기판의 전면에 상기 콘택홀을 잘 매립할 수 있게 스텝 커버리지(step-coverage)가 좋은 물질막을 형성하는 단계와, 상기 물질막을 상기 평탄화시켜 콘택홀내에 물질막 패턴을 형성하는 단계로 이루어진다. 상기 물질막 패턴은 SOG막 또는 화학기상증착법에 의하여 형성된 산화막으로 형성할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4 내지 도 9는 이중 다마슨 공정에 의한 본 발명의 반도체 소자의 금속 배선층 형성 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 절연막(33)이 형성된 반도체 기판(1) 상에 하부 금속층(35)을 형성한다. 상기 하부 금속층(35)으로는 구리 금속층을 이용한다. 상기 하부 금속층(35) 상에 제1 층간절연막(37)을 형성한다. 이어서, 상기 제1 층간절연막(37) 상에 식각 저지막(39)을 형성한다. 상기 식각 저지막(39)은 제조공정중 식각 저지를 위하여 적정한 두께를 가지고 있어야 한다. 본 실시예에서는 식각 저지막(39)으로 실리콘 질화막(Si3N4)을 이용한다.
다음에, 상기 식각 저지막(39)을 패터닝하기 위하여 상기 식각저지막(39) 상에 사진공정을 이용하여 제1 포토레지스트 패턴(41)을 형성한다. 이어서, 상기 제1 포토레지스트 패턴(41)을 식각마스크로 상기 식각 저지막(39)를 식각하여 콘택홀(43)을 형성한다. 이때, 상기 식각 저지막(39)이 식각되지 않는 것을 방지하기 위하여 식각 저지막(39)을 과식각(over etch)하기 때문에 이로 인하여 제1 층간절연막(37)도 식각되어 콘택홀(43)은 깊게 형성된다.
도 5를 참조하면, 먼저 제1 포토레지스트 패턴(41)을 제거한다. 다음에, 상기 깊은 콘택홀(43)이 형성된 반도체 기판(31)의 전면에 상기 콘택홀(43)을 잘 매립할 수 있게 스텝 커버리지(step-coverage)가 좋은 물질막(44)을 형성한다. 다음에, 필요에 따라 상기 물질막(44)을 베이크한다. 이렇게 되면, 상기 콘택홀(43) 내에 종래기술과 다르게 보이드 없이 물질막(44)를 잘 매립할 수 있다. 본 실시예에서, 상기 물질막(44)으로 SOG(silicon-on-glass)막 또는 화학기상증착법(chemical vapor depositon: CVD)에 의한 산화막을 이용한다.
도 6을 참조하면, 상기 물질막(44)을 상기 평탄화시켜 제1 콘택홀(43)내에 물질막 패턴(44a)을 형성한다. 상기 물질막(44)의 평탄화는 상기 식각저지막(39)을 이용하여 상기 물질막(44)을 에치백시키거나 화학기계적연마하여 수행한다.
도 7을 참조하면, 상기 식각 저지막(39) 및 물질막 패턴(44a) 상에 제2 층간절연막(45)을 형성한다.
도 8을 참조하면, 상기 제2 층간절연막(45) 상에 사진공정을 이용하여 제2 포토레지스트 패턴(47)을 형성한다. 상기 제2 포토레지스트 패턴(47)은 상기 제1 포토레지스트 패턴(41)보다 구경이 크게 형성한다. 이어서, 상기 제2 포토레지스트 패턴(47)을 식각마스크로 상기 제2 층간절연막(45) 및 제1 층간절연막(37)을 식각하여 넓은 금속 트렌치(49)을 형성한다. 이때, 식각저지막(39)도 일부 식각한다. 이렇게 되면, 콘택홀(43)의 상부에 넓은 금속 트렌치(49)가 형성되면서 하부 금속층(35)이 오픈된다.
도 9를 참조하면, 먼저 제2 포토레지스트 패턴(47)을 제거한다. 다음에, 상기 콘택홀(43) 및 금속 트렌치(49)가 형성된 반도체 기판(31)의 전면에 상부 금속층(51), 예컨대 구리 금속층을 형성한다. 이렇게 되면, 상기 상부 금속층(51)이 콘택홀(43) 및 금속 트렌치(49)에 잘 매몰되어 상기 하부 금속층(35)과 잘 콘택함과 동시에 매몰과 배선을 동시에 이루는 이중 다마슨 공정을 완료한다.
상술한 바와 같이 본 발명의 반도체 소자의 금속 배선층 형성방법은 제1 콘택홀을 스텝 커버리지가 좋은 물질막으로 보이드 없이 잘 매립할 수 있어 후속의 상부 금속층을 하부 금속층과 잘 콘택할 수 있다.
Claims (3)
- 반도체 기판 상에 하부 금속층 및 제1 층간절연막을 형성하는 단계;상기 제1 층간절연막 상에 식각 저지막을 형성하는 단계;상기 식각저지막 상에 제1 포토레지스트 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴을 마스크로 상기 식각 저지막을 과식각하여 상기 제1 층간 절연막의 일부가 식각된 콘택홀을 형성하는 단계;상기 제1 포토레지스트 패턴을 제거하는 단계;상기 제1 콘택홀 내에 스텝 커버리지(step-coverage)가 좋은 물질막 패턴을 매몰시키는 단계;상기 식각 저지막 및 물질막 패턴 상에 제2 층간절연막을 형성하는 단계;상기 제2 층간절연막 상에 제2 포토레지스트 패턴을 형성하는 단계;상기 제2 포토레지스트 패턴을 식각마스크로 상기 제2 층간절연막 및 제1 층간절연막을 식각하여 금속 트렌치를 형성함과 동시에 상기 하부 금속층을 오픈하는 단계;상기 제2 포토레지스트 패턴을 제거하는 단계; 및상기 콘택홀 및 금속 트렌치에 매몰되도록 상부 금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성방법.
- 제1항에 있어서, 상기 물질막 패턴을 매몰하는 단계는,상기 콘택홀이 형성된 반도체 기판의 전면에 상기 콘택홀을 잘 매립할 수 있게 스텝 커버리지(step-coverage)가 좋은 물질막을 형성하는 단계와, 상기 물질막을 상기 평탄화시켜 콘택홀내에 물질막 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성방법.
- 제1항에 있어서, 상기 물질막 패턴은 SOG막 또는 화학기상증착법에 의하여 형성된 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058041A KR20000042001A (ko) | 1998-12-24 | 1998-12-24 | 반도체소자의 금속배선층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058041A KR20000042001A (ko) | 1998-12-24 | 1998-12-24 | 반도체소자의 금속배선층 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000042001A true KR20000042001A (ko) | 2000-07-15 |
Family
ID=19565245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980058041A KR20000042001A (ko) | 1998-12-24 | 1998-12-24 | 반도체소자의 금속배선층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000042001A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833394B1 (ko) * | 2002-07-05 | 2008-05-28 | 매그나칩 반도체 유한회사 | 커패시터 형성방법 |
-
1998
- 1998-12-24 KR KR1019980058041A patent/KR20000042001A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833394B1 (ko) * | 2002-07-05 | 2008-05-28 | 매그나칩 반도체 유한회사 | 커패시터 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6884710B2 (en) | Semiconductor device having multi-layer copper line and method of forming same | |
| US6090700A (en) | Metallization method for forming interconnects in an integrated circuit | |
| US7119006B2 (en) | Via formation for damascene metal conductors in an integrated circuit | |
| US6849536B2 (en) | Inter-metal dielectric patterns and method of forming the same | |
| JP2003508896A (ja) | 少なくとも１つのメタライゼーション面を有する集積回路の製造方法 | |
| KR100419021B1 (ko) | 반도체소자의 구리 배선 제조방법 | |
| CN111211095B (zh) | 导电互连线的制造方法 | |
| KR20000044892A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100703559B1 (ko) | 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법 | |
| KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR20000042001A (ko) | 반도체소자의 금속배선층 형성방법 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| KR100578223B1 (ko) | 반도체소자의 듀얼대머신 형성방법 | |
| KR100497776B1 (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100259168B1 (ko) | 반도체 디바이스의 금속배선 구조 및 그의 형성방법 | |
| KR20040029868A (ko) | 반도체 소자 제조 방법 | |
| KR20040077307A (ko) | 다마신 금속 배선 형성방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR100427539B1 (ko) | 반도체소자의다중금속층형성방법 | |
| KR100365937B1 (ko) | 구리금속배선형성방법 | |
| KR20010048964A (ko) | 다마슨 공정을 이용한 반도체 소자의 구리 배선층 형성방법 | |
| KR20010064543A (ko) | 반도체소자의 다층배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |