CN107258011A - 执行湿蚀刻工艺的系统和方法 - Google Patents

执行湿蚀刻工艺的系统和方法 Download PDF

Info

Publication number
CN107258011A
CN107258011A CN201580059559.4A CN201580059559A CN107258011A CN 107258011 A CN107258011 A CN 107258011A CN 201580059559 A CN201580059559 A CN 201580059559A CN 107258011 A CN107258011 A CN 107258011A
Authority
CN
China
Prior art keywords
chip
etch
etching
wafer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580059559.4A
Other languages
English (en)
Inventor
L·莫尔
J·塔代伊
J·克拉克
E·劳伦斯
E·K·茨维恩曼
D·A·戈登伯格
J·尤科维茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vick Precision Surface Treatment Co Ltd
Original Assignee
Vick Precision Surface Treatment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vick Precision Surface Treatment Co Ltd filed Critical Vick Precision Surface Treatment Co Ltd
Publication of CN107258011A publication Critical patent/CN107258011A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

公开了一种用于执行湿蚀刻工艺的系统和方法。该系统包括可由传送装置访问的多个处理台子，包括在该过程中每个蚀刻步骤之前和之后光学测量晶片的厚度的测量台。该系统还包括控制器，用于根据目标晶片轮廓分析厚度测量值，并为每个蚀刻步骤动态地并且实时地生成蚀刻配方。此外，过程控制器可以使单个晶片湿蚀刻台根据生成的蚀刻配方来蚀刻晶片。此外，该系统可以基于蚀刻前和蚀刻后厚度测量和目标蚀刻轮廓，生成和/或细化蚀刻配方。

Description

执行湿蚀刻工艺的系统和方法
相关申请的交叉引用
本申请要求以下申请的优先权：2014年10月31日提交的美国专利申请62/073,727；2014年10月31日提交的62/073,706；和2014年11月12日提交的62/078,754，这些申请中的每一个全部内容通过引用并入本文。
技术领域
本发明一般涉及用于蚀刻用于集成电路的半导体晶片的系统和方法，更具体地涉及使用导致晶片蚀刻成精确且均匀的厚度的湿蚀刻工艺来蚀刻半导体晶片(集成电路基板)的系统和方法。根据本发明，湿蚀刻工艺可以是两阶段工艺。
背景技术
2.5和3D集成在设备制造中成为现实。关键的工艺步骤是使硅晶片变薄以显露金属填充的硅通孔(TSV)。磨削用于去除硅晶片的大部分。目前，已经使用包括化学机械平面化(CMP)和等离子体蚀刻的过程的多步骤序列来完成硅的最终薄化。然而，这种常规方法具有与之相关的许多缺点，包括但不限于工艺的复杂性和相关的成本。如下文所述，本发明旨在通过提供一种简单的、成本有效的方法来湿蚀刻剩余的硅以显露TSV来克服与常规工艺相关的这些缺陷。
TSV晶片(晶片在本文也称为基板)通过在晶片的顶表面中形成通孔(孔)来制造。这些通孔部分延伸穿过晶片的厚度。然后用带或不带绝缘衬垫的导电材料(柱)填充孔。导体填充的通孔在本文中称为TSV。然后将晶片的与产生TSV相反的底侧放置于研磨工艺，其中机械磨削中减小基板的厚度，从而有效地减小从通孔的底部到基板底面的距离。完全研磨基板以暴露导体是不希望的，因为这将导致导电材料的离子被涂抹在基板表面上，从而改变污染位置处的电性能并降低产率。根据应用，在进一步处理底侧之前，可以在晶片的顶侧执行任何数量的制造步骤。例如，对于器件晶片，可以将整个器件结构和冶金部件添加到晶片的顶表面。对于2.5D插入器应用，可以完成顶侧布线/互连。然后通常利用粘合剂层将具有TSV的晶片安装在载体晶片上，晶片顶部朝向载体晶片。
研磨工艺在TSV上方留下一层基板材料，其可以具有径向依赖性的厚度变化，例如在晶片边缘处较厚，在晶片上均匀，或在晶片中心处比在边缘处较厚(在晶片厚度变化范围内)。同样地，在晶片到晶片的基础上，也可能存在TSVs之上的基板材料的高度差(晶片到晶片厚度变化)。TSV以上层中的这些差异可能大于暴露的TSV的允许高度差。
集成电路晶片通常为平圆盘的形状(尽管其他形状是可能的)，并且通常由硅、砷化镓或其它材料制成，可以使用各种化学品加工。一个工艺是使用液体化学蚀刻剂从基板上或在基板上去除材料，该工艺通常被称为湿蚀刻。通常使用的方法包括将晶片浸没在化学浴(称为“批处理”或“浸渍处理”)中，或者在旋转时将流体分散在晶片上(称为“单晶加工”)。随着晶片尺寸增加和几何尺寸减小，通过采用单晶片处理可以实现显著的益处，只要可以更好地控制处理环境。
湿蚀刻工艺的蚀刻速率将随蚀刻剂浓度的变化而变化。当化学蚀刻剂再循环时，添加少量新鲜的化学蚀刻剂以维持蚀刻速率是常见的做法。通常，添加是基于基于经处理的晶片的数学模型或自蚀刻剂制备起经过的时间。如果没有测量反馈，蚀刻速率将保持不变，数学模型可以预测注入新鲜化学蚀刻剂的需要。同样，不会考虑任何外部影响，蚀刻速率也不会保持不变。蚀刻工艺的深度是蚀刻速率和时间的函数。时间被很好地控制，但蚀刻速率可以根据几个因素而变化。同样，所需的蚀刻深度也将变化，因为存在晶片内厚度变化和晶片与晶片间厚度变化。上述影响现有湿蚀刻工艺系统将生产环境中一致地精确蚀刻晶片达到所需厚度和均匀性的能力。因此，缺乏根据精确地适应于要从每个晶片移除的材料的量的蚀刻配方处理晶片的方法限制了现有系统在所处理的每个晶片上露出精确深度的能力。
类似于薄化的TSV晶片，用于薄化非TSV晶片的常规工艺涉及研磨以去除晶片的大部分以及包括完成晶片的最终变薄的化学机械平面化(CMP)和等离子体蚀刻的过程的多步骤序列。然而，这种常规工艺具有与之相关的许多缺点，包括但不限于工艺的复杂性和相关的成本。如下文所述，本发明旨在通过提供一种简单的、成本有效的方法来将剩余的基板湿蚀刻成所需的厚度和表面均匀度来克服与常规工艺相关的这些缺陷。
因此，需要一种系统和方法，用于：(1)确定要从基板移除的材料的量和图案；(2)在生产环境中高效地去除材料以达到所需的深度和均匀度。本发明实现如下所述的这些目的。
发明概述
在一个实施方案中，本发明涉及一种使用湿蚀刻工艺系统湿蚀刻晶片的方法，所述湿蚀刻工艺系统包括多个台子以生产具有期望的最终目标晶片厚度轮廓的晶片。如本文所述，该方法可以采用双蚀刻步骤(两级蚀刻)，因为在至少两个离散步骤中蚀刻晶片以实现两个不同的目标。
一种示例性的方法包括以下步骤：在测量台处测量晶片的初始厚度；在第一蚀刻台处，根据第一蚀刻配方并使用第一蚀刻剂来蚀刻晶片的表面以薄化晶片材料，并在TSV之上留下具有规定残留基板材料厚度(RST)的残留晶片材料层，其中所述第一蚀刻配方基于所测量的初始厚度；在第二蚀刻台处，使用第二蚀刻剂根据二蚀刻配方蚀刻晶片的表面以使晶片材料变薄，使得具有规定露出高度的每个TSV的相应部分从表面延伸；并且其中所述多个台子被布置在壳体内并且被配置为在台子之间可控地移动所述晶片的自动晶片传送装置访问，从而允许当所述晶片正在进行蚀刻工艺时实时测量所述晶片。
另一个示例性方法包括以下步骤：在包括存储器和通过在其中执行代码形式的指令而配置的处理器的过程控制器处提供一个或多个TSV的参考高度、规定显露高度和规定的残留基板材料厚度(ST)，其中所述规定的RST是在第一蚀刻步骤之后的所述多个径向位置中的每一个处的残留晶片材料层的目标厚度的量度；在测量台处测量晶片的初始厚度；由所述过程控制器计算所述多个径向位置中的每一个的相应的第一蚀刻深度，其中针对特定径向位置的相应第一蚀刻深度是在所述第一蚀刻步骤期间在所述特定径向位置处被去除的材料的量并且是所测量的特定径向位置的初始厚度、一个或多个TSV的参考高度和规定的RST的函数，并且其中相应的第一蚀刻深度是不均匀的；利用所述过程控制器基于所计算的相应的第一蚀刻深度来生成第一蚀刻配方，其中所述第一蚀刻配方控制在所述第一蚀刻步骤期间喷嘴的运动，从而使所述喷嘴选择性地将第一蚀刻剂分配到所述多个径向位置中的每一个上，从而在每个径向位置使晶片薄化相应的第一蚀刻深度；在第一蚀刻台处，根据第一蚀刻配方并使用第一蚀刻剂蚀刻晶片的表面；在第二蚀刻台处，使用第二蚀刻剂根据第二蚀刻配方蚀刻晶片的表面以使晶片材料变薄，使得每个TSV的具有规定的露出高度的相应部分从表面延伸；并且其中所述多个台子被布置在壳体内并且被配置为在台子之间可控地移动所述晶片的自动晶片传送装置访问，从而允许当所述晶片正在进行蚀刻工艺时实时测量所述晶片。
根据另一方面，示例性的方法包括以下步骤：在包括存储器和通过在其中执行代码形式的指令而配置的处理器的过程控制器处提供晶片轮廓数据，包括规定的蚀刻偏移和目标最终晶片厚度轮廓，目标最终晶片厚度轮廓定义在所述第二蚀刻步骤之后所述晶片表面上的多个径向位置中的每一个的目标最终厚度参数；在测量台处测量晶片表面上的多个点处的晶片的初始厚度；利用所配置的处理器，根据蚀刻偏移、每个径向位置的目标最终晶片厚度参数和每个径向位置的测量的初始厚度来计算第一蚀刻轮廓；使用所配置的处理器，根据第一蚀刻轮廓生成用于第一蚀刻步骤的蚀刻配方；在使用具有第一蚀刻速率的第一蚀刻剂的蚀刻台处，根据第一蚀刻配方蚀刻晶片；在测量台处测量晶片上的多个点处的晶片的蚀刻后厚度；使用所配置的处理器，确定晶片的蚀刻厚度后与最终晶片厚度轮廓匹配；在使用第二蚀刻剂并具有第二蚀刻速率的蚀刻台处，根据第二蚀刻配方蚀刻所述晶片；并且其中所述多个台子被布置在壳体内并且被配置为在台子之间可控地移动所述晶片的自动晶片传送装置访问，从而允许当所述晶片正在进行蚀刻工艺时实时测量所述晶片。
因此，在至少一个方面，本工艺涉及湿蚀刻工艺，作为CMP/等离子体蚀刻TSV显露工艺的简单和成本有效的替代方案。
附图说明
图1是表示根据本文公开的一个实施方案的用于执行湿蚀刻工艺的系统的透视图；
图2是示出根据本文公开的一个实施方案的用于执行湿蚀刻工艺的系统的前视平面图；
图3是示出根据本文公开的一个实施方案的用于执行湿蚀刻工艺的系统的示例性配置的框图；
图4是示出根据本文公开的一个实施方案的测量台的前视平面图；
图5是示出根据本文公开的一个实施方案的湿蚀刻台的透视图；
图6A是示出根据本文公开的一个实施方案的清洁台子的前视平面图；
图6B是示出根据本文公开的一个实施方案的清洁台子的前视平面图；
图7A是示出根据本文公开的一个实施方案的用于执行湿蚀刻工艺的系统的示例性配置的框图；
图7B是示出根据本文公开的一个实施方案的过程控制系统的示例性配置的框图；
图8A是示出根据本文公开的至少一个实施方案的用于执行湿蚀刻工艺的例程的流程图；
图8B是示出根据本文公开的至少一个实施方案的用于执行湿蚀刻工艺的例程的流程图；
图9A是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图9B是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图9C是示出根据本文公开的一个实施方案的具有TSV的示例性硅基板的剖视图；
图9D是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图9E是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图9F是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图9G是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图9H是示出根据本文公开的一个实施方案的具有TSV的示例性硅基板的剖视图；
图9I是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图10示出了TSV晶片表面研磨后(左)和蚀刻10-μm后(右)的AFM图像。
图11A是接近表面的晶片剖面的TEM图像；
图11B是两步蚀刻工艺之后的研磨后的晶片的TEM图像；
图12显示了TSV晶片上的实际测量结果(下图：在线测量的蚀刻前和蚀刻后的TSV晶片厚度)；和
图13示出已经显露的TSV的断裂横截面。
图14A是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图14B是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图14C是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图14D是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图14E是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图14F是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图14G是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图；
图14H是根据本文公开的至少一个实施方案的图形用户界面的截图；和
图14I是根据本文公开的至少一个实施方案的图形用户界面的屏幕截图。
发明详述
图1-5示出了根据本发明的一个实施方案的用于执行湿蚀刻工艺的系统100。因此，系统100可以被认为是用于制造半导体器件的湿蚀刻设备。
应当理解，可以在系统100中实现在以前并入本文的共同拥有的美国专利申请序列号中公开的教导。
在半导体器件制造工艺的晶片湿式处理工艺中，通常存在如上所述的蚀刻工艺和清洁工艺。在蚀刻工艺中使用的单晶片湿式处理装置以受控的方式将化学蚀刻剂分配在基板上，以在固定时间内引起化学反应。应当理解，术语“晶片”和“基板”在本文中可互换使用。在清洁工艺中使用的单晶片湿式处理设备使得化学溶液被分配到基板上，并且还可以包括用于机械地洗涤基板的洗涤装置。湿式处理设备中的每一个可以包括收集溢出并排放到外罐(或浴)或再循环的流体的浴。单晶片湿式处理设备还包括在浴中供应或排出流体(例如化学品、水、溶液等)的导管(例如管道)，以及用于控制流体温度或浓度以及本文进一步描述的其它过程参数的各种控制装置。晶片湿处理工艺还可以包括测量步骤，由此测量晶片的厚度。
在用于进行湿蚀刻的常规系统中，存在使用的许多设备；然而，各件设备之间通常缺乏集成。更具体地，当在第一位置执行测量步骤时，通常需要使用晶片湿蚀刻设备将晶片物理转移到另一个远程台子用于蚀刻工艺，并且通常在蚀刻工艺完成之前需要物理转移晶片到另一个远程台子，例如，清洁晶片或测量晶片。这为该过程增加了额外的延迟，因为在将晶片重新引入晶片湿式处理设备之前可能有等待时间。这种传统方法主要是手工过程，技术人员在不同的设备之间手动移动晶片。
与大部分非集成的常规系统形成鲜明对比的是，本发明的系统100大部分是大部分或完全集成的系统，从而大大减少或消除了处理步骤之间的不必要的等待或停机时间等。
系统100是由位于壳体110内的不同台子的多个不同设备(设备件)限定的集成系统。如图1所示，壳体110通常具有竖立的橱柜等的形式，其具有限定中空内部120的多个壁112。中空内部120可以通过多个不同的进入点进入，包括但不限于在壳体110的一端处示出的门组件130，并且一个或多个侧壁112可以包括窗口140，以允许直接进入和观察中空内部120，更具体地，包括在其中的设备和处理台子。在一个实施方案中，如图所示，一个侧壁112可以包括透明窗口140和一个或多个进入点150。相对的侧壁112可以包括不同形式的进入点150，例如如图2所示的一组门。
每个进入点150可以是提供进入中空内部120的开口的形式，此外，可以沿着一个侧壁112在这样的位置处设置晶片保持和加载装置(加载端口)160。装置160可以是任何数量的常规装置，其被设计成保持并允许访问其中包含的晶片，并且可以是FOUP加载端口的形式，其中FOUP是前开口统一荚或前开口通用荚的首字母缩略词。FOUP是一个专门的塑料外壳，其中设有一个盒子，盒子设计成在受控环境中安全可靠地保持硅晶片，并允许通过装备适当的加载端口和机器人处理系统的工具来移除晶片进行处理或测量。如图1所示，装置160可以是输入/输出盒装置的形式。
晶片保持和加载装置(加载端口)160可以是输入/输出晶片盒装置的形式，其包括被配置为容纳和保持保持有多个晶片的盒的壳体。例如，壳体的每一端可包括门162，其中一个门162面向外远离中空内部120，以便技术人员将一个或多个晶片加载到加载端口160中。另一门162面向中空内部120且在中空内部120内可接近，以允许晶片从中空内部120中自动移除(和重新加载)，以允许晶片被转移到包含在中空内部120内的各种台子。晶片保持和加载装置160可以是包括用于以垂直堆叠的方式保持多个晶片的多个机架等的类型。
外壳(机柜)110还可包括一个或多个计算机端子170，其以下述方式操作的，并允许技术人员在晶片在不同的台子受到各种处理步骤时控制和监视壳体110内的晶片的处理。
还将理解，系统100可以包括许多不同的常规操作系统以提供功率、冷却、加热、流体流(管道结构)等。系统100还包括许多不同的安全特征，包括紧急情况关闭按钮和声音和/或视觉报警，以在系统100内观察到异常状况时提醒技术人员。
图3是示出包含在本发明的系统的壳体(机柜)内的示例性的台子的示意图。通常，系统100包括第一台子200，其包含用于保持晶片(例如，FOUP加载端口)并且如上所述提供对壳体110的内部120的直接访问的一个或多个设备160。第二台子210是用于测量晶片的不同性质的一个或多个测量室的形式，如下所述。第三台子220包含用于在晶片上执行单晶片湿蚀刻工艺的一个或多个蚀刻室。第四台子230和任选的第五台子240是清洁处理的晶片的清洁室。作为系统100是自动化系统的结果，提供晶片传送装置300并且被配置为从系统100的各个台子之间移动一个或多个晶片。晶片传送装置300可以采用任何数量的不同形式但是通常是诸如机器人的自动化装置的形式，其被配置为可控制地抓住、移动和释放一个或多个晶片。通常，晶片传送装置300包括具有用于抓握和保持晶片的把持(保持)机构的机器人臂，并且具有机器人臂可以在多个方向上绕其移动(多个自由度)的基部)。应当理解，一个或多个处理台子/室可以组合以具有多个处理功能。例如，在测量室中使用的测量装置可以结合到湿蚀刻室中以提供组合的测量和蚀刻台。作为进一步的示例，如本领域技术人员将理解的，蚀刻室和清洁室可以组合成多过程室。
因此，晶片传送装置300因此可被认为是自动化晶片处置器。还将理解，晶片传送装置是计算机操作的装置，因此如下所述，根据软件应用程序的执行等进行操作。此外，还将理解，晶片传送装置300可以响应于用户生成的命令而操作，诸如由技术人员在诸如计算机终端170之类的用户界面处产生的命令。
而在图3中，晶片传送装置300被示出为位于系统100的内部的中心位置，但是不限于在系统内呈现这样的位置，只要晶片传送装置300位于允许装置300访问系统的各个台子并在所有必要台子之间传送晶片的位置。
下面更详细地描述上述各个台子中的每一个。
第一台子200
如上所述，第一台子200包括一个用于以密封和安全的方式保持晶片的晶片保持和加载装置(FOUP加载端口或输入/输出盒)160。可以在系统100中使用任何数量的不同的常规晶片保持和加载装置(FOUP加载端口)160。通常，晶片保持和加载装置(FOUP加载端口)160是包含保持晶片的盒的类型。门162被定位成使得晶片传送装置(机器人)300可以直接从FOUP访问晶片。晶片保持和加载装置(FOUP加载端口)160还可以包括诸如RFID标签、条形码读取器等的识别特征，以允许识别特征由工具上的读取器识别等等。应当理解，加载端口160不限制为FOUP类型。除了本领域技术人员将理解的具有内置盒式磁带的FOUP之外，还可以使用各种晶片保持和加载机构，例如具有可移除盒的晶片箱。
虽然图3示出了构成台子200的两个块，但是应当理解，这仅仅是为了说明的目的，而不是对本发明的限制，因为如图1所示，系统100可以包括多于一个晶片保持和加载装置(FOUP加载端口)160。此外，应当理解，每个加载端口160可以被配置为接收一个或多个盒。
第二台子210
如上所述，第二台子210是可以测量晶片的特性且特别是可以测量晶片的厚度的测量台(晶片检验台)。因此，第二台子210包括用于测量晶片的一个或多个特性的测量装置600。可以使用任何数量的不同类型的测量装置。根据本发明的一个实施方案，测量装置600是成像装置的形式，其被配置为测量晶片的一个或多个特性(例如，晶片厚度和表面轮廓)。
图4示出了一个示例性的测量(成像)装置600，其包括用于以固定取向(例如，在水平取向)上接收和保持晶片的平台610。平台610可以是可调节型，以适应不同尺寸的晶片。例如，晶片的直径可以显著变化，因此，平台610被构造成允许不同尺寸的晶片被放置和支撑在其上。此外，平台160可以在任意数量的不同方向(x，y，z)上移动(即，平台610具有多个运动自由度)，并且可旋转，使得晶片可以在测量过程中旋转。
成像装置600还包括至少测量晶片厚度并且还被配置为检测(测量)并生成晶片的表面轮廓的非接触测量部件620。非接触测量部件620包括成像设备并且可以是自动化装置的部分，以允许部件620相对于平台610上的晶片移动。例如，非接触测量部件620可以是可以相对于晶片在任意数量的不同方向(x，y，z)上移动(即，部件620具有多个运动自由度)的臂等的形式。可替代地或另外，部件620可以保持在静止位置，并且支撑晶片的平台610可以相对于部件620在任何数量的不同方向(x，y，z)上移动和/或旋转。
非接触测量部件620包括一个或多个传感器630，例如光学传感器(例如，IR光传感器)和指向晶片表面的光源。反射光(在接触晶片之后)由成像装置收集，并且基于所收集的信息(并且根据软件的执行在其处理之后)，可以拍摄和记录晶片的多个不同测量。更具体地说，光在膜堆叠(形成晶片的材料层)中的每个表面的顶部和底部反射，并且根据材料的折射率校正反射光的距离以计算深度。例如，成像装置可以测量以下特性(这不是穷尽的列表)：晶片厚度；弓弯，翘曲，平坦度；表面粗糙度；总厚度变化(TTV)；光学检验模式识别；和TSV深度等。成像装置的一个或多个组件的一个商业来源是德国的ISIS Sentronics gmbH；然而，其他商业来源是可用的。
以下更详细地描述成像装置600的操作。
根据本发明的一个方面，与传统系统形成鲜明对比的是，测量台210直接结合到壳体(柜)110中并被容纳在壳体110内。结果，包含在其中的第二台子210和成像装置600在晶片传送装置(机器人)300的可达范围内。该定位允许自动晶片传送装置300容易地在第二台子210和系统100的任何其它台子之间移动晶片。这与传统的系统形成鲜明对比，在传统的系统中测量设备位于远程位置，并且需要从蚀刻工艺中移除晶片以进行测量。在进行这样的测量之后，存在等待周期，其中晶片在被引回到蚀刻加工设备之前被保持。这导致复杂性和时间延迟，从而直接和不利地影响在给定时间段内可以处理的晶片的数量。此外，在生产环境中，这些低效率导致晶片的批量处理，其中在返回到蚀刻加工设备之前测量多个晶片。因此，关于蚀刻工艺的任何反馈只能以批次为基础而不是实时(即，在晶片到晶片的基础上)获得，从而阻止了工艺参数的实时(在晶片到晶片的基础上)的调整且导致质量下降和浪费增加。将测量装置并入系统100并且实现包括在单晶片湿蚀刻室中蚀刻之前和之后的每个晶片的测量步骤的过程(如下文进一步说明)提供了能够将蚀刻工艺参数适应每个晶片的特定特性和实时反馈关于以前蚀刻的晶片的系统。因此，该系统可以实现更高的质量，最小化浪费和通常与单个晶片湿蚀刻工艺相关联的益处，并且在本文所述的本发明的情况下，可以实施为包括至少两个蚀刻步骤的双湿蚀刻工艺的部分。
第三台子220
第三台子220是蚀刻台，其中晶片经历单晶片湿蚀刻工艺。如前所述，通常通过将一定量的化学蚀刻剂分配到设置在台内的晶片上并与晶片的接触表面发生化学反应而使得接触表面的不必要部分被化学品蚀刻来执行单晶片湿蚀刻工艺。
如图5所示，第三台子220包括单晶片湿蚀刻设备400，其包括包含在湿蚀刻工艺中使用的设备和化学蚀刻剂的蚀刻室(外壳)410。因此，蚀刻室410可被认为是化学容纳结构。应当理解，第三台子可以容纳多个蚀刻设备410，例如垂直堆叠的取向，以允许在多于一个晶片上同时执行湿蚀刻。外壳410还收集并收容在蚀刻工艺中使用的化学品。
位于第三台220中的湿蚀刻设备400还包括旋转卡盘420(由本文所述的整个过程控制系统的一部分的蚀刻控制器401控制的可变速度)，晶片搁置在旋转卡盘上，以及蚀刻工具(臂)430，其包括分配流体(例如，一种或多种液体，优选地是化学蚀刻剂)的一个或多个喷嘴(孔口)435。蚀刻工具430可以是可沿着多个方向(x，y，z方向)移动的臂的形式，因此具有多个自由度。蚀刻工具430是可控工具，因为其由诸如蚀刻控制器401的计算装置控制，并且是如本文所述的系统100中采用的整体可编程计算机系统的一部分。结果，蚀刻工具430可被驱动到晶片等的任何特定位置。
湿蚀刻设备400还包括流体输送和流体去除系统，用于引入蚀刻化学品并从室中去除这些化学品。这些部件使用常规的流体管道方案来实现，其中提供了用于向喷嘴435供应流体(例如，一种或多种液体，优选化学蚀刻剂)的导管。此外，湿蚀刻设备400包括用于排出在湿蚀刻过程期间积聚在外壳410内的流体的导管和机构。
机械卡盘420允许卡盘420保持晶片。卡盘420包括主轴(未示出)，其可以连接到电动机的驱动轴，以允许由旋转卡盘420保持的晶片围绕Z轴自旋旋转。电动机的电源开关连接到蚀刻控制器401的输出侧，结果是由控制器401控制电动机的转速。而且，自旋卡盘420可由升降机构(未示出)，以便能够在Z轴的方向上移动。
传统上，围绕旋转卡盘420的外周和底部，提供了用于接收和收集蚀刻剂溶液的结构，该蚀刻剂溶液与晶片离心分离，然后排出到外部。用于从外壳410排出流体的机构的部分可以是形成在围绕卡盘420的收集器结构的底部中的排气通道和排放管道。储存在收集器结构中的液体可以通过一个或多个排水管排出到外部或者再循环。
根据本发明，可以使用任何数量的合适的蚀刻溶液，只要它们适用于湿蚀刻工艺和适用于预期的基板和应用。因此，基于许多不同的参数，包括考虑到晶片的性质，可以使用不同的化学物质。
关于蚀刻剂溶液的传送，湿蚀刻设备400还包括用于控制蚀刻剂溶液的流动性(流速)和温度的装置。操作系统可以包括从液体供应源延伸到喷嘴的一个或多个第一流速控制部分，包括但不限于泵或阀。流速控制部分的操作部分可以连接到蚀刻控制器401的输出侧，以便控制提供给喷嘴的蚀刻剂溶液的流速。另外，可以使用其它控制机制来控制蚀刻剂溶液的浓度。蚀刻剂浓度的控制是用于控制给定晶片的总体蚀刻速率和蚀刻工艺的一种手段。
第四台子230和第五台子240
在晶片在蚀刻台220处理之后，然后在一个或多个晶片清洁台子处清洁晶片。图3示出了两个不同的清洁台子230,240；然而，这仅仅是一个实施方案的代表，并且应当理解，可以使用单个清洁台子。在这种结构中，单个清洁台子仍然可以采用一种或多种不同的清洁技术来清洁晶片。
如图6A所示，清洁台子230可以是清洁溶液被分配在晶片上以去除更大的残留颗粒和蚀刻残留物的同时洗涤晶片的晶片清洁设备1600(洗涤或刷盒型)。更具体地，晶片清洁设备1600可以包括容纳设备并且收容在清洁过程中使用的注入的清洁溶液的室(外壳)1610。因此，室至少部分地是密封环境，并且可以包括晶片洗涤装置1615，其包括用于支撑要清洁的晶片的卡盘1620(例如自旋，旋转卡盘)。晶片洗涤装置还包括刷机构，其包括用于洗涤晶片的一个或多个刷子1630。刷机构还包括用于旋转刷的驱动机构1640，用于夹紧和松开刷的夹紧机构，以及根据晶片表面的一个或多个受控方向(例如径向)驱动刷的电动机。
在示例性的洗涤过程中，期望在自旋的晶片的两个表面处引导水流或清洁溶液流，以清除微粒。这通常通过提供位于晶片上方和/或下方的喷嘴1650来实现。喷嘴优选通过供应管道连接到纯水源或清洁溶液源。水或清洁溶液的流速可以通过泵和阀装置(未示出)来控制，泵和阀装置又由清洁控制器1601(其是本文所述的整个过程控制系统的一部分)来控制。可替代地，加压流体源可用于提供流体流动。
清洁台子240可以是位于清洁台子230附近的物理上不同的台子，并且是与晶片经受与清洁台子230中使用的清洁过程不同的清洁过程的类型。清洁台子240可以被认为是最终清洁台子。如上所述，第一清洁步骤包括洗涤过程，其主要除去较大的颗粒和残留的蚀刻剂。晶片可以从第一清洁台子230湿式转移到最终清洁台子240。
如图6B所示，类似于清洁台子230，最终清洁设备1700可以是室1710的形式，并且包括一个或多个臂1740和喷嘴1750，以将高速喷雾分配到晶片上和/或使用兆声波清洁设备1780用于从晶片表面去除小颗粒。此外，台子240可以包括在最终清洁过程结束时干燥晶片的干燥设备1790。
使用系统100的湿蚀刻过程
图7A是示出用于与执行湿蚀刻工艺的系统100一起使用的过程控制系统700的示例性配置的高级图。与先前的设计相反，本发明至少在一些实施方案中利用如本文所述的多步骤湿蚀刻工艺。在一个布置中，过程控制系统由包括过程控制器705的一个或多个计算装置组成。应当理解，过程控制器705实际上可以是能够体现在此描述的系统和/或方法的任何计算设备和/或数据处理设备。
过程控制器705可以被配置为与系统100的各种计算机控制的部件通信，包括第一台子200，第二台子210，第三台子220，第四台子230，第五台子240以及与其相关联的计算机控制的装置或控制器，包括但不限于晶片传送装置300、FOUP加载端口160、成像装置600、蚀刻控制器401和清洁控制器1601，其向各种部件传送电子信息并从其接收电子信息。
应当注意，图7A描绘了关于过程控制器705的过程控制系统700，应当理解，任何数量的过程控制器可以以本文所述的方式与过程控制系统700和系统100的构成的计算机控制部件交互。应当进一步理解，尽管本文所参考的各种计算装置和机器(包括但不限于计算机终端170，过程控制器705，第一台子200，第二台子210，第三台子220，第四台子230，第五台子240以及与此相关联的计算机控制的装置或控制器(包括但不限于晶片传送装置300，FOUP加载端口160，成像装置600，蚀刻控制器401和清洁控制器1601))在本文被称为个体/单个装置和/或机器，在某些实施方式中提到的装置和机器及其相关联的和/或附带的操作、特征和/或功能可以被布置或以其他方式应用于任何数量的装置和/或机器，例如通过直接连接或网络连接，这是本领域技术人员已知的。
图7B是示出用于执行湿蚀刻工艺的系统100的过程控制器705的示例性配置的框图。过程控制器包括用于实现系统操作的各种硬件和软件部件，包括处理器710、存储器720、显示器740、存储设备790和通信接口750。处理器710用于执行可加载到存储器720中的软件指令。根据具体实现，处理器710可以是多个处理器、多处理器核心或一些其他类型的处理器。
优选地，存储器720和/或存储设备790可由处理器710访问，从而使处理器能够接收和执行存储在存储器和/或存储设备上的指令。存储器可以是例如随机存取存储器(RAM)或任何其它合适的易失性或非易失性计算机可读存储介质。此外，存储器以是固定的或可移动的。存储设备790可以采取各种形式，具体取决于具体的实现。例如，存储设备可以包含一个或多个部件或装置，例如硬盘驱动器、闪存、可重写光盘、可重写磁带或上述的某种组合。存储设备也可以固定或可拆卸。
一个或多个软件模块730被编码在存储设备790和/或存储器720中。软件模块可以包括具有计算机程序代码或在处理器710中执行的一组指令的一个或多个软件程序或应用。这样的计算机程序代码或指令用于对本文公开的系统和方法的方面进行操作，并且可以以一种或多种编程语言的任何组合来编写。程序代码可以完全在过程控制器705上执行，作为独立的软件包，部分地在过程控制器上，或完全在另一个计算/设装置上或部分地在另一个远程计算/装置上执行。在后一种情况下，远程计算设备可以通过任何类型的直接电子连接或网络而连接到过程控制器，包括局域网(LAN)或广域网(WAN)，或者可以实现外部计算机的连接(例如，通过使用互因特服务提供商的因特网)。
优选地，软件模块730中包括有由处理器710执行的测量模块770、晶片轮廓模块772、蚀刻配方模块774、蚀刻工艺模块776以及数据库模块778和用户界面模块780。在执行软件模块730期间，处理器配置过程控制器705以执行与系统100相关的各种操作，用于执行湿蚀刻工艺，如下面将更详细描述的。
还可以说，软件模块730和一个或多个计算机可读存储设备(诸如存储器720和/或存储设备790)的程序代码形成可根据本发明制造和/或分布的计算机程序产品，如本领域普通技术人员已知的那样。
应当理解，在一些说明性的实施方案中，软件模块730中的一个或多个可以经由通信接口750从网络下载到来自另一装置或系统的存储设备790，以在系统100内使用。另外，应当注意，与本系统和方法(例如数据库785)的操作相关的其他信息和/或数据也可以存储在存储设备上，如下面将更详细地讨论的。
还优选地，存储在存储设备790上的是数据库785。如下面将更详细描述的，数据库包含和/或维护在系统100的各种操作中使用的各种数据项和元素。存储在数据库中的信息可以包括但不限于不仅限于参数调整算法、配方、化学混合细节、设定点、设置、报警、过程变量的实际值以及过程控制器收集和分析的历史数据(例如批量记录、基板厚度测量信息、通孔深度测量信息)，这将在本文中更详细地描述。应当注意，虽然数据库被描绘为被本地配置为过程控制器705，但是在某些实现中，数据库和/或存储在其中的各种数据元素可以被远程地定位(诸如远程计算装置或服务器—未示出)并通过网络或以本领域普通技术人员已知的方式连接到过程控制器。
接口715也可操作地连接到处理器710。接口可以是一个或多个输入设备，例如开关、按钮、键、触摸屏、麦克风等，如在电子计算设备领域中所理解的。接口用于便于捕获来自用户的命令，例如开-关命令或与系统100的操作有关的设置。
显示器740也可操作地连接到处理器710。显示器包括屏幕或任何其他这样的呈现设备，其使得用户能够查看与系统100的操作有关的信息，包括系统100的各种部件收集的控制设置、命令提示和数据并提供给过程控制器。作为示例，显示器可以是诸如点阵显示器或其他二维显示器的数字显示器。
作为进一步的示例，接口和显示可以集成到触摸屏显示器中。因此，屏幕用于显示图形用户界面，其可以显示各种数据并提供包括允许用户输入信息的字段的“表单”。在与图形用户界面的显示相对应的位置处触摸触摸屏允许人与设备进行交互以输入数据，改变设置，控制功能等。因此，当触摸屏被触摸时，接口将该改变传达到处理器，并且可以改变设置或者可以捕获用户输入的信息并将其存储在存储器中。
音频输出760还可操作地连接到处理器710。音频输出可以是被配置为播放电子音频文件或产生音频音调的任何类型的扬声器系统，如本领域普通技术人员将理解的。音频输出可以被集成到过程控制器705或在过程控制器705的外部。
通信接口750也可操作地连接到处理器710，并且可以是能够实现过程控制器705与包括[机器人，成像设备，蚀刻控制器，清洁控制器，化学控制器]的外部设备、机器和/或元件之间的通信的任何接口。优选地，通信接口包括但不限于以太网，IEEE 1394，并行，PS/2，串行，USB，VGA，DVI，SCSI，HDMI，网络接口卡(NIC)，集成网络接口，射频发射器/接收器(例如，蓝牙，蜂窝，NFC)，卫星通信发射器/接收器，红外端口和/或用于将过程控制器705连接到其他计算设备和/或诸如专用网络和互联网的通信网络的任何其它此类接口。这样的连接可以包括有线连接(例如使用RS232标准)或无线连接(例如使用802.11标准)，尽管应当理解，通信接口实际上可以实现任何能够与过程控制器705通信的接口。
在用于执行湿蚀刻工艺的系统100的操作期间的各个点处，过程控制器705可以与一个或多个计算设备(例如，用于操作各个处理台子和组成设备的计算设备)通信，如将在这里有更多的细节。这样的计算设备可以向/从过程控制器705发送和/或接收数据以及在彼此之间发送和/或接收数据，从而优选地启动维护和/或增强系统100的操作，如将在下面更详细描述的。
参照用于如下文结合图7、8、9A-9I和图10、图11所述的暴露TSV工艺将进一步理解用于执行湿蚀刻工艺的系统100和上述各种元件和部件的操作。
图8是示出根据本发明的实施方案的使用系统100来蚀刻晶片的过程流程800的流程图。应当理解，可以在由于残留基板材料层(也称为覆盖层)导致TSV未暴露在晶片的顶表面上的后研磨TSV基板(即，晶片)上执行示例性工的艺。此外，晶片的底面被安装到具有粘合剂层的载体上，粘合剂层可以从一个晶片到另一个晶片有厚度变化。然而，应当理解，晶片不限于这种特定的载体配置，因为本领域技术人员将理解示例性的工艺可在可替换的载体配置和非载体配置的晶片上操作。该示例性的工艺提供了专门的计量，以使用系统100确定多阶段中覆盖层和湿蚀刻晶片的厚度以将TSV暴露到期望的深度和晶片厚度均匀度。如本文所述，本系统可以采用在进行湿蚀刻工艺100以将TSV暴露于期望的深度的系统中的相同或不同的湿蚀刻台中执行的两个或更多个离散湿蚀刻阶段(步骤)。
如本文进一步描述的，系统100被配置为测量晶片厚度，计算相应径向位置(如本文所定义)上的残留基板材料厚度RST(例如，TSV顶部之上的覆盖层的厚度)，生成一个或更多的蚀刻配方，并且通过多个蚀刻步骤，选择性地蚀刻晶片以最小化RST中的任何径向依赖的不均匀性，并将TSV显露到规定显露高度和公差。可以为每个提供的特定属性和每个蚀刻步骤的目标选择两种非常不同的化学物质。在一个示例性的实施方案中，可以执行第一蚀刻步骤以消除由TSV形成导致的RST厚度的不均匀性和来自研磨步骤的晶片厚度的不均匀性。因此，所需的蚀刻时间和蚀刻轮廓对于每个晶片将是不同的，并且在轮廓上是不均匀的。这种高度靶向的非均匀蚀刻可以通过使用各向同性蚀刻剂来实现。选择的化学物质(例如，具有粘度剂的HF：HNO3，强酸)是非选择性硅蚀刻剂，其对于其被喷嘴以高蚀刻速率分配到的位置非常敏感。换句话说，将蚀刻剂分配到特定的径向位置将浓缩(即，定位)蚀刻到特定的径向位置，即蚀刻剂流被分配到其上。因此，这产生了将晶片快速且准确地雕刻到目标第一晶片轮廓的能力，换句话说，使非均匀覆盖层变薄，并留下在TSV上方留下的薄而均匀的基板材料层。如果没有基板层保留在TSV上方，则该蚀刻剂可能会侵蚀氧化物衬垫和导电通孔材料并破坏晶片。
在一些实现方式中，在第一次蚀刻期间完成的另一个任务是晶片表面的平滑化。蚀刻剂的性质再次允许在该蚀刻期间使进入的粗糙晶片表面平滑。由于表面可以通过第一蚀刻阶段充分平滑，所以示例性工艺可以消除在蚀刻步骤之前的抛光CMP(化学机械平面化)步骤的需要。这通过消除蚀刻工艺中的另一制造步骤来降低工艺的成本。
相比之下，第二蚀刻(即“显露蚀刻”)是方法性的、各向异性的和可重复的过程。这可以使用高碱性蚀刻剂进行。蚀刻剂优选是选择性蚀刻硅而不是TSV或衬垫材料。第二蚀刻除去少量的保留以保护TSV材料的基板材料，并继续蚀刻，使得TSV暴露于规定的显露高度。第二蚀刻对剩余硅的平滑度影响很小，并且对TSV材料(例如，填充在通孔中的衬垫或导电材料)没有显著影响(或不影响)。由于第一蚀刻步骤校正了晶片厚度的不均匀性，所以可以配置第二蚀刻，使得其在一批晶片基本均匀且可重复且是可选择的。
尽管一般关于TSV晶片讨论了工艺流程，但是应当理解，可以在非TSV晶片上执行示例性工艺，并且提供专门的计量以使用系统100将晶片和湿蚀刻非TSV晶片的厚度确定为期望的最终厚度和晶片厚度均匀性。如本文进一步描述的，工艺800测量在湿蚀刻工艺中的各个阶段之前和之后的晶片的厚度，以在随后的蚀刻步骤中动态地调整晶片的蚀刻以更精确地获得期望的最终晶片轮廓。此外，可以分析先前晶片的厚度测量值，以便相应地动态地调整用于在批次中蚀刻后续晶片的实施的处理参数。另外或替代地，剩余的晶片可以经历在例程800中描述的一个或多个测量和蚀刻步骤，以便根据表明相应的蚀刻结果的它们各自的测量结果来处理一个或多个晶片。
在过程框805中，系统100将晶片放置在晶片厚度测量台中。在过程框810中，系统测量晶片的初始厚度并根据厚度测量和晶片轮廓计算晶片所需的蚀刻深度(第一蚀刻轮廓)。晶片轮廓包括限定在第一蚀刻阶段之后晶片的第一组目标物理特性的参数(第一目标晶片轮廓)和在二次蚀刻阶段之后的最终一组目标物理特性集合的参数(最终目标晶片轮廓)。在过程框815中，系统生成晶片的第一蚀刻配方以用于第一蚀刻步骤(第一蚀刻阶段在本文中称为“自旋-D(Spin-D)”)之后达到晶片的第一目标晶片轮廓。在过程框820中，系统100根据第一蚀刻配方蚀刻晶片。在过程框825中，系统100将晶片放置在晶片厚度测量台中。在过程框830中，系统重新测量经处理晶片的厚度。此外，测量台向过程控制器提供厚度测量以分析晶片的实际物理特性，并根据晶片在第二蚀刻步骤(本文中称为“蚀刻-1(Etch-1)”)之后晶片的所需物理特性计算晶片的所需的蚀刻深度。在过程框835中，系统为晶片生成第二蚀刻配方，以实现第二蚀刻轮廓，结果是在第二蚀刻步骤(本文称为“蚀刻-1(Etch-1)”)之后的最终目标晶片轮廓。在过程框840中，系统根据第二蚀刻配方蚀刻晶片。在一些实现方式中，可以使用在Spin-D和Etch-1蚀刻步骤之后的厚度测量来评估各个蚀刻配方的功效，并且相应地调整通过过程流800放入的后续晶片的蚀刻配方。在一些实现方式中，可以使用蚀刻后厚度测量来重新计算先前的蚀刻配方，并重新运行前一蚀刻步骤一次或多次，直到实现相应的目标晶片轮廓。
通过在单晶片工艺系统中组合硅厚度测量、湿蚀刻和清洁，本文所述的系统为TSV显露提供了低成本的所有权。
如本领域技术人员将会理解并且在本文进一步描述的那样，晶片轮廓是指在晶片表面上的多个位置或区域处的晶片的物理性质(例如，在称为径向位置的特定点或区域处测得的)。晶片的“初始”轮廓旨在表示在晶片表面上的多个位置处的晶片的实际物理特性。“目标”或“所需”晶片轮廓是在一个或多个蚀刻步骤之后的晶片的预期物理性质。因此，可以理解，蚀刻轮廓表示在一个或多个蚀刻步骤之后的初始晶片轮廓和目标晶片轮廓之间的差异，并且如本领域技术人员将理解的那样，表示晶片材料的物理性质(例如，多个位置中的一个或多个处的厚度)，其旨在通过一个或多个蚀刻步骤被蚀刻掉。通常，晶片或蚀刻轮廓的物理特性通常涉及晶片的厚度。在一些实现方案中，晶片轮廓可以以晶片材料的总厚度表示(例如，从安装到载体的晶片的表面到要蚀刻的表面的厚度)。然而，可以理解，晶片厚度或通过蚀刻去除的材料的量可以用其它参数表示。例如，关于TSV基板，可以相对于TSV的参考高度(例如，TSV上方的覆盖层的RST)或蚀刻后的TSV的目标“显露高度”来定义厚度。
两阶段蚀刻工艺允许不同程度的蚀刻精度，并且使用在线测量，可以对第一和第二蚀刻配方进行调整以实现优化的结果和效率。例如，第一蚀刻阶段可以是初步蚀刻或“粗蚀刻”，以有效地减小覆盖层的厚度，使晶片厚度中的径向相关不均匀性最小化，并且在一些情况下部分地暴露TSV，优选地，不过度暴露TSV。可以根据更精确和更受控制的蚀刻配方运行第二蚀刻步骤，以在工艺800完成时实现最终目标晶片轮廓(最终晶片轮廓)。此外，如果后Spin-D和/或Etch-1晶片不满足最终晶片轮廓，则系统可以重复工艺步骤825-840，直到实现相应的目标晶片轮廓。
换句话说，第一蚀刻阶段可用于有效地并且高速蚀刻晶片上覆层，并且在选择点，第一阶段停止并且第二蚀刻阶段开始。二氧化硅覆盖层深度的变化可能由于研磨后厚度的不均匀性、通孔深度/高度和粘结而发生。在单晶片设备内蚀刻之前和之后的晶片厚度测量的集成提供了大批量生产所需的高精度过程控制。通过化学性能和工艺优化的组合，通过这种湿法工艺实现了表面粗糙度和蚀刻均匀性的改善。
将结合图8B、图9A-9I更详细地描述过程800中遵循的具体步骤。应当理解，可以执行比图中所示和本文描述的更多或更少的操作。这些操作也可以以与本文所描述的顺序不同的顺序执行，组合成多步骤过程或分成子例程。在系统100的上下文中描述了这些步骤，但是步骤的实践不限于如图1-7所述的系统100的示例性配置。
在处理晶片之前，可以提示用户创建“晶片轮廓”。晶片轮廓包括关于在每个蚀刻工艺之后的晶片的期望轮廓的信息，并且指定由系统100执行的测量和蚀刻步骤的各种处理参数。晶片轮廓可以由用户使用用户界面输入并且由过程控制器705的处理器710接收，该过程处理器通过执行一个或多个软件模块730而配置，所述软件模块730优选地包括用户界面模块780和晶片轮廓模块772。图9A描绘了用于由显示器740显示的晶片轮廓900的示例性的图形用户界面(GUI)910。GUI包括可由用户编辑的交互式形式，以使用用户界面715来调整晶片轮廓900。如图所示，晶片轮廓可以包括以下信息：
·轮廓名称
·第一蚀刻率，912
·第二蚀刻率，914
·最小显露容差，916
·均匀厚度公差，918
·晶片测量类型：半径或直径，920
·度：晶片切口的测量θ旋转，922
·晶片半径或直径，924
·步骤：跨晶片半径或直径要进行测量的数量，926
·晶片的中心区域：用于确定中心重、中心轻或均匀厚度的晶片上的测量区域。928
·沿着晶片936的半径/直径的每个测量点，通孔高度930，显露深度932和蚀刻偏移934。
如上所述，示例性工艺中的第一步是确定晶片的物理性质，即蚀刻前晶片的厚度的测量步骤。由于测量装置被配置为通过光学扫描晶片来测量表面上的晶片的实际厚度，所以可以根据通过应用经处理的晶片所需的细节水平来调整测量分辨率(例如，晶片表面上收集的数据点的数量)，并且可以从整个表面的详细扫描到表面上的仅几个数据点的范围。如图9A所示的示例性的GUI所示，可以由用户使用用户界面输入或调整各种测量参数，包括：晶片924的大小，晶片扫描926的起始点和终点之间的扫描步骤数(例如，扫描分辨率定义测量之间的距离)和沿着922进行厚度测量的跨晶片的角度。此外，用户可以指定测量类型920，其指示测量设备跨越晶片的半径或跨越晶片的直径测量。
晶片轮廓900还可以包括关于晶片的物理特性的信息，包括TSV高度930(也称为通孔高度)。晶片中的TSV的参考高度可以从晶片的制造商获得并由用户手动输入，或者由处理器从存储这种信息的数据库中自动收集并输入到晶片轮廓中。可替代地或另外，参考高度还可以是一个或多个蚀刻晶片的TSV的实际高度的测量值的函数并且由处理器从存储此类信息的数据库自动收集并输入到晶片轮廓中。由用户限定的晶片轮廓也可以限定晶片的“中心区域”的尺寸(例如，直径)。
晶片轮廓900还可以包括关于在处理晶片之后晶片的期望物理特性的信息。可以为每个蚀刻步骤以及期望的最终晶片轮廓定义所需的物理特性。物理特性可以包括：最小显露公差916和均匀厚度公差918，以及对于扫描的每个增量步长，显露深度932和蚀刻偏移934。显露深度是蚀刻工艺完成后后晶片的最终目标厚度。蚀刻偏移可以用于限定在第一蚀刻阶段(例如，“Spin-D”)中待除去的晶片材料的量。例如，当蚀刻如本文进一步描述的TSV基板时，蚀刻偏移可以以在第一次蚀刻之后的TSV上方的残留基板材料的量表示(例如，相对于相应径向位置处的TSV的顶部为4微米)。作为进一步的示例，可以相对于最终基板厚度(例如，距显露深度为8微米)来表示蚀刻偏移。对应于显露深度并且也相对于TSV高度的显露高度指定处理之后在相应径向位置处的TSV的暴露部分的期望高度。最小显露公差916是晶片上的显露高度之间的最大容许偏差，并且均匀厚度公差918涉及加工后晶片材料的最小和最大厚度之间的差异(例如，在相应径向位置处的显露深度的偏差)。当限定晶片轮廓900时，这些和其它这样的厚度公差可由用户指定。另外，如图9A所示，显示晶片轮廓900的GUI还可以包括在晶片轮廓中限定的各种参数的图形表示940。具体地说，在图9A中，其显示了跨直径测量的180mm晶片的晶片轮廓，曲线图940描绘了对应于参考通孔高度930的线942和对应于显露深度932的线944。如图所示，各个参数的值被绘制为距晶片中心的距离的函数。该曲线图还示出了对应于限定的中心区域946的区域。图9B描绘了在跨半径测量的180mm晶片的示例性的晶片轮廓950的替代表示。因此，对应于TSV高度954和显露深度956的线的图形表示952以半径格式表示。
图8B更详细地示出了用于处理晶片的例程850。在步骤855，通过执行一个或多个软件模块730而配置的处理器710初始化晶片测量过程，软件模块优选地包括测量模块770和晶片轮廓模块772和数据库模块778。这可以包括从存储器加载晶片轮廓以识别要通过每个随后的蚀刻步骤(例如，Spin-D，并且在稍后的阶段的Etch-1)实现的晶片轮廓，并根据所需的晶片轮廓测量晶片厚度。因此，可以理解，在晶片轮廓中阐述的特定蚀刻步骤和相应的参数引导由配置的处理器进行的测量过程和厚度的计算以及各种处理参数的计算。
然后在步骤860，系统在Spin-D蚀刻步骤之前测量晶片厚度。特别地，通过执行包括优选地测量模块770和数据库模块778的一个或多个软件模块730来配置的处理器710使得成像装置600收集晶片的厚度信息并将测量记录到存储设备790或存储器720用于由处理器进一步处理。
可以实现用于光学扫描晶片的各种方法以确定晶片的厚度并计算关于各种蚀刻步骤的厚度相关参数。厚度信息可以包括：晶片在各种半径处的径向厚度；总厚度变化(TTV，其代表在晶片上测量的最小和最大厚度之差)；晶片平坦度(例如，晶片弓弯)；表面粗糙度和关于晶片的形貌的其它测量，如本领域技术人员将理解的并且适用于本发明。优选地，成像装置600扫描晶片表面的代表性样品并收集厚度信息，优选包括代表性样品上的晶片厚度，并将厚度信息提供给过程控制器705的处理器710。
可以在晶片上的各种径向位置收集厚度测量值。在一些实现方案中，可以使用测量来计算每个径向位置处的平均厚度以及整个晶片的平均厚度。在本公开的说明中，“半径”或“径向”与距晶片中心的距离有关。应该理解，如本文所述的“径向位置”是在给定半径(例如，半径＝20mm)或距离中心的径向距离范围(例如半径＝20mm-30mm)处围绕中心的晶片表面上的区域。本领域技术人员将容易地认识到，由于在蚀刻过程期间晶片正在自旋的事实，径向位置表现为在规定的径向距离或距晶片中心的距离处在晶片上限定的环形区域(例如围绕中心的环)的形式。类似地，如本文进一步描述的，径向厚度是指在给定径向位置处的晶片的厚度(例如，在落在径向位置内的一个或多个点处测量的晶片的厚度)。
径向厚度可以根据作为在距晶片中心的给定半径处晶片的测量厚度的函数的算法来计算。此外，径向厚度可以是径向位置处的多个厚度测量的平均值。此外，可以使用在基板上的各个径向位置处收集的厚度测量值作为两个数据点之间的距离和在该点处的相应厚度的函数来插值中间位置处的厚度。换句话说，配置的处理器可以执行用于产生这种中间测量的插值操作。作为进一步的示例，可以解释在特定扫描点处测量的厚度以反映围绕整个径向位置的基板的一般厚度。也可以根据作为在晶片的给定半径处测量的晶片平均厚度的函数的算法来计算初始晶片厚度。例如，初始晶片厚度可以由以下等式表示：
初始晶片厚度＝平均(测量的晶片厚度)
然后，在步骤865，对于晶片上的每个测量点，系统基于晶片的厚度和随后的蚀刻工艺之后的期望晶片轮廓来计算各种参数。在一些实现方式中，在Spin-D蚀刻步骤之前，通过执行软件模块730中的一个或多个(优选地包括测量模块770和晶片轮廓模块772)来配置的处理器705考虑到在蚀刻工艺中的特定阶段和在晶片轮廓中阐述的相应的处理参数来计算各种厚度参数。
在一些实现方案中，在第一蚀刻阶段(本文称为“Spin-D”)之前，配置的处理器可以确定每个扫描点的残留基板厚度(RST)，其中RST是TSV上方的基板材料的量。在Spin-D蚀刻过程中，每个扫描点的RST可以被部分或全部去除。例如，可以定义Spin-D蚀刻以从晶片上去除TSV上方的材料的大部分和规定量的附加基板材料(例如，如晶片轮廓中的蚀刻偏移所限定)，而不完全显露TSV到最终目标显露高度。可替代地，可以限定蚀刻偏移，使得Spin-D蚀刻阶段仅在TSV上方除去一定量的材料，而不暴露TSV并留下具有由蚀刻偏移在各径向位置指定的厚度的残留基板材料层。因此，可以在晶片上的各个点处计算RST，并且还可以计算相应的蚀刻深度，以基于所测量的厚度、TSV高度和蚀刻偏移来确定通过Spin-D蚀刻步骤要去除的材料的量。以下是计算在特定径向位置(x)处的RST和蚀刻深度的示例性的等式：
RST[x]＝测量的Si[x]–通孔高度[x]
蚀刻深度[x]＝测量的Si[x]-通孔高度[x]-蚀刻偏移[x]
如上所述，蚀刻深度是在随后的蚀刻步骤中的一个或多个中在每个径向位置处从表面去除的晶片材料的期望量。因此，晶片的各种径向位置的蚀刻深度可以被称为蚀刻轮廓。如上所述，确定蚀刻深度和蚀刻轮廓的方法可以根据蚀刻工艺中的阶段和特定蚀刻步骤之后的目标晶片轮廓而变化。例如，如本文进一步描述的，可以基于Spin-D后晶片厚度和目标最终晶片轮廓来计算Etch-1步骤的蚀刻轮廓(例如，第二蚀刻轮廓)。因此，与第一蚀刻步骤相比，第二蚀刻步骤可以被认为是选择性步骤，第二蚀刻步骤将TSV显露到期望的高度，第一蚀刻步骤要是为了减少覆盖层并最小化径向相关的厚度不均匀性(例如，不同径向位置之间的厚度不均匀性或跨越径向位置的RST中的非均匀性)，而不显露TSV。然而，如前所述，在一些实现方式中，Spin-D蚀刻步骤可以显露TSV的一部分。
图9C示出了在Spin-D蚀刻工艺之前的示例性的研磨后TSV晶片960的一部分的横截面。还描绘了在完成工艺之后(例如，在一个或多个后续的Spin-D或Etch-1步骤之后)的Spin-D蚀刻步骤的期望蚀刻深度以及总/最终蚀刻深度964。如图所示，晶片包括顶表面966，通过粘合剂层972安装到载体970上的底表面968，以及在整个晶片960上间隔开的TSV974。还示出了TSV高度963、显露高度965、测量厚度967和晶片的显露深度969。如前所述，研磨过程会留下一层厚度可能变化的覆盖层(例如TSV上方的晶片材料)(例如，在晶片厚度变化范围内，如：边缘较厚，晶片均匀或晶片中心比边缘较厚)。同样地，在晶片到晶片的基础上TSV以上的晶片材料的高度也可能不同(晶片与晶片间厚度变化)。TSV以上层中的这些差异可能大于暴露TSV的允许高度差异。此外，粘合剂层的厚度和均匀度也可以变化，使外部测量在确定在通孔末端之上的顶部硅晶片中残留的材料的厚度和均匀度方面无效。
执行包括优选地测量模块770、晶片轮廓模块772和用户界面模块780的一个或多个软件模块730的处理器710可以被配置为通过显示器740以各种图形格式输出关于与随后的蚀刻步骤相关的晶片测量和计算的厚度的信息到操作员/用户。例如，图9D描绘了与Spin-D处理步骤之前的晶片轮廓相比的初始晶片厚度测量的曲线图975。如图所示，曲线图970描绘了中心区域976、对应于TSV高度977的线和对应于显露深度978(例如，最终显露深度)的线、对应于TSV高度加上蚀刻偏移979(例如，在第一蚀刻步骤之后的每个径向位置处的目标晶片厚度)的线和对应于跨越晶片直径的测量厚度980的线。图9E描绘了在表981中显示图9D所描绘的信息的GUI。图9F描绘了显示圆形晶片表面982和横跨晶片直径的测量位置983的图形表示的GUI。图9G描绘了显示图表985的GUI，图表985描绘了在Spin-D蚀刻阶段跨晶片直径的蚀刻轮廓986(例如，每个测量位置处的蚀刻深度)。
通常，蚀刻轮廓包括如上所确定的蚀刻深度。蚀刻轮廓还可以定义实现期望的物理特性而需要对特定基板进行的其它变化，包括但不限于表面均匀性。因此，蚀刻轮廓是经处理的晶片的应用相关物理特性的函数，例如但不限于期望的TSV显露高度、期望的基板厚度、粗糙度以及特定基板的实际物理特性(包括通孔高度和晶片厚度)。例如，如图9G所示，在Spin-D蚀刻步骤期间晶片的预期蚀刻深度在晶片的边缘处比中心更大。因此，可以理解的是，晶片可以被表征为“边缘重”，因为在TSV朝向晶片边缘的顶部之上比晶片的中心区域具有更厚的覆盖层。
此外，在步骤870，执行一个或多个软件模块730(优选地包括晶片轮廓模块772和蚀刻配方模块774)的处理器710可以配置过程控制器705以产生通过蚀刻设备400可执行的晶片的蚀刻配方以在相应径向位置处将晶片蚀刻由蚀刻深度指定的量，并获得目标晶片轮廓。可以理解，跨越基板表面的不同位置处的实际厚度可以被称为“晶片轮廓”，因此，在这样的位置处达到目标晶片轮廓所要去除的所需量的材料通常被称为“蚀刻轮廓”。
蚀刻配方由各种单晶片湿蚀刻工艺参数组成，这些参数控制其中材料将被去除的晶片表面上的径向位置，以及在这些位置处将去除多少材料。
可以在蚀刻配方中定义和/或调整各种参数以控制其中蚀刻集中的基板表面上的径向位置，并且在该位置处去除材料的量，包括但不限于蚀刻工具430(也称为臂)和将化学蚀刻剂分配到基板上的喷嘴435的径向位置，蚀刻工具的路径(被称为臂扫描)，臂扫描速度，加速度，减速度和喷嘴高度。应当理解，在特定径向位置处将蚀刻剂分配到基板上通常将蚀刻工艺定位到基板的该特定半径，并且因此，臂和喷嘴在晶片上的位置和运动(例如，“臂扫描轮廓“)可以控制蚀刻的位置。
臂扫描速度是分配化学蚀刻剂的臂和喷嘴从基板上的一个位置移动到另一个位置的速度，加速度和减速度是一段时间内臂扫描速度的变化率，喷嘴高度是喷嘴和基板之间的距离。
可以调节以控制蚀刻速率(即，基板材料被化学去除的速率)的参数包括但不限于所选择的蚀刻剂、基板的自旋速度、化学蚀刻剂的浓度、化学蚀刻剂的温度和停留时间。
自旋速度是卡盘420及其上的基材在化学蚀刻剂沉积在基材表面上时自旋的速度。化学蚀刻剂浓度是用于化学去除基板顶表面的化学蚀刻剂的浓度。KOH(氢氧化钾)是通常用于蚀刻硅TSV基板的一种示例性蚀刻剂，因为其具有与导体(例如铜)和绝缘体(例如氧化硅)相反的选择性蚀刻硅的性质。如本文所讨论的，蚀刻剂的选择可以考虑到蚀刻剂被使用的特定阶段来进行。例如，选择在SpinD阶段中使用的第一蚀刻剂以实现第一蚀刻阶段的所述目的，即第一蚀刻剂具有快速蚀刻速率以去除所述覆盖层，并且适合于局部蚀刻以减小径向厚度的不均匀性。选择在第二阶段中使用的第二蚀刻来实现作为TSV显露阶段的第二蚀刻阶段的所述目标。因此，与导体和绝缘体相反，第二蚀刻选择性地蚀刻硅，从而显露TSV，如本文所述的。本文进一步描述了其它示例性的蚀刻剂。
停留时间是喷嘴在基板的特定径向部分上分配蚀刻剂的时间量。在基板的特定径向位置处增加停留时间导致在该径向位置更多地蚀刻基板。可以通过调整工艺参数(如臂扫描速度，臂(和/或卡盘)的加速度和卡盘的自旋速度)来控制停留时间。更具体地，由于在蚀刻工艺期间在卡盘上旋转的基板的圆形形状，与基板边缘相比，需要更少的时间来沉积蚀刻基板中心所需的化学蚀刻剂，并且因此需要较低的臂速度。因此，可以调节在特定径向位置处的时间以及从一个径向位置到另一个径向位置的速度和加速度/减速度，以改变蚀刻剂在特定径向位置处分配的时间量。
可以调节以控制蚀刻均匀性(例如，跨越各个径向位置蚀刻的量的均匀性和所得到的晶片的厚度)的参数包括但不限于晶片的旋转速度和在被蚀刻的晶片的径向位置上沉积化学蚀刻剂的臂的停留时间。例如，在诸如中心轻(边缘较重)的晶片中，蚀刻轮廓可以提供在晶片边缘附近的停留时间增加，和/或可以减小旋转速度以在边缘获得更大的蚀刻深度。参考图9G所示的示例性的蚀刻轮廓，生成蚀刻配方，使得在Spin-D蚀刻步骤期间，相对于在晶片的中心区域中蚀刻，在朝向晶片的边缘晶片被选择性蚀刻更大的量，以补偿晶片的径向位置相关的厚度不均匀性并且产生具有目标厚度特性(例如，针对每个径向位置的目标RST和规定的厚度均匀性)的晶片。
返回到图8B和步骤870，在一个或多个实施方案中，生成蚀刻配方可以包括，通过配置的处理器，基于随后的蚀刻步骤得到的厚度测量和晶片轮廓来表征跨晶片的厚度变化。如前所述，研磨过程在TSV上方留下晶片材料层，该层可以在晶片表面上的各个位置处较厚。因此，配置的处理器可以基于在晶片轮廓中限定的中心区域的尺寸和跨晶片计算的RST的尺寸，识别其中覆盖层较厚或较薄的晶片的径向限定位置，并且表征跨晶片的径向相关的厚度变化。例如，厚度变化可以表征为中心重，均匀或中心轻(即，边缘重)。
此外，生成蚀刻配方还可以包括根据晶片上的RST的平均值(例如，开始晶片厚度)和第一蚀刻速率(例如，Spin-D蚀刻工艺蚀刻速率)来计算Spin-D蚀刻工艺的蚀刻时间。以下是计算Spin-D蚀刻时间的示例性的等式：
蚀刻速率可以由用户定义，并且还可以计算作为用于化学去除晶片顶表面的化学蚀刻剂的浓度的函数。因为蚀刻剂的浓度随着晶片被处理而减小，所配置的处理器可以存储计算出的Spin-D蚀刻时间和开始蚀刻速率，使得当晶片被处理并且浓度降低时，可以周期性地更新蚀刻速率。以下是定义以前的Spin-D蚀刻时间的示例性的等式：
先前的SpinD蚀刻时间＝SpinD蚀刻时间
另外，生成蚀刻配方可以包括由配置的处理器选择多个规定蚀刻配方中的一个或多个。特别地，可以基于确定的径向厚度变化特性来选择蚀刻配方。例如，预定义的蚀刻配方可以存储在被定义为补偿晶片的特定类型的径向厚度变化的存储器中。例如，某些蚀刻配方可适用于蚀刻，例如中心重的晶片，而其它蚀刻配方更适用于均匀晶片或中心轻的晶片，等等。此外，还可以基于其它参数来选择或定义蚀刻配方，包括但不限于所计算的蚀刻时间和限定的蚀刻速率。例如，特定的蚀刻配方可以被预先定义用于处理晶片，例如中心重和给定的计算蚀刻时间或蚀刻时间的范围。
在一个或多个实施方案中，过程控制器可以基于特定蚀刻轮廓为晶片生成定制的蚀刻配方。为了产生定制蚀刻配方，执行一个或多个软件模块730(优选包括蚀刻配方模块778)的处理器可以配置过程控制器705以定义控制蚀刻位置、蚀刻速率、停留时间等上述参数中的一个或多个以产生蚀刻配方，以选择性地蚀刻在特定基板表面上的径向位置上的覆盖层，以便在每个径向位置和中间位置处实现期望的蚀刻深度。特别地，基于识别在径向位置和在那些径向位置处要被蚀刻的材料的相应量的蚀刻轮廓，可以产生臂扫描轮廓，其限定臂如何在每个径向位置上移动，从而控制在那些径向位置(和中间位置)处分配的蚀刻剂的量。
如上所述，可以调节参数以控制蚀刻均匀性(即，蚀刻的均匀性以及因此得到的晶片的厚度的均匀性)包括但不限于：臂移动，晶片的旋转速度和该臂在晶片的径向位置上沉积化学蚀刻剂的停留时间。例如，在例如边缘重的晶片中，蚀刻轮廓可以提供在晶片的边缘附近增加停留时间，和/或可以降低旋转速度以在边缘处获得更大的蚀刻深度。
应当理解，参数可以被定义为臂位置或其他变量的函数，因此可以在蚀刻过程的整个过程中变化。例如，在具有径向厚度(例如在特定的径向位置周围重)的基板中，蚀刻配方可以提供，通过降低臂在该位置行进的速度以实现更大的蚀刻深度来实现在该位置处的驻留时间增加。
此外，定制的蚀刻配方可以包括蚀刻时间。蚀刻持续时间是在特定基板上进行蚀刻工艺的时间量，并且可以改变蚀刻持续时间以控制在蚀刻工艺期间去除的材料的量。在基板上执行给定蚀刻配方的时间越长，去除了更多的基板，因此总体厚度减小。
因此，可以通过产生臂扫描轮廓来生成定制蚀刻配方。特别地，配置的处理器可以使用厚度测量和对应的径向位置沿着臂将被编程通过的路径设置点。此外，基于每个径向位置的蚀刻深度，配置的处理器还可以定义在臂移动经过每个点和点之间时臂的速度，以便精确地控制在每个径向位置处蚀刻的材料的量。还可以理解，包括臂扫描轮廓的蚀刻配方还可以限定其他参数，以调整针对每个点/径向位置的蚀刻速率，例如如上所述的旋转速度、浓度、加速度/减速度等。
然后，在步骤875，通过执行一个或多个软件模块730(优选地包括蚀刻工艺模块776)而配置的处理器710可以使蚀刻设备400根据生成的蚀刻配方并且在计算的Spin-D蚀刻时间内蚀刻晶片。
在Spin-D蚀刻步骤中处理晶片之后，可以对于本文中称为Etch-1的一个或多个随后的蚀刻步骤重复步骤855-875。优选地，Etch-1步骤是将TSV显露到期望的显露高度/深度的最终蚀刻步骤，然而，在一些实现方式中，在执行Etch-1显露蚀刻步骤之前，可以执行附加的Spin-D蚀刻步骤直到达到具有所需物理特性的晶片。
更具体地，可以将晶片加载到扫描仪中并在Etch-1步骤之前重新测量，例如以与步骤855-860类似的方式。此外，通过执行一个或多个软件模块730(优选地包括测量模块770)而配置的处理器710可以确定SpinD后厚度。SpinD后厚度可以是在晶片各个径向位置处的晶片的平均径向厚度(测量厚度)。
执行一个或多个软件模块730的处理器710可以根据Spin-D工艺参数来分析所测量的厚度，以调整后续晶片的Spin-D蚀刻配方，软件模块730优选地包括测量模块770、晶片轮廓模块772、蚀刻配方模块774。更具体地，配置的处理器可以将晶片的处理后厚度与所实现的蚀刻轮廓进行比较，以确定由蚀刻设备执行的蚀刻配方是否在期望的位置成功蚀刻了晶片的所需量，并导致处理的晶片具有所需的物理特性，包括厚度均匀性。因此，所配置的处理器可以使用反馈来调整蚀刻配方以更有效地蚀刻随后的晶片。如上所述，根据先前的Spin-D蚀刻速率和蚀刻的材料量，过程控制器可以调整参数以维持已知或一致的蚀刻环境，例如重新计算和/或恢复化学蚀刻剂的浓度并调整化学腐蚀剂温度，这是本领域技术人员将理解的。以下是基于第一蚀刻速率、晶片厚度的变化和Spin-D蚀刻工艺的蚀刻时间来重新计算蚀刻速率的示例性的等式：
执行一个或多个软件模块730的处理器710，还可以根据用于Etch-1过程的目标晶片轮廓来分析所测量的厚度(例如，最终晶片轮廓)，以定义随后的Etch-1过程的蚀刻配方，软件模块730优选地包括测量模块770、晶片轮廓模块772、蚀刻配方模块774、蚀刻配方模块774。例如，类似于关于步骤865和870所描述的过程，配置的处理器可以基于测量的SpinD后厚度和在晶片的各个径向位置处的晶片轮廓中定义的显露高度来计算Etch-1过程的蚀刻深度。以下是用于计算蚀刻深度的示例性的等式：
蚀刻深度[x]＝测量的[x]-显露高度[x]
如前所述，在一些实现方案中，可以执行Spin-D蚀刻步骤以产生包括保留在TSV顶部之上的基板材料的保护层的经处理的晶片，例如，如本文关于图9I所述的。然而，在替代方案中，Spin-D蚀刻步骤可被配置为部分地显露TSV。图9H描绘了在Etch-1蚀刻步骤之前的示例性的Spin-D后晶片990的一部分的横截面，并且示出了部分暴露的TSV 995，测量的晶片991的厚度，显露高度993，通孔高度994，Etch-1蚀刻步骤的蚀刻深度992和Etch-1蚀刻后的期望晶片厚度(例如，显露深度996)。
执行一个或多个软件模块730的处理器710，可被配置为以各种图形格式经由显示器740输出关于晶片测量和与随后的Etch-1蚀刻步骤相关的计算的厚度的信息给操作者/用户，软件模块730优选地包括测量模块770、晶片轮廓模块772和用户界面模块780。例如，图9I描绘了包括与在Etch-1处理步骤之前的晶片轮廓相比沿晶片半径获得的晶片厚度测量的曲线图1000的GUI。如图所示，曲线图描绘了中心区域1006，对应于TSV高度1007的线以及对应于显露深度1008(例如，最终目标晶片轮廓)的线，对应于TSV高度加上蚀刻偏移(例如，要通过Spin-D蚀刻产生的第一目标晶片轮廓)的线1009和对应于跨晶片半径的测量厚度1005(例如，在Spin-D蚀刻之后的实际/当前厚度)的线。
此外，如关于步骤870所述，配置的处理器可以基于在晶片轮廓中定义的测量的SpinD后厚度和显露高度来计算特别是Etch-1过程的蚀刻时间。以下是用于计算Etch-1蚀刻时间的示例性的等式：
此外，配置的处理器可以基于晶片厚度测量是否指示晶片是边缘较重(即，中心轻)、中心重(即，边缘轻)或均匀来选择适当的蚀刻配方，如关于步骤870所述的。配置的处理器还可以存储先前的Etch-1蚀刻时间，可以在Etch-1蚀刻工艺之后调整第二蚀刻速率。以下是定义先前的Etch-1蚀刻时间的示例性的等式：
先前的Etch-1蚀刻时间＝Etchl蚀刻时间
还可以理解的是，如关于步骤870所述，所配置的处理器可以生成定制的蚀刻配方，其包括专门针对晶片定制并且鉴于目标最终晶片轮廓的如测量的臂扫描轮廓。
然后，在步骤880，执行一个或多个软件模块730(优选地包括蚀刻配方模块778)的处理器710可以配置过程控制器705，以使蚀刻设备400根据先前选择的蚀刻配方和所计算的蚀刻时间来蚀刻晶片。
在Etch-1蚀刻步骤中处理晶片之后，在步骤885，可以重复测量步骤855-865，以确认Etch-1工艺实现目标最终晶片轮廓。特别地，Etch-1步骤可以包括：将晶片放置在Isis扫描仪下面；将晶片测量类型设置为“最终”；测量晶片厚度进行最终分析；确定作为测量厚度的平均值的Etchl后厚度；调整第二蚀刻速率，例如，根据以下等式：
第二蚀刻速率＝(.9*第二蚀刻速率)+0.1*((SpinD后厚度-Etch 1后厚度)/先前Etch 1蚀刻时间)。
此外，对Etch-1后厚度测量的分析可以包括验证晶片的厚度以确定是否显露所有TSV，以及晶片是否满足所有规定的标准，例如显露深度、显露公差、均匀厚度公差等以确定晶片处理已经完成。在晶片完成之后，可以对后续晶片重复该过程。然而，如果晶片需要额外的蚀刻，则系统可以重复计算蚀刻深度和蚀刻轮廓的步骤，并且可以再次执行Etch-1蚀刻工艺，直到晶片完成为止。
因此，可以理解，通过将处理后厚度信息与处理前厚度信息进行比较，考虑到相应蚀刻步骤的期望结果，在蚀刻工艺的每个阶段，配置的处理器可以确定通过蚀刻装置执行的蚀刻配方是否在期望的位置成功蚀刻了所需量的晶片，并导致具有期望的物理特性(包括厚度均匀性)的经处理的晶片。基于比较，配置的处理器可以调整随后的蚀刻步骤的蚀刻配方，以补偿之前的蚀刻步骤中的任何缺陷。此外，如上所述，配置的处理器可以分析在整个过程850中进行的厚度测量，并调整晶片轮廓参数并蚀刻用于随后正在处理的晶片的配方。例如，如前所述，配置的处理器可以调整第一和第二蚀刻速率。此外，关于TSV的实际高度的信息可以输入到晶片轮廓。此外，优选地，可以基于处理前面的晶片的实际结果来调整用于处理后续晶片的第一和/或第二蚀刻配方。更具体地说，处理器可以将蚀刻后步骤厚度测量值与处理前厚度测量值和相应晶片轮廓进行比较，以确定蚀刻设备执行的蚀刻配方是否在期望的位置成功地蚀刻了所需量的晶片，并得到在具有期望物理特性(包括厚度均匀性)的处理晶片。在各个蚀刻步骤不成功的情况下，过程控制器可以调整后续晶片的蚀刻配方。
虽然关于步骤870-880所描述的过程包括基于测量的晶片的SpinD后厚度以及后Spin-D后晶片是否满足目标晶片参数来产生专门用于Etch-1蚀刻步骤的蚀刻配方的步骤，但是它可以应当理解，可以重复用于计算Spin-D蚀刻配方并在Spin-D蚀刻步骤中蚀刻晶片的步骤，直到第一目标晶片轮廓达到规定的程度。例如，具有规定的表面粗糙度和规定的RST的具有覆盖层的晶片可以通过一个或多个具体定制的Spin-D蚀刻步骤来实现。因此，Etch-1蚀刻配方可以从晶片到晶片更加均匀地应用，并可通过对蚀刻配方的最小调整来实现满足目标最终晶片轮廓参数的晶片。
因此，执行过程流程800和850的系统100提供完全自动化的生产级别解决方案，其使用专门的计量来实时地为每个蚀刻步骤基于已经在晶片上执行了的蚀刻步骤和/或基于先前蚀刻的晶片生成针对每个晶片专门定制的蚀刻配方；并使用单个晶片湿蚀刻设备蚀刻晶片。因此，该系统可以实现精确的蚀刻深度、厚度均匀性，并且通常产生较高质量的晶片，最大限度地减少浪费并实现与单个晶片湿蚀刻工艺相关的优点。
如上所述，测量步骤和蚀刻步骤都作为由位于单个壳体内的互补装置定义的集成系统的一部分来执行。
在这种情况下，应当注意，尽管前面的描述大部分涉及用于执行湿蚀刻工艺的系统和用于湿蚀刻晶片以显露TSV的方法，但是本文公开的系统和方法可以类似地部署和/或实现在远远超出引用的场景之外的场景、情况和设置中。可以容易地理解，用于执行湿蚀刻工艺的系统可以在几乎任何场景中被有效地采用，其中将晶片在一个或多个单晶片湿蚀刻台中蚀刻到目标晶片轮廓(例如，期望的表面粗糙度、厚度均匀性、显露高度和总厚度等)。
还可以容易地理解，关于生成蚀刻配方的步骤、修改晶片轮廓和臂扫描轮廓等的步骤中描述的一个或多个步骤不限于湿蚀刻工艺。特别地，如上所述，产生臂扫描轮廓可以在实际上任何场景中实现，其中期望创建用于臂在处理环境中行进的定制路径。例如，可以以与上述基本上相同的方式产生臂扫描轮廓，其可以应用于其中臂扫描轮廓控制将清洁溶液分配到晶片上的晶片清洁应用。通过引用并入本文的共同所有的美国专利申请No.62/073,727公开了臂扫描轮廓的产生，并且其中的教导可以与本教导一起实现。
以下实施例是本文所述工艺的实施的示例；然而，应当理解，这些实施例不以任何方式限制本发明。
实施例
半导体终端用户的移动性和性能要求不断将半导体器件的几何尺寸推向较小的尺寸。同样的压力也导致了半导体封装行业的许多创新。这些创新之一是硅通孔(TSV)3D封装技术。硅通孔已经成为3D封装中的关键技术，通过减少互连长度来提高器件速度，并通过增加互连密度来降低封装形状因数。TSV过程有三种不同的集成方案：通孔先，通孔中间和通孔最后。通孔先工艺在前端工艺之前在基板硅中形成TSV。通孔中间工艺在前端或者与常规晶片工艺流程的互连步骤形成TSV。完成BEOL处理后，通孔最后工艺使从晶片背面进行TSV。在通孔先和通孔中间TSV集成流程中，Si晶片必须从背面变薄，以显露晶片的Cu TSV以与另一晶片或芯片接触。通常，通过研磨晶片的背面、CMP研磨以除去表面下损伤并消除晶片中的应力，然后用等离子体或湿蚀刻以显露Cu TSV，来实现该变薄。CMP工艺涉及使用昂贵的浆料和关键清洗后步骤来去除浆料颗粒和其它引入的污染物。干蚀刻工艺通常需要昂贵的设备和蚀刻气体。另一方面，诸如KOH和TMAH的湿化学品已被用作用于等离子体蚀刻的成本有效的湿蚀刻替代物以显露TSV。虽然KOH是合适的蚀刻剂，但是在KOH蚀刻过程中，KOH在晶片表面上添加金属离子(K+)污染物。通常，在KOH蚀刻之后需要清洁工艺，以除去残余的K+，特别是当KOH用于显露TSV时。额外的清洁过程降低了工具的生产量，因此在大规模生产中是不希望的。已经使用四甲基氢氧化铵(TMAH)代替TSV中的KOH显露湿法加工以消除金属污染。但是，TMAH是有毒的。一些半导体制造商尽可能地避免它。其他TSV显露蚀刻剂是市售的并且适用于本发明，包括TSV显露蚀刻剂，其可从SACHEM以商品名SMC6-42-1获得，该蚀刻剂不含TMAH或含金属(无机)氢氧化物。如上所述，在进行显露蚀刻时，蚀刻剂优选用于蚀刻晶片材料(例如硅)，而不是形成TSV的材料，包括例如但不限于导电材料(例如铜)和围绕导电材料的氧化物衬垫。如本文进一步所述，合适的各向异性显露蚀刻剂包括高碱性蚀刻剂。
试样测试
在所有实验室试验中都使用了具有[100]取向的P型单晶硅晶片制成的约20×20mm的试样。预先测定试样表面积，用2％HF预处理以除去天然氧化物，并预称重。然后将试样浸没在PTFE烧杯中的蚀刻溶液中一段特定的时间。温度控制在所有测试的75℃，除非另有说明。在指定的蚀刻周期后，从蚀刻剂中取出试样并立即用去离子水(DI water)冲洗，然后用IPA冲洗。然后使用N2将试样干燥，并称重以计算总蚀刻量和蚀刻速率。
晶片测试
在商业级SSEC 3300ML单晶片工艺工具上蚀刻研磨后晶片和Si测试晶片(全部为300mm)。开发了工艺和设备参数，以获得最佳的蚀刻速率、表面粗糙度和表面缺陷。通过测量蚀刻前和蚀刻后晶片厚度，使用ISIS StraDex f2-300IR传感器确定蚀刻量。使用KLAP16表面轮廓仪测量表面粗糙度，并用Veeco Icon AFM进行评估。使用Hitachi S-3700NSEM对表面缺陷和条件进行了评估。最后，在使用测试晶片确定的优化化学和设备条件下处理生产TSV晶片。
结果与讨论
蚀刻速率和选择性
对于成功的湿法工艺，高硅蚀刻速率是优选的，因为它确定了生产量，这是该工艺的关键成本因素之一。表1比较了来自示例性烧杯试验的[100]Si晶片、热氧化物(Tox)和Cu(溅射膜)蚀刻速率。氢氧离子[OH-]被认为是强碱溶液中的主要活性硅蚀刻物质，通过以下通常的硅蚀刻反应
Si+2OH-+2H2O·Si(OH)2O22-+2H2
[OH-]浓度保持在相同水平(<2M)。温度保持在75-80℃。如表所示，SMC6-42-1蚀刻速率分别比相同摩尔浓度的TMAH和KOH快约2倍和4倍。应该提到的是，KOH在较高浓度下更快地蚀刻Si(100)，例如2.2-3.6M(12.5-20％)。
在显露蚀刻期间，蚀刻剂不会显著地蚀刻在TSV中使电镀铜TSV与本体硅绝缘的氧化物衬垫。这个要求是行业偏好强碱蚀刻剂而不是基于HF的酸性蚀刻剂(如HF/HN03)的主要原因。
表1的数据表明，SMC6-42-1具有与TMAH和KOH相同的Tox蚀刻速率，但由于高Si蚀刻速率，选择性为2倍。这些蚀刻剂中的Cu蚀刻速率是相当的，并且处于lnm/min的低水平。在正常情况下，由于TSV被氧化物覆盖，所以在显示蚀刻期间Cu TSV不被暴露。因此，Cu蚀刻速率不如氧化物蚀刻速率那么关键。
表1烧杯试验中Si、Tox和Cu蚀刻速率的比较
蚀刻剂 Si(100)ER(nm/min) Tox ER(nm/min) Cu ER(nm/min)
SMC6-42-1 1600 0.11 1.05
TMAH 800 0.1 0.9
KOH 363 0.1 1.0
通过有希望的烧杯测试结果，在常规测试晶片和研磨后的晶片上使用SSEC单晶片处理器测试新的Si蚀刻剂。使用与实际TSV器件晶片相同的研磨参数，通过Strasbaugh将研磨后的晶片减薄。因此，表面粗糙度、波纹度、纹理和厚度变化与TSV晶片的情况下相同。表2总结了在SSEC单晶片工具中生成的蚀刻数据。
表2.商业级SSEC单晶片工具中的研磨后晶片ER
表2中的数据表明，在测试条件下，SMC6-42-1蚀刻Si显著高于TMAH和KOH。特别令人感兴趣的是，SMC6-42-1的较高的硅蚀刻速率仅利用TMAH和KOH摩尔浓度的1/3和1/4实现。
在商业工具和烧杯试验中，SMC6-42-1之间观察到显著的ER差异。这可能是由于当在晶片表面上扩散到薄膜时蚀刻溶液的温度下降引起的。在实验室设置中，将小试样浸没在保持恒温的较大量的溶液中。
表面粗糙度
表面粗糙度影响TSV显露工艺后的膜沉积，优选在大批量生产中进行测试和严格控制。因此，使用AFM和/或轮廓仪测量在商业级SSEC单晶片处理器上测试的所有晶片的表面粗糙度(蚀刻工艺之前和之后)。图10示出了研磨后和SMC6-42-1蚀刻后的TSV晶片的表面(TSV晶片表面研磨后的AFM图像(左)和10-μm蚀刻后的AFM图像(右))。
如上图所示，研磨后TSV晶片看起来粗糙，具有最高峰值高达50nm的可见研磨痕迹。在10μm的化学蚀刻之后，最大峰值低于15nm。大部分粗糙度通过化学蚀刻去除。这里，应用的化学蚀刻工艺是两步法。首先，使用HF/HNO3蚀刻晶片，其以非常快的蚀刻速率各向异性地蚀刻硅，取决于要除去的硅的量，其高达10μm/min。基于HF的化学品不能用于显露TSV，因为它将蚀刻TSV中的SiO2衬垫和Cu。各向同性蚀刻用于快速平滑研磨过程中产生的峰和谷。优选使用各向异性蚀刻剂来完成蚀刻剩余的硅以显露TSV。众所周知，各向异性蚀刻在单晶硅表面上留下了明确的金字塔和凹坑。SMC6-42-1专门用于防止凹坑和金字塔形成。然而，如前所述，上述蚀刻剂仅仅是示例性的而不是限制本发明的范围，这在本文描述的方法中广泛实施。
用SMC6-42-1的特殊配方测试了两种湿化学TSV显露方案。首先，将晶片研磨，然后CMP抛光，并使用SMC6-42-1进行蚀刻。第二，将晶片研磨，然后使用HF/HNO3(各向同性)蚀刻，然后使用SMC6-42-1进行各向异性化学蚀刻工艺。各向同性和各向异性蚀刻都在SSEC单晶片工具中进行。使用轮廓仪测量蚀刻前和蚀刻后晶片表面粗糙度，并在下表中报告。如数据所示，对于研磨/CMP/蚀刻工艺，化学蚀刻将晶片表面粗糙度(Ra)从约15增加到约23。然而，对于研磨/蚀刻工艺，化学蚀刻工艺将晶片表面粗糙度从约75A显著降低至约22A，与从研磨-CMP-蚀刻工艺获得的相同。
晶片# 工艺 Ra Pre(A) Ra后(A)
1 研磨/CMP/蚀刻 19 23.55
2 研磨/CMP/蚀刻 12.5 24.85
3 研磨/CMP/蚀刻 14.9 26.25
4 研磨/CMP/蚀刻 11.55 18.05
5 研磨/蚀刻 86.9 22.25
6 研磨/蚀刻 62.4 21.65
7 研磨/蚀刻 73 27.5
8 研磨/蚀刻 77.5 16.45
CMP或湿化学工艺的一个功能是去除机械表面下损伤并释放由研磨工艺引起的表面下应力。使用TEM对研磨后的晶片的横截面进行成像，并进行两步湿式化学蚀刻后的晶片的横截面进行成像。TEM结果示于以下图像(顶部图像下方：接近表面的研磨后晶片横截面的TEM图像；底部图像下方：两步湿蚀刻后的研磨晶片的横截面TEM图像(～10μm硅去除)。
图11A示出了靠近表面的晶片横截面的TEM图像。图11A清楚地显示了深达约100nm的表面下损伤。从表面到体积的微小对比度变化表明，在进入体积约300nm的表面处存在应力。在两步湿化学蚀刻之后，如图11B的TEM所示去除了表面下损伤和应力。该TEM和粗糙度数据表明，CMP工艺步骤可以用湿蚀刻工艺代替。
TSV晶片结果
在研磨过程后接收TSV生产晶片。使用本文所述的两步化学蚀刻来处理晶片，并且在该实验中使用HF/HNO3和SACHEM SMC6-42-1作为两种蚀刻剂。在SSEC单晶片工具上成功地处理了晶片，并具有最佳的已知参数。TSV清洁地显露，晶片表面光滑。
SMC6-42-1配制为快速蚀刻速率和光滑表面光洁度而不使用TMAH。组成物列于表4中。其使用LD50作为指标的大鼠皮肤暴露的毒性数据列于表5。
表4.SMC6-42-1组分
组分 浓度(wt％) 用途
有机碱(非TMAH) 8-25 蚀刻剂
有机添加剂 <1 蚀刻增强
DI水 74-91
表5.SMC6-42-1和TMAH的LD50的比较
组分 LD50(mg/kg)
SMC6-42-1 1000
TMAH 157
LD50是在给定时间内与试验化学品皮肤接触后，试验大鼠的50％以上的生存率的剂量。一般来说，LD50越高，化学品毒性越小。如表5所示，大鼠皮肤暴露的SMC6-42-1LD50为1000mg/kg，比TMAH高5倍以上。
蚀刻轮廓控制
研磨后TSV晶片具有显著的厚度变化。这些变化或不均匀性可来自所使用的研磨机和/或来自用于将装置晶片安装到载体上的粘合剂层的厚度变化。这些非均匀性通常本质上是径向的，这是由于引起它们的过程导致的，例如图12所示的顶部曲线。换句话说，残留基板材料层(RST)的厚度通常在特定的径向位置(例如，在给定距离或距离中心的距离的范围内围绕晶片的中心的环形区域)是大体一致的，但是与一个或多个其他径向位置的RST不同。在这种情况下，晶片具有中心和边缘较厚的轮廓。进入的厚度变化可能导致严重的问题，如未显露的TSV。为了解决这种不均匀性问题，示例性的单晶片处理系统和方法将晶片厚度测量传感器集成在系统中，例如但不限于ISIS StraDex f2-300。传感器结合在系统设计中的独立的室中，从而消除了离线厚度计量的需要。ISIS StraDex f2-300传感器使用1300nm波长的光谱相干干涉测量，以获得厚度测量值。例如，控制系统利用跨越晶片直径进行的测量。前馈控制系统使用处理前厚度测量来调整特定径向位置的蚀刻深度，以补偿进入的厚度变化。此外，反馈控制机构利用处理后进行的厚度测量来调整后续晶片的蚀刻时间，从而解决蚀刻速率的变化。这种闭环过程控制对于大批量制造尤为重要。在图12中，(底部曲线)示出了在显露蚀刻之后的TSV晶片上的实际测量结果(图12示出了在线测量的初始厚度(顶部曲线)、通孔深度/高度(中间曲线)和显露蚀刻后的TSV晶片厚度)。
如上图所示，通过测量进入的晶片厚度并将该数据向前馈送到控制算法，单晶片工艺系统自动调整工艺参数以补偿较厚的边缘区域(例如，在距离中心100-150mm的范围内的径向位置)和较厚的中心区域(例如，距离中心0-50mm的径向位置)。结果是蚀刻后厚度变化的减小并且将TSV均匀地显露到期望的显露高度的±1.0μm内。测量进入晶片厚度以及控制蚀刻后晶片厚度和径向分布的能力在大批量生产中提供了巨大的优势。
随着蚀刻显露TSV，显露蚀刻剂不优先沿着TSV的侧壁攻击。图13示出已经显露的TSV的断裂横截面。氧化物衬垫和阻挡金属是完整的。在硅和TSV之间的交点处没有观察到凹陷。
如本文所述，本发明涉及湿蚀刻工艺，其是CMP/等离子体蚀刻TSV显露工艺的简单和成本有效的替代方案。本文所述的工艺使用两个蚀刻阶段，并且在单晶片工艺工具内提供总体快速蚀刻速率和高选择性。与目前在工业中使用的传统Si蚀刻剂相比，本发明的蚀刻速率提高了50％以上。通过在单晶片工艺系统中组合硅厚度测量和湿蚀刻，该平台可提供较低的拥有成本和对于大批量生产的出色的生产过程控制能力。
如前所述，上述示例和数据本质上仅仅是示例性的，而不是对本发明的范围的限制。
如上所述，两步(两阶段)蚀刻工艺包括第一步骤，其集中在使表面平滑并且以高蚀刻速率(SPIN-D蚀刻)消除径向相关的晶片厚度不均匀性。第二步对基板材料(例如硅)是选择性的，而不侵蚀氧化物衬垫和金属柱。对于第一步，使用硅的各向同性湿蚀刻来提供表面粗糙度的平滑化以及实现高蚀刻速率。可以使用任何数量的不同的蚀刻剂，例如含有硝酸和氢氟酸的混合物作为活性蚀刻成分的蚀刻剂。硝酸作为氧化剂将表面转化成氧化硅，然后HF蚀刻氧化物。为了在单晶片旋转处理器中使用，添加具有较高粘度的化学品可提供更均匀的晶片表面蚀刻。磷酸和硫酸可由于它们的粘度可以加入，不会化学参与蚀刻反应。这些粘稠酸的添加不会改变化学动力学，但是由于粘度的增加会增加质量传递阻力。此外，化学品的比例会影响表面粗糙度。在高HF和低硝酸浓度下，该过程与温度非常有关。此外，反应速率不能容易地控制，导致硅表面不稳定。在低HF和高硝酸含量下，由于更大的扩散受限反应而导致光滑的、抛光的表面。随着粘性酸的添加，对于相同的去除速率，表面粗糙度更有效地降低。使用旋转蚀刻系统可以优化此步骤。此外，化学反应速率以及旋转工艺参数对整体均匀性和表面光洁度有显著影响。可以选择工艺条件以定制更平滑表面的蚀刻速率并补偿研磨后晶片的不均匀性。
对于第二步，如上所述，使用选择性蚀刻工艺来显露金属TSV。化学物质是选择性的，因为它蚀刻晶片基板材料并且不会侵蚀TSV的氧化物衬垫或金属。硅表面清洁且光滑，消除与研磨有关的应力。在硅厚度和通孔深度中的径向不均匀性的补偿通过径向蚀刻轮廓的修改来实现。集成晶片厚度测量系统提供关键信息以控制蚀刻工艺。由于化学蚀刻工艺的选择性，氧化物隔离衬垫保持完整。
取决于工艺参数，单晶片蚀刻工艺可以通过蚀刻更多或更少的晶片表面上的特定径向位置来补偿径向非均匀性。这使用如本文所述的化学分配的可控非线性运动曲线来实现。事实上，这种补偿方法对于提供蚀刻工艺是重要的。本文描述的工具通过集成的红外测量来确定硅厚度。集成厚度测量允许在蚀刻工艺之前立即为每个晶片计算定制的蚀刻配方。蚀刻后测量确认了蚀刻适当量的硅。在蚀刻之前测量硅厚度对于显露过程至关重要，但是必须与距表面的TSV的深度的先前知识相结合。优选地，制造商具有形成TSV的金属柱的精确尺寸。基于TSV的深度和处理后所显露的Cu柱的期望高度来确定要蚀刻的硅的量。
对于上述工具，晶片厚度测量传感器已被并入系统设计中的单独的室中，以便提供蚀刻工艺的闭环前馈控制。传感器测量器件晶片的实际厚度，而不是包括载体和粘合剂的整个叠层。在晶片的直径上进行多次测量。当通孔被蚀刻和填充时，通孔深度的测量必须在线前端(FEOL)工艺中预先进行。数据被组合以允许计算硅蚀刻深度和径向分布。
在一个实施例中，由于化学反应改变了化学性质，单晶片蚀刻工具中的蚀刻速率可能随着时间的推移而降低。可以通过引入化学补充来维持恒定的蚀刻速率。为了确保进行适当的化学补充，通过测量在前一个晶片上蚀刻的硅的量来监测蚀刻速率。因此，可以计算蚀刻速率并将其用于下一个晶片以提供闭环工艺控制。使用该蚀刻速率来计算具有径向变化的投影蚀刻时间。径向蚀刻速率的变化是基于硅晶片的厚度减去TSV的深度加上要显露的TSV的量来选择的。在这个实施例中，TSV暴露5μm。研磨后硅的初始厚度变化为4.4μm。然而，TSV深度变化为1.5μm，这也必须考虑在蚀刻计算中。使用相同的5μm显露实施例，如果蚀刻在没有补偿径向变化的情况下完成，则显露高度将变化硅非均匀性的初始的4.4μm，以及TSV的1.5μm的变化。一些TSV可以暴露超过10μm，并且可能导致后续再分配层(RDL)处理期间的机械故障。使用蚀刻轮廓来补偿进入的硅厚度变化和TSV的已知变化，所得到的显露高度在期望的5μm显露高度周围的±1μm范围内。
连续厚度测量允许确定蚀刻速率，并且不仅为下一个要处理的晶片前向进给，而且还考虑到当前晶片的处理中。如果在蚀刻阶段之后的最终硅厚度测量不在规格范围内，则晶片可以返回蚀刻室进行进一步处理。
在一个或多个实施方案中，软件模块730还可以包括臂扫描轮廓模块782，用于生成定制的臂扫描轮廓，如上所述并在此进一步描述。
定制的臂扫描轮廓允许用户以图形方式创建和修改分配臂在基板上行进的路径，包括在该轮廓中的给定点处臂将以什么速度移动。轮廓由配置的处理器基于与线图的用户交互来动态创建。通过点击并拖动定义线的点直到创建所需的分配路径，可将线形成所需的臂运动曲线。轮廓中的每个点表示沿着该路径的给定位置处的臂速度。
可以由过程控制器705基于来自用户的使用用户界面并由处理器710接收到的输入来创建/修改定制臂扫描轮廓，处理器710通过执行一个或多个软件模块730来配置，所述软件模块730优选地包括用户界面模块780和晶片轮廓模块772和臂扫描轮廓模块782。
更具体地，配置的处理器可以显示本文称为臂扫描轮廓向导的图形用户界面，通过该臂扫描轮廓向导，用户可以与系统交互。“臂扫描轮廓向导”用于生成基于预定义模板的新的臂扫描轮廓。生成后，可以更改默认轮廓以适应分配应用程序的特定要求。此外，用户还可以输入晶片数据/参数。例如，可以使用“晶片信息”页面来输入晶片的直径以及其它。直径单位可以选择为“mm”或“in”。
关于臂扫描轮廓，轮廓可以基于臂扫描模板。配置的处理器可以提示用户选择模板，用户可以在从所选模板生成后自定义轮廓。图14A描绘了用于扫描路径模板选择的示例性的GUI。例如，模板选择1402可以包括“中心重”，“中心轻”和“线性”(例如，均匀)。
当选择“中心重”和“中心轻”模板时，可以提示用户输入将为该轮廓生成的“最小速度”1404和“最大速度”1404。对于“中心重”轮廓，“最小速度”表示晶片中心的臂速度，“最大速度”表示晶片边缘的臂速度。“中心轻”轮廓是相反的情况，其中“最小速度”表示晶片边缘的臂速度，而“最大速度”表示晶片中心处的臂速度。
当选择“线性”模板时，可以提示用户输入“最大速度”。“最大速度”表示在晶片上的所有位置的轮廓中将产生的臂速度。如果在晶片表面的左侧执行的所有臂运动也将在晶片表面的右侧执行，则可以通过用户实现对称特征来减少创建最终轮廓的时间。对称特征使得配置的处理器将晶片表面左侧的图形上的所有点布置反映到晶片表面的右侧。用户可以点击“启用对称”复选框激活对称功能，如图14A所示。根据收到的信息，向用户显示图形，并且图形左半部分执行的所有点编辑操作将反映在图的右半部分。可以随时对每个轮廓图进行对称切换ON/OFF。如果未启用对称性，则轮廓图形的所有区域都可用于点放置和编辑。
配置的处理器可以生成并显示“轮廓摘要”页面，其中显示在向导期间进行的选择列表，这些设置将用于生成臂扫描轮廓。此外，配置的处理器可以在使用“手动扫描轮廓向导”创建时自动保存轮廓。
此外，臂扫描轮廓数据可以由配置的处理器自动导入，例如，基于在结合图8B描述的晶片轮廓中阐述的信息，另外地或替代地，模板轮廓可以从蚀刻轮廓导入，包括在步骤870生成的臂扫描轮廓。
此外，臂扫描轮廓数据可以从用户提供的表或文件导入。通常，臂扫描轮廓数据可以包括晶片表面上的位置以及在该位置处的头部的相应速度。虽然这些信息可以以表格形式显示，但是配置的处理器可以以图形的形式显示臂扫描轮廓。
臂扫描轮廓图包含表示分配臂将跟随的运动路径的连续线(线性或弯曲)，包括沿着路径的多个点位置中的每一个处的臂速度。如本文进一步描述的，根据本发明的一个或多个实施方案，可以通过编辑和删除现有点并且通过用户与路径的图形表示交互添加新点来改变轮廓路径。用户交互由配置的处理器接收，并且通过基于与图上的点的用户交互来修改点对应的位置和对应的速度，将交互转换成对臂扫描简档的相应调整，如本文进一步描述的。几个功能允许高度的定制化。此外，根据所公开的实施方案，本申请操纵超出了简单的拖放功能，例如通过跟踪启动选择的相对位置和完成选择的后续相对位置(即，点击被释放)并确定这些修改的有效性。在释放点，可以将调整转换成相应的臂扫描参数，并且在完成对臂扫描轮廓的修改后，可以生成更新的指令并将其发送到被配置为执行该过程的一个或多个设备。
图14B描绘了经由GUI显示给用户的臂扫描简档的示例性的图形。图形的x轴1410表示分配臂跨越晶片表面的直径的位置。位置值是相对于晶片的中心，0.00示出在轴的中点。以这种方式引用位置允许将单个轮廓应用于多个处理室。
图14B所示以及这里进一步描述的实施例表示200mm的晶片。注意，x轴看起来设置为250mm晶片，因为轴值范围为-125.00mm至125.00mm。这是因为在轴的每一侧的末端附加额外的距离，以允许臂开始和结束运动超过晶片边缘，并且给予臂当晶片边缘(在-100mm和100mm的点处表示)在分配功能期间达到时以全速所需的距离。表示与晶片表面不一致的位置的图形的区域(例如，距离中心超过100mm)可以用淡黄色填充物或阴影着色。
曲线图的y轴表示臂将在给定的x轴位置值处移动的速度。请注意，尽管曲线图中第一个和最后一个点的位置值可以改变，但它们的速度值最好设置为允许的最小值，并且曲线图可以被配置为不允许为这些点改变速度值。
如前所述，“对称”功能自动将对晶片左半部分的轮廓所做的更改反映到晶片的右半部分。这允许跨越晶片中心的对称轮廓路径。启用对称(Symmetry)时，图形的右半部分可以被禁用，并且在该区域不允许点更改(反之亦然)。该区域是浅灰色的，以进一步表明对称处于活动状态。图14C描绘了曲线图并概述了曲线图1414的禁用的右半部分。
用户还可以单击“对称”复选框以禁用对称。禁用对称后，轮廓图的右侧将启用，并且从图形左半部分反映的点将可用于单独编辑。如果重新启用对称，则图形右半部分的所有点将被替换为从图形左半部分反映的点。
如果启用对称功能，配置的处理器将图形左半部分的所有点位置反映到图形的右半部分。随着分配臂来回扫描，当臂减速停止然后再次加速以沿相反方向移动时，分配可能在边缘位置附近发生较长时间段。为了帮助减轻在这种情况下的过度蚀刻，可以通过将排除边界(Exclusion Border)滑动到图形上所需的位置，由用户创建或修改排除区域。排除边界1416在图14D中突出显示。当分配路径被执行时，不包括排除区域内的点，这意味着喷嘴不会在分配路径内的位置分配蚀刻剂。
如图14C所示，排除边界的顶部包含抓取栏1418。用户可以单击并按住抓取条，然后将鼠标移动到图形的x轴上，以更改排除边界的位置。在GUI上，排除区域可能显得灰暗，排除区域内的所有位置将被除去，除了放置在最小允许速度值的单个位置之外，从而可以正确地发生随着方向改变的臂的减速度/加速度。图14E中示出了应用的排除区域(灰色输出)的实施例。因此，这样的图形输入指令被配置的处理器接收，并且对臂扫描轮廓的对应点进行相应的调整。
此外，配置的处理器便于其中可以添加、编辑和删除沿着臂扫描路径的轮廓点的系统，以便创建符合给定过程的要求的臂扫描轮廓。
通过用户界面，用户可以点击图形区域中的一个点来选择它。如图14F所示，所选点1420将突出显示，其位置和速度值将显示在图形右侧“选定点”区域1422中的“位置”和“速度”编辑框中。如果启用对称，则只能选择图形左半部分的点。如果当前没有选中任何一个点，则“选择点”编辑框将被禁用。
可以使用两种不同的方法来改变点的位置和速度值。用户可以在图形上水平点击并拖动点，以更改臂扫描轮廓中该点的臂位置。用户可以单击并垂直拖动一个点，以便更改在轮廓中该点位置的臂速度。当点被拖动时，其变化的位置和速度值将显示在“选定点”编辑框中。
如图14G中所示，点1426将随着鼠标光标被拖动而突出显示，并且虚线将其连接到其原始位置1428处的点。实线还将将被拖动的点连接到与其相邻的点，以便用户可以获得当释放鼠标按钮时会产生什么结果的视觉感受。配置的处理器将接收用户输入，并将用户输入转换为相应的位置和速度值，以便根据用户输入更新轮廓。此外，配置的处理器还可以验证用户输入的有效性和对速度和位置的相应变化。例如，臂的操作约束可以包括在给定距离上的最大加速度。因此，配置的处理器可以确定在被调整的点1428与之前的点1430或随后的点1432之间的位置变化和速度变化是否违反任何这样的约束。可以理解，其他这样的处理约束可以被配置的处理器监视。例如，系统还可以防止将点移动到除了前一个或后续点的位置。
作为警告，配置的处理器可以显示警报，例如，如果某个点被拖动到到该点的加速度的值大于推荐最大值或者来自该点的加速度的值大于推荐最大值的某个位置，则该点将以不同的颜色显示。将点移动到这样的位置不需要被系统阻止。然而，分配臂可能不能成功地执行运动。
此外，可以使用GUI上的所选点区域手动调整位置和速度的更改。例如，用户可以单击点1428来选择它，并且点的位置和速度值将出现在“选择点”区域1422中。然后，用户可以将所选择的点的期望位置和速度值输入到编辑框中。用户也可以使用每个编辑框中的向上/向下箭头来改变位置和速度值。如果启用对称性，则图形左半部分的任何点更改将自动由配置的处理器反映到图形的右半部分。
此外，点可以被添加到图形线中，例如，通过将鼠标指针放置在两个相邻点之间的任何线段(例如，段段1434)上并提供指示处理器添加点(比如点击鼠标左键)的用户输入来增加臂扫描轮廓的分辨率。添加点将自动选择，并且可以显示为石灰绿色。因此，配置的处理器将通过利用现有点之间的相应位置和速度值插入条目到臂扫描轮廓中，使用新点和相应的速度来更新臂扫描。类似地，用户将鼠标指针放在所需点上，然后点击鼠标右键可以从线图中删除点。例如，如图14H所示，将选择点1436，并将显示上下文菜单。用户可以从上下文菜单中选择“删除”，删除该点，然后确认删除。此外，用户与窗口右下角附近的下拉列表进行交互，可随时在“mm”和“英寸(inch)”之间更改图形的当前单位选择。基于这样的输入，所有点值和图形轴值将被转换为由配置的处理器选择的新单位，并将更新的单位自动保存到臂扫描轮廓中。
臂扫描轮廓模块还配置处理器以提供多个臂扫描轮廓配置选项。轮廓配置选项可以包括定义要为中心重和中心轻轮廓生成的点数。
在某些实现中，默认情况下，当在“臂扫描轮廓向导”中选择了“中心重”或“中心轻”模板时，会沿着连续臂扫描路径生成20个轮廓点。但是，要生成的点的默认数量可以更改为任何值，例如10点到64点(含)。使用线性模板生成的轮廓使用四个点来创建。在某些实现中，此值不能更改，但是可以在轮廓生成后对其进行编辑、添加和删除。图14I描绘线性模板的示例性图形显示。
如上所述，配置的处理器可以对对路径上的点的位置和对应的速度的修改实施限制。默认情况下，用户可以在图形上的任意位置拖放点，而不考虑相邻点的位置。这种徒手方法使用户在创建臂扫描轮廓时具有最大的灵活性。然而，用户有责任确保所有点都以从左到右增加的位置值放置。然而，配置的处理器可以评估修改的轮廓，如果不符合该条件，则显示一个对话框，警告用户尝试在系统100中实现轮廓。执行相对点放置的功能可以由用户输入/命令，例如，单击GUI中的“强制相对点放置”复选来实现。当复选时，处理器阻止点移动到其每个相邻点的另一侧。
在这种情况下，应当注意，尽管前面的描述大部分涉及用于执行湿蚀刻工艺的系统和用于湿蚀刻晶片以显露TSV的方法，但是本文公开的系统和方法可以类似地部署和/或实现在远远超出了引用的场景的场景、情况和设置中。可以容易地理解，用于执行湿蚀刻工艺的系统可以被有效地用于在几乎任何将单晶片湿蚀刻台中的晶片蚀刻成所需的表面均匀性和厚度的场景中。
还可以容易地理解，关于生成蚀刻配方的步骤、修改晶片轮廓和臂扫描轮廓等的步骤中描述的一个或多个步骤不限于湿蚀刻工艺。特别地，如上所述，产生臂扫描轮廓可以在实际上期望创建用于臂在处理环境中行进的定制路径的任何场景下实现。例如，可以基本上以与上述相同的方式产生臂扫描轮廓，其可以应用于其中臂扫描轮廓控制将清洁溶液分配到晶片上的晶片清洁应用。
应当理解，附图中相同的附图标记通过几个附图表示相同的元件，并且并非所有实施方案或布置都需要参照附图描述和示出的所有部件和/或步骤。
因此，本系统和方法的说明性的实施方案和布置提供了用于湿蚀刻晶片的系统、过程和计算机实现的控制方法、计算机系统和计算机程序产品。附图中的流程图和框图示出了根据各种实施方案和布置的系统、方法和计算机程序产品的可能实现的体系结构、功能和操作。在这点上，与计算机实现的方法有关的流程图或框图中的每个块可以表示包括用于实现指定的逻辑功能的一个或多个可执行指令的模块、段或代码的部分。
还应该注意的是，在一些替代的实施方式中，块中记录的功能可能不按照图中所示的顺序进行。例如，依次示出的两个块实际上可以基本上同时执行，或者有时可以以相反的顺序执行块，这取决于所涉及的功能。还将注意到，框图和/或流程图的每个块和方框图和/或流程图说明中的块的组合可以由执行指定功能或动作的专用基于硬件的系统或专用硬件和计算机指令的组合来实现。
本文使用的术语仅用于描述特定实施方案的目的，而不意在限制本发明。如本文所使用的，单数形式“一”，“一个”和“该”也旨在包括复数形式，除非上下文另有明确指示。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包括有”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组合。
此外，这里使用的措辞和术语是为了描述的目的，不应被视为限制。“包含”，“包括有”或“具有”，“含有”，“涉及”及其变体的使用意图包括其后列出的项及其等同物以及附加项。
上述主题仅通过说明的方式提供，不应被解释为限制性的。可以对本文描述的主题进行各种修改和改变，而无需遵循所示和所描述的示例实施方案和应用，并且不脱离所附权利要求中阐述的本发明的真实精神和范围。

Claims (49)

1.使用单晶片湿蚀刻具处理系统湿蚀刻晶片以生产处理后的晶片的方法，在晶片表面下方嵌入有TSV，所述单晶片湿蚀刻具处理系统包括多个台子，每个所述TSV从所述表面突出规定显露高度，所述方法包括以下步骤：
在测量台处测量晶片的初始厚度；
在第一蚀刻台处，根据第一蚀刻配方蚀刻晶片的表面，并使用第一蚀刻剂来薄化晶片材料，并在TSV之上留下具有规定残留基板材料厚度(RST)的残留晶片材料层，其中所述第一蚀刻配方基于所测量的初始厚度；
在第二蚀刻台处，使用第二蚀刻剂根据第二蚀刻配方蚀刻晶片的表面以使晶片材料变薄，使得具有规定显露高度的每个TSV的相应部分从所述表面延伸；以及
其中所述第一蚀刻剂和第二蚀刻剂包括不同的化学组成。
2.根据权利要求1所述的方法，其中所述第一蚀刻步骤是各向同性湿蚀刻步骤，并且其中所述第二蚀刻步骤是各向异性湿蚀刻步骤，并且其中所述第一蚀刻剂的蚀刻速率比所述第二蚀刻剂的蚀刻速率快至少两倍。
3.根据权利要求1所述的方法，其中，基于所述初始厚度测量，所述第一蚀刻配方专门针对所述晶片定义，并且其中所述第二蚀刻配方是预定义的蚀刻配方。
4.根据权利要求1所述的方法，其中所述第一蚀刻剂是非选择性的，并且是适于蚀刻所述晶片材料并蚀刻所述TSV的氧化物衬垫和导电材料的类型。
5.根据权利要求3所述的方法，其中所述第二蚀刻剂是高碱性蚀刻剂，其被配置为选择性地蚀刻所述晶片材料，使所述TSV的所述氧化物衬垫和导电材料至少基本完整。
6.根据权利要求1所述的方法，其中所述第二蚀刻配方被定义为在使用所述第二蚀刻剂的所述第二蚀刻步骤期间，去除所述TSV上方的残留基板材料层，并选择性地去除所述晶片材料，使得所述TSV的具有规定显露高度的相应部分从所述表面突出。
7.根据权利要求1所述的方法，其中所述第一蚀刻剂包括氢氟酸(HF)和硝酸(HNO3)的混合物。
8.根据权利要求7所述的方法，其中选择所述第一蚀刻剂以在所述第一蚀刻步骤期间平滑所述基板的表面，并且所述第一蚀刻剂具有适于平滑所述表面的硝酸含量。
9.根据权利要求1所述的方法，其中所述第一蚀刻台和所述第二蚀刻台是相同的蚀刻台。
10.根据权利要求1所述的方法，其中所述第一蚀刻剂具有高蚀刻速率，并且被选择为将蚀刻定位到所述表面上的位置，所述第一蚀刻剂在所述第一蚀刻步骤期间由喷嘴分配到所述位置。
11.根据权利要求10所述的方法，其中所述第一蚀刻配方控制在所述第一蚀刻步骤期间所述喷嘴的运动，从而使所述喷嘴选择性地将所述第一蚀刻剂分配到多个径向位置中的每一个上，并且将每个径向位置薄化相应的蚀刻深度以留下具有规定RST的残留晶片材料层，其中，在所述多个径向位置中的每一个处的规定RST大致均匀。
12.根据权利要求11所述的方法，还包括：
由包括存储器和处理器的过程控制器接收TSV中的一个或多个的参考高度、规定显露高度和规定RST，所述处理器通过在其中执行代码的形式的指令而配置；
在所述第一蚀刻步骤之前，计算所述晶片表面上的所述多个径向位置中的每一个的初始RST，其中基于在所述特定径向位置处测量的初始厚度以及TSV中的一个或多个的参考高度来计算特定径向位置的初始RST，其中所计算的多个径向位置的初始RST是不均匀的；以及
利用过程控制器基于所计算的初始RST和规定RST来生成第一蚀刻配方。
13.根据权利要求12所述的方法，其中所述第一蚀刻配方控制所述喷嘴在所述第一蚀刻步骤期间的移动以选择性地将所述第一蚀刻剂分配到所述相应的径向位置上，并且将相应的所述径向位置薄化相应的第一蚀刻深度以产生具有具有规定大致均匀的RST的残留基板材料层。
14.根据权利要求13所述的方法，其中生成所述第一蚀刻配方包括：
使用所述处理器计算所述多个径向位置中的每一个的相应的第一蚀刻深度，其中针对所述特定径向位置，基于特定径向位置的所述初始RST和所述规定RST计算所述特定径向位置的相应的第一蚀刻深度；
根据相应的第一蚀刻深度和第一蚀刻剂的蚀刻速率，利用所配置的处理器生成用于第一蚀刻步骤的蚀刻配方。
15.根据权利要求1所述的方法，还包括：
在所述第一蚀刻步骤之后，重复测量所述晶片的初始厚度的步骤；以及
将重新测量的初始厚度与规定RST进行比较。
16.根据权利要求15所述的方法，还包括：
如果重新测量的初始厚度和规定RST差异大于规定量，则基于重新测量的初始厚度来调整第二蚀刻配方。
17.根据权利要求15所述的方法，还包括：
如果重新测量的初始厚度和规定RST差异大于规定量，
基于所述比较来调整第一蚀刻配方；以及
重复在第一蚀刻台处蚀刻晶片的步骤。
18.使用单晶片湿蚀刻工艺系统湿蚀刻晶片以生产处理的晶片的方法，导体填充的TSV嵌入在残留基板材料层下面，所述单晶片湿蚀刻工艺系统包括多个台子，TSV的至少相应部分从晶片的表面突出规定显露高度，所述方法包括以下步骤：
在包括存储器和处理器的过程控制器处提供一个或多个TSV的参考高度、规定显露高度和规定的残留基板材料厚度(RST)，所述处理器是通过在其中执行代码形式的指令来配置的，其中规定的RST是在第一蚀刻步骤之后在多个径向位置的每一个处的残留晶片材料层的目标厚度的量度；
在测量台处测量所述晶片的初始厚度；
由所述过程控制器计算所述多个径向位置中的每一个的相应的第一蚀刻深度，其中特定径向位置的相应第一蚀刻深度是在所述第一蚀刻步骤期间在所述特定径向位置处被去除的材料的量并且是所测量的特定径向位置的初始厚度、一个或多个TSV的参考高度和规定的RST的函数，并且其中相应的第一蚀刻深度是不均匀的；
利用所述过程控制器基于所计算的相应的第一蚀刻深度生成第一蚀刻配方，其中所述第一蚀刻配方控制在所述第一蚀刻步骤期间喷嘴的运动，从而使所述喷嘴选择性地将第一蚀刻剂分配到所述多个径向位置中的每一个上，从而在每个径向位置使晶片薄化相应的第一蚀刻深度；
在第一蚀刻台处，根据第一蚀刻配方并使用第一蚀刻剂来蚀刻晶片的表面；
在第二蚀刻台处，根据第二蚀刻配方使用第二蚀刻剂蚀刻晶片的表面以使晶片材料变薄，使得每个TSV的具有规定显露高度的各个部分从所述表面延伸；以及
其中所述第一蚀刻剂和第二蚀刻剂包括不同的化学组成。
19.根据权利要求18所述的方法，其中每个径向位置是所述晶片表面上的在距所述中心的给定径向距离或径向距离的范围内围绕所述中心的环形区域。
20.根据权利要求18所述的方法，其中所述第一蚀刻步骤是各向同性湿蚀刻步骤，并且其中所述第二蚀刻步骤是各向异性湿蚀刻步骤，并且其中所述第一蚀刻剂具有比所述第二蚀刻剂显著更高的蚀刻速率。
21.根据权利要求18所述的方法，其中所述第二蚀刻配方是预定义的蚀刻配方。
22.根据权利要求18所述的方法，其中所述第一蚀刻剂是非选择性的，并且是适用于蚀刻所述晶片材料并且能够蚀刻TSV的氧化物衬垫和导电材料的类型。
23.根据权利要求22所述的方法，其中所述第二蚀刻剂是高碱性蚀刻剂，其被选择为选择性地蚀刻晶片材料，使所述TSV的氧化物衬垫和导电材料至少基本上完整。
24.根据权利要求18所述的方法，其中所述第二蚀刻配方被定义为在使用所述第二蚀刻剂的所述第二蚀刻步骤期间，去除所述TSV上方的残留基板材料层并选择性地去除所述TSV周围的晶片材料，以显露所述TSV的具有规定显露高度的相应部分。
25.根据权利要求18所述的方法，其中所述第一蚀刻剂包括氢氟酸(HF)和硝酸(HNO3)的混合物。
26.根据权利要求25所述的方法，其中选择所述第一蚀刻剂以在所述第一蚀刻步骤期间平滑所述基板的表面，并且所述第一蚀刻剂具有适于平滑所述表面的硝酸含量。
27.根据权利要求18所述的方法，其中所述第一蚀刻剂具有适于定位蚀刻到所述表面上的位置的蚀刻速率，所述第一蚀刻剂在所述第一蚀刻步骤期间直接由所述喷嘴分配到所述位置。
28.根据权利要求18所述的方法，其中，所述喷嘴在由所述蚀刻配方控制的所述第一蚀刻步骤期间的移动使得所述喷嘴选择性地将相应量的所述第一蚀刻剂分配到所述多个径向位置中的每一个上。
29.根据权利要求18所述的方法，还包括：
使用所述处理器确定所述晶片表面上的所述多个径向位置中的每一个的初始RST，其中基于在所述特定径向位置处测量的初始厚度和RST中的一个或多个的参考高度来计算特定径向位置的初始RST，并且其中所计算的初始RST是不均匀的；以及
其基于所计算的特定径向位置的初始RST和规定的RST来计算特定径向位置的相应的第一蚀刻深度。
30.根据权利要求18所述的方法，还包括：
在所述第一蚀刻步骤之后，重复测量晶片的初始厚度的步骤；以及
利用所述处理器将重新测量的初始厚度与规定的RST进行比较。
31.根据权利要求30所述的方法，还包括：
如果重新测量的初始厚度和规定的RST差异大于规定的程度，则利用所述处理器基于重新测量的初始厚度来调整所述第二蚀刻配方。
32.根据权利要求30所述的方法，还包括：
如果重新测量的初始厚度和规定的RST差异大于规定的程度，
基于所述比较调整所述第一蚀刻配方；以及
重复在所述第一蚀刻台蚀刻所述晶片的步骤。
33.一种使用单晶片湿蚀刻工艺系统湿蚀刻晶片的方法，该单晶片湿蚀刻工艺系统包括多个台子以产生具有目标最终晶片厚度轮廓的晶片，包括以下步骤：
在包括存储器和通过在其中执行代码形式的指令而配置的处理器的过程控制器处提供晶片轮廓数据，晶片轮廓数据包括规定的蚀刻偏移和目标最终晶片厚度轮廓，所述目标最终晶片厚度轮廓限定了在第二蚀刻步骤之后的晶片表面上的多个径向位置中的每一个的目标最终厚度参数；
在测量台处测量晶片表面上的多个点处的晶片的初始厚度；
利用所配置的处理器计算符合蚀刻偏移的第一蚀刻轮廓、每个径向位置的目标最终晶片厚度参数和每个径向位置的测量的初始厚度；
利用所配置的处理器根据所述第一蚀刻轮廓生成用于所述第一蚀刻步骤的蚀刻配方；
使用具有第一蚀刻速率的第一蚀刻剂来蚀刻晶片，其中根据第一蚀刻配方蚀刻晶片；
在所述测量台处测量所述晶片上的多个点处的晶片的蚀刻后厚度；
使用所配置的处理器确定晶片的蚀刻后厚度与最终晶片厚度轮廓匹配；
使用具有第二蚀刻速率的第二蚀刻剂来蚀刻晶片，其中根据第二蚀刻配方蚀刻所述晶片；
其中所述第一蚀刻剂和第二蚀刻剂包括不同的化学组成。
34.根据权利要求33所述的方法，还包括：
使用所配置的处理器，生成所述第二蚀刻轮廓作为所述最终晶片厚度参数以及在所述径向位置的每个处测量的第一蚀刻后厚度的函数；
使用所配置的处理器，根据所述第二蚀刻轮廓生成用于所述第二蚀刻步骤的第二蚀刻配方；
在所述第二蚀刻步骤之后在所述测量台处测量所述晶片上的多个点处的最终晶片厚度；以及
使用所配置的处理器确定每个径向位置的测量的最终晶片厚度与最终晶片厚度轮廓匹配达到规定的程度。
35.根据权利要求33所述的方法，其中测量所述基板的厚度包括在每个所述径向位置处光学扫描所述基板的表面并且记录所述径向位置中的每一个的测量厚度。
36.根据权利要求33所述的方法，其中所述晶片轮廓数据包括嵌入在残留基板材料层下面的一个或多个TSV的参考高度，并且其中所述最终厚度参数是在所述第二蚀刻步骤之后的所述TSV的规定显露高度，并且其中所述蚀刻偏移限定了所述第一蚀刻步骤之后的所述晶片的相应径向位置的厚度与以下之一或多个之间的差：所述TSV中的一个或多个在相应径向位置处的参考高度与所述最终厚度参数。
37.根据权利要求36所述的方法，还包括：
其中生成所述第一蚀刻轮廓包括：
计算每个径向位置的第一蚀刻深度，其中相应径向位置的第一蚀刻深度是在相应径向位置测量的初始厚度与在第一蚀刻步骤之后的相应径向位置的目标厚度之间的差。
38.根据权利要求36所述的方法，还包括：
利用所述处理器基于测量的初始厚度和晶片在每个径向位置处的目标厚度，来确定所述晶片的厚度变化特性；以及
其中生成第一蚀刻配方包括：
计算作为在第一蚀刻步骤期间使用的第一蚀刻剂的相应第一蚀刻深度和第一蚀刻速率的函数的第一蚀刻时间；
基于厚度变化特性从蚀刻配方数据库中选择蚀刻配方；以及
根据计算的蚀刻时间来调整所选择的蚀刻配方。
39.根据权利要求38所述的方法，其中所述厚度变化特性包括以下中的一个或多个：均匀，边缘重，边缘轻中心重，以及中心轻。
40.根据权利要求38所述的方法，其中生成蚀刻配方还包括：
基于所述蚀刻轮廓生成臂扫描轮廓；
41.根据权利要求40所述的方法，其中生成臂扫描轮廓还包括：
设置臂扫描路径，所述臂扫描路径控制在蚀刻期间所述喷嘴的运动，以使所述喷嘴选择性地将蚀刻剂分配到所述多个径向位置中的每一个上；和
限定在所述多个径向位置中的每一个处的臂扫描速度作为在相应径向位置处的蚀刻深度的函数，其中，所述臂扫描路径、臂扫描速度和蚀刻时间控制在蚀刻期间分配到多个径向位置中的每个径向位置上的蚀刻剂的量。
42.根据权利要求38所述的方法，还包括：使用所配置的处理器在显示器上显示所述晶片轮廓数据并且显示所测量的初始厚度、一个或多个TSV的参考高度、所述通孔高度和蚀刻偏移之和以及晶片的每个相应径向位置的最终目标晶片厚度轮廓的图形表示。
43.根据权利要求38所述的方法，还包括：
使用配置的处理器，根据作为第一蚀刻时间、所测量的初始晶片厚度的平均值和所测量的蚀刻后厚度的平均值的函数的算法来调整所述第一蚀刻速率。
44.根据权利要求38所述的方法，其中，根据作为先前处理的晶片的测量的蚀刻后厚度和先前处理的晶片的测量的初始厚度的函数的算法来细化所述第一蚀刻配方。
45.根据权利要求33所述的方法，还包括：
在所述测量台处测量所述晶片上的多个点处的晶片的最终厚度；
其中根据作为先前处理的晶片的测量的蚀刻后厚度和先前处理的晶片的测量的最终厚度的函数的算法来细化晶片的第二蚀刻轮廓。
46.根据权利要求33所述的方法，其中蚀刻所述晶片的步骤包括：根据相应的蚀刻配方，通过位于所述蚀刻台处的单个晶片湿蚀刻装置将化学蚀刻剂分配到所述晶片的表面上。
47.根据权利要求37所述的方法，还包括：
在测量的晶片的蚀刻后厚度与最终目标晶片厚度轮廓不匹配的情况下，
基于在所述第一蚀刻步骤之后的测量的蚀刻后厚度和相应的径向位置的目标厚度，重新计算所述第一蚀刻深度；
生成更新的第一蚀刻配方；以及
根据更新的第一蚀刻配方来重新蚀刻所述晶片。
48.根据权利要求33所述的方法，其中所述蚀刻配方包括臂扫描轮廓，其中所述臂扫描轮廓控制所述臂在所述第一蚀刻步骤期间的运动，从而使喷嘴选择性地将第一蚀刻剂分配到所述多个径向位置中的每一个上，从而在每个径向位置选择性地使晶片变薄，并且还包括：
由所述处理器在显示器上显示所述臂扫描轮廓的交互式图形表示，其中所述臂扫描轮廓被表示为包括多个点的图表，所述多个点在第一轴上具有对应于相应径向位置参数的第一值以及在第二轴上具有对应于相应的径向位置处的相应的臂扫描速度参数的第二值；
在所述处理器处接收与所述臂扫描轮廓的图形表示上的特定点的用户交互，其中所述用户交互包括对所述第一值和所述第二值中的一个或多个的操纵；
根据对第一值和第二值中的一个或多个的操作，利用所述处理器更新臂扫描轮廓中的相应径向位置参数和所述臂扫描速度参数中的一个或多个；以及
其中使用所述单晶片湿蚀刻装置根据更新的臂扫描轮廓蚀刻晶片。
49.根据权利要求33所述的方法，其中所述臂扫描轮廓使所述喷嘴选择性地将相应量的所述第一蚀刻剂分配到所述多个径向位置上，其中分配到特定径向位置上的所述第一蚀刻剂的相应量是相应的臂扫描速度参数的函数。
CN201580059559.4A 2014-10-31 2015-10-30 执行湿蚀刻工艺的系统和方法 Pending CN107258011A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201462073727P 2014-10-31 2014-10-31
US201462073706P 2014-10-31 2014-10-31
US62/073,727 2014-10-31
US62/073,706 2014-10-31
US201462078754P 2014-11-12 2014-11-12
US62/078,754 2014-11-12
PCT/US2015/058302 WO2016070036A1 (en) 2014-10-31 2015-10-30 A system and method for performing a wet etching process

Publications (1)

Publication Number Publication Date
CN107258011A true CN107258011A (zh) 2017-10-17

Family

ID=55853486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580059559.4A Pending CN107258011A (zh) 2014-10-31 2015-10-30 执行湿蚀刻工艺的系统和方法

Country Status (5)

Country Link
US (2) US10026660B2 (zh)
JP (1) JP2017536692A (zh)
CN (1) CN107258011A (zh)
TW (1) TWI697593B (zh)
WO (1) WO2016070036A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698147A (zh) * 2018-12-24 2019-04-30 上海华力微电子有限公司 晶圆刻蚀系统及晶圆刻蚀方法
CN109712865A (zh) * 2018-12-27 2019-05-03 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种湿法化学腐蚀装置及湿法化学腐蚀工艺
WO2020042395A1 (zh) * 2018-08-29 2020-03-05 深圳市永盛隆科技有限公司 处理装置
CN110875211A (zh) * 2018-08-29 2020-03-10 深圳市永盛隆科技有限公司 处理装置
CN110875209A (zh) * 2018-08-29 2020-03-10 东泰高科装备科技有限公司 处理装置
CN110875210A (zh) * 2018-08-29 2020-03-10 东泰高科装备科技有限公司 处理装置
CN112230452A (zh) * 2019-07-15 2021-01-15 咸阳彩虹光电科技有限公司 一种基板抽检方法
CN113496951A (zh) * 2020-04-08 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体制造方法以及制造系统
CN113529087A (zh) * 2021-07-13 2021-10-22 长鑫存储技术有限公司 金属工件表面光泽度的控制方法及金属薄膜的制备方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707099B2 (en) 2013-08-12 2020-07-07 Veeco Instruments Inc. Collection chamber apparatus to separate multiple fluids during the semiconductor wafer processing cycle
CN107258011A (zh) 2014-10-31 2017-10-17 维克精密表面处理有限责任公司 执行湿蚀刻工艺的系统和方法
TWI738757B (zh) * 2016-04-05 2021-09-11 美商維克儀器公司 經由化學的適應性峰化來控制蝕刻速率的裝置和方法
CN109075058B (zh) * 2016-05-06 2023-07-21 应用材料公司 用于蚀刻系统的晶片轮廓
US9964863B1 (en) * 2016-12-20 2018-05-08 Applied Materials, Inc. Post exposure processing apparatus
CN106847725B (zh) * 2017-02-08 2019-10-11 上海华虹宏力半导体制造有限公司 监控深沟槽刻蚀深度均匀性的方法
CN106847724B (zh) * 2017-02-08 2019-08-13 上海华虹宏力半导体制造有限公司 监控深沟槽刻蚀深度均匀性的方法
WO2018160461A1 (en) 2017-03-03 2018-09-07 Veeco Precision Surface Processing Llc An apparatus and method for wafer thinning in advanced packaging applications
WO2018200398A1 (en) 2017-04-25 2018-11-01 Veeco Precision Surface Processing Llc Semiconductor wafer processing chamber
WO2018200401A1 (en) * 2017-04-25 2018-11-01 Veeco Precision Surface Processing Llc Collection chamber apparatus to separate multiple fluids during the semiconductor wafer processing cycle
US10149135B1 (en) * 2017-05-30 2018-12-04 Illinois Tool Works Inc. Methods and apparatuses for wireless communication with a brush
CN109585315B (zh) * 2017-09-29 2020-11-03 联华电子股份有限公司 半导体结构的制作方法
JP6525044B1 (ja) * 2017-12-13 2019-06-05 オムロン株式会社 監視システム、学習装置、学習方法、監視装置及び監視方法
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
JP2019201030A (ja) * 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体装置の製造方法
JP7184547B2 (ja) 2018-06-27 2022-12-06 株式会社Ｓｃｒｅｅｎホールディングス 補正方法、基板処理装置、及び基板処理システム
TWI681700B (zh) * 2018-11-13 2020-01-01 迅得機械股份有限公司 電路板濕製程監控系統
KR20210142772A (ko) * 2019-04-19 2021-11-25 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 계측 및 프로세스 제어
JP7408421B2 (ja) * 2020-01-30 2024-01-05 株式会社Ｓｃｒｅｅｎホールディングス 処理条件特定方法、基板処理方法、基板製品製造方法、コンピュータープログラム、記憶媒体、処理条件特定装置、及び、基板処理装置
CN113496887B (zh) * 2020-04-03 2023-06-02 重庆超硅半导体有限公司 一种集成电路用硅片的均匀腐蚀方法
CN113496886B (zh) * 2020-04-03 2022-10-25 重庆超硅半导体有限公司 一种集成电路用单晶硅片碱腐蚀去除量的控制方法
US11289387B2 (en) * 2020-07-31 2022-03-29 Applied Materials, Inc. Methods and apparatus for backside via reveal processing
CN112750736B (zh) * 2020-12-31 2023-02-03 深圳泰德半导体装备有限公司 上下料控制方法、存储介质、等离子清洗设备
GB2623533A (en) * 2022-10-18 2024-04-24 Spts Technologies Ltd Apparatus and method for reducing substrate thickness and surface roughness

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253527A (ja) * 2003-02-19 2004-09-09 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2014103140A (ja) * 2012-11-16 2014-06-05 Disco Abrasive Syst Ltd ウェーハ研削方法
US20140242731A1 (en) * 2013-02-28 2014-08-28 Solid State Equipment Llc System and method for performing a wet etching process
WO2014172835A1 (en) * 2013-04-22 2014-10-30 Acm Research (Shanghai) Inc Method and apparatus for through-silicon vias reveal

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW380284B (en) 1998-09-09 2000-01-21 Promos Technologies Inc Method for improving etching uniformity during a wet etching process
US6709565B2 (en) 1998-10-26 2004-03-23 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
EP1258916B1 (en) 2000-01-21 2008-05-21 Hamamatsu Photonics K.K. Thickness measuring apparatus, thickness measuring method, and wet etching apparatus and wet etching method utilizing them
US6821892B1 (en) 2001-06-04 2004-11-23 Promos Technologies, Inc. Intelligent wet etching tool as a function of chemical concentration, temperature and film loss
US20060191637A1 (en) 2001-06-21 2006-08-31 John Zajac Etching Apparatus and Process with Thickness and Uniformity Control
US20030084918A1 (en) 2001-11-07 2003-05-08 Kim Yong Bae Integrated dry-wet processing apparatus and method for removing material on semiconductor wafers using dry-wet processes
WO2004010477A2 (en) 2002-07-22 2004-01-29 Acm Research, Inc. Adaptive electropolishing using thickness measurements and removal of barrier and sacrificial layers
CN1842900A (zh) 2003-07-31 2006-10-04 Fsi国际公司 非常均匀的氧化物层、尤其是超薄层的受控生长
US20060003566A1 (en) 2004-06-30 2006-01-05 Ismail Emesh Methods and apparatuses for semiconductor fabrication utilizing through-wafer interconnects
DE102004054566B4 (de) 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
US20070122920A1 (en) 2005-11-29 2007-05-31 Bornstein William B Method for improved control of critical dimensions of etched structures on semiconductor wafers
JP2009520362A (ja) 2005-12-16 2009-05-21 ソリッド ステイト イクイップメント コーポレイション 化学的分離の装置及び方法
US7175505B1 (en) 2006-01-09 2007-02-13 Applied Materials, Inc. Method for adjusting substrate processing times in a substrate polishing system
JP5076426B2 (ja) 2006-09-29 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4921913B2 (ja) 2006-10-02 2012-04-25 株式会社東芝 基板洗浄方法
JP4265668B2 (ja) * 2007-03-08 2009-05-20 ソニー株式会社 回路基板の製造方法および回路基板
MY150211A (en) 2007-12-07 2013-12-13 Fontana Technology Particle removal cleaning method and composition
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
EP2072076A1 (en) * 2007-12-17 2009-06-24 Debiotech S.A. Out-of-plane microneedle manufacturing process
US7833895B2 (en) * 2008-05-12 2010-11-16 Texas Instruments Incorporated TSVS having chemically exposed TSV tips for integrated circuit devices
JP2012504752A (ja) 2008-10-01 2012-02-23 ピーター ヴォルターズ ゲーエムベーハー 円盤状加工物の厚さを測定する方法
US7989318B2 (en) * 2008-12-08 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking semiconductor dies
GB2478590A (en) 2010-03-12 2011-09-14 Precitec Optronik Gmbh Apparatus and method for monitoring a thickness of a silicon wafer
US8694144B2 (en) 2010-08-30 2014-04-08 Applied Materials, Inc. Endpoint control of multiple substrates of varying thickness on the same platen in chemical mechanical polishing
US8455984B2 (en) 2010-11-15 2013-06-04 Nanya Technology Corp. Integrated circuit structure and method of forming the same
DE102011008953B4 (de) 2011-01-19 2020-08-20 Schott Ag Substrat mit Leichtgewichtsstruktur
JP5853382B2 (ja) 2011-03-11 2016-02-09 ソニー株式会社 半導体装置の製造方法、及び電子機器の製造方法
US20120285483A1 (en) 2011-05-12 2012-11-15 Li-Chung Liu Method of cleaning a wafer
JP6160959B2 (ja) * 2011-06-03 2017-07-12 パナソニックＩｐマネジメント株式会社 太陽電池の製造方法
US8932962B2 (en) 2012-04-09 2015-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical dispensing system and method
US8963336B2 (en) * 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
KR101970291B1 (ko) * 2012-08-03 2019-04-18 삼성전자주식회사 반도체 패키지의 제조 방법
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9541837B2 (en) 2013-06-20 2017-01-10 Veeco Precision Surface Processing Llc Apparatus and method for removing challenging polymer films and structures from semiconductor wafers
US9768041B2 (en) 2013-08-12 2017-09-19 Veeco Precision Surface Processing Llc Collection chamber apparatus to separate multiple fluids during the semiconductor wafer processing cycle
US20150048496A1 (en) * 2013-08-13 2015-02-19 Macrotech Technology Inc. Fabrication process and structure to form bumps aligned on tsv on chip backside
WO2015029092A1 (ja) * 2013-09-02 2015-03-05 国立大学法人東北大学 エッチング方法及びｌｓｉデバイスの製造方法、並びに３ｄ集積化ｌｓｉデバイス製造方法
US9941244B2 (en) 2013-12-09 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Protective layer for contact pads in fan-out interconnect structure and method of forming same
US9870928B2 (en) 2014-10-31 2018-01-16 Veeco Precision Surface Processing Llc System and method for updating an arm scan profile through a graphical user interface
CN107258011A (zh) 2014-10-31 2017-10-17 维克精密表面处理有限责任公司 执行湿蚀刻工艺的系统和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253527A (ja) * 2003-02-19 2004-09-09 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2014103140A (ja) * 2012-11-16 2014-06-05 Disco Abrasive Syst Ltd ウェーハ研削方法
US20140242731A1 (en) * 2013-02-28 2014-08-28 Solid State Equipment Llc System and method for performing a wet etching process
WO2014172835A1 (en) * 2013-04-22 2014-10-30 Acm Research (Shanghai) Inc Method and apparatus for through-silicon vias reveal

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875211B (zh) * 2018-08-29 2024-03-15 紫石能源有限公司 处理装置
WO2020042395A1 (zh) * 2018-08-29 2020-03-05 深圳市永盛隆科技有限公司 处理装置
CN110875211A (zh) * 2018-08-29 2020-03-10 深圳市永盛隆科技有限公司 处理装置
CN110875209A (zh) * 2018-08-29 2020-03-10 东泰高科装备科技有限公司 处理装置
CN110875210A (zh) * 2018-08-29 2020-03-10 东泰高科装备科技有限公司 处理装置
CN110875210B (zh) * 2018-08-29 2024-03-19 紫石能源有限公司 处理装置
CN110875209B (zh) * 2018-08-29 2024-03-19 紫石能源有限公司 处理装置
CN109698147A (zh) * 2018-12-24 2019-04-30 上海华力微电子有限公司 晶圆刻蚀系统及晶圆刻蚀方法
CN109712865A (zh) * 2018-12-27 2019-05-03 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种湿法化学腐蚀装置及湿法化学腐蚀工艺
CN112230452A (zh) * 2019-07-15 2021-01-15 咸阳彩虹光电科技有限公司 一种基板抽检方法
CN112230452B (zh) * 2019-07-15 2023-09-19 咸阳彩虹光电科技有限公司 一种基板抽检方法
CN113496951A (zh) * 2020-04-08 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体制造方法以及制造系统
CN113529087B (zh) * 2021-07-13 2022-11-22 长鑫存储技术有限公司 金属工件表面光泽度的控制方法及金属薄膜的制备方法
CN113529087A (zh) * 2021-07-13 2021-10-22 长鑫存储技术有限公司 金属工件表面光泽度的控制方法及金属薄膜的制备方法

Also Published As

Publication number Publication date
JP2017536692A (ja) 2017-12-07
TWI697593B (zh) 2020-07-01
US10553502B2 (en) 2020-02-04
US20160126148A1 (en) 2016-05-05
US10026660B2 (en) 2018-07-17
US20180294196A1 (en) 2018-10-11
TW201615905A (zh) 2016-05-01
WO2016070036A1 (en) 2016-05-06

Similar Documents

Publication Publication Date Title
CN107258011A (zh) 执行湿蚀刻工艺的系统和方法
US9870928B2 (en) System and method for updating an arm scan profile through a graphical user interface
US9698062B2 (en) System and method for performing a wet etching process
CN103107082B (zh) 用于对样品进行离子束去层的方法和系统及对其的控制
CN106663625B (zh) 测量方法、电极、再生方法、等离子体蚀刻装置和显示方法
CN100349273C (zh) 采用整合测量以增进介电质蚀刻效率的方法和设备
US10541180B2 (en) Apparatus and method for wafer thinning in advanced packaging applications
CN108780778A (zh) 使用旋转光束激光刻划工艺及等离子体蚀刻工艺的混合式晶片切割方法
CN107097157A (zh) 研磨一研磨垫的方法
US10446387B2 (en) Apparatus and method to control etch rate through adaptive spiking of chemistry
US10512946B2 (en) Gigasonic cleaning techniques
US10226852B2 (en) Surface planarization system and method
CN103344660A (zh) 一种按照电路图形进行缺陷检测的电子显微镜分析方法
JP2021028099A (ja) 終点検知装置、終点検知方法
CN204102870U (zh) 一种晶圆放置平台的清洁装置
CN203503622U (zh) 用于处理半导体晶片的半导体处理设备
CN104681465B (zh) 集成系统、集成系统操作方法以及膜处理方法
CN109891566A (zh) 智能可定制湿法处理系统
CN113808934B (zh) 一种cmp优化方法
Bobinac Process Simulation and Model Development in ViennaPS
AT518466A2 (de) System und Verfahren zum Ausführen eines Nass-Ätzprozesses
TW544741B (en) Production unit, method for controlling photolithography production unit and chemical mechanical polishing unit
Mariscal Novel Studies in Silicon Dioxide, Tungsten and Shallow-Trench Isolation Chemical Mechanical Planarization Processes Relating to Pad Micro-Texture, Conditioning Disc Type and Age, Tribology, Fluid Dynamics and Kinetics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171017