CN104779287B - 石墨烯结构、石墨烯器件及其制造方法 - Google Patents

石墨烯结构、石墨烯器件及其制造方法 Download PDF

Info

Publication number
CN104779287B
CN104779287B CN201410012588.2A CN201410012588A CN104779287B CN 104779287 B CN104779287 B CN 104779287B CN 201410012588 A CN201410012588 A CN 201410012588A CN 104779287 B CN104779287 B CN 104779287B
Authority
CN
China
Prior art keywords
layer
graphene
groove
substrate
catalyst layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410012588.2A
Other languages
English (en)
Other versions
CN104779287A (zh
Inventor
贾昆鹏
粟雅娟
朱慧珑
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410012588.2A priority Critical patent/CN104779287B/zh
Publication of CN104779287A publication Critical patent/CN104779287A/zh
Application granted granted Critical
Publication of CN104779287B publication Critical patent/CN104779287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Abstract

本发明公开了一种石墨烯结构、石墨烯器件及其制造方法,石墨烯结构的制造方法包括:提供衬底,所述衬底上具有沟槽;在所述沟槽中沿沟槽方向形成相互间隔的催化剂层;在催化剂层的上端面上生长石墨烯层。通过在沟槽中形成相互间隔的催化剂层,进而在催化剂层的端面上生长石墨烯层,来形成石墨烯条带,尤其适合尺寸更小的纳米带的制备,易大规模集成使用,并易于集成石墨烯器件。

Description

石墨烯结构、石墨烯器件及其制造方法
技术领域
本发明属于半导体制造领域,尤其涉及一种石墨烯纳米带、石墨烯器件及其制造方法。
背景技术
随着半导体技术的飞速发展,对集成电路器件的集成度以及性能提出了更高的要求,新材料、新工艺、新器件不断的被提出并研究。
石墨烯作为一种二维结构的新型材料自2004年被分离制备出来以后就获得了广泛的关注,迅速成为了研究热点。由于石墨烯在室温下具有超高的载流子迁移率,若将石墨烯作为沟道材料制作晶体管,石墨烯器件将具有更好的性能。然而石墨烯本身不具有能隙,因此石墨烯晶体管不具有高的开关比,不能被用于有高开关比需求的应用中。如何打开石墨烯的能隙,提高石墨烯器件的开关比成了石墨烯器件研究中的一个难题。
将石墨烯制作为纳米带是打开石墨烯能带的方法之一,这对制备工艺提出了更高的要求,目前,提出了使用电子束曝光技术、化学方法的可向异性刻蚀、声化学方法、碳纳米管裁剪法、碳化硅基外延、有机合成、金属模板直接生长等方法进行石墨烯纳米带的制备,但很多方法都难易大规模集成使用,有的不能提供足够窄的纳米条带和足够平滑的边缘。
发明内容
本发明的目的在于克服现有技术中的不足,提供一种石墨烯结构及器件的制造方法,易大规模集成使用。
为实现上述目的,本发明的技术方案为:
一种石墨烯结构的制造方法,包括:
提供衬底,所述衬底上具有沟槽;
在所述沟槽中沿沟槽方向形成相互间隔的催化剂层;
在催化剂层的上端面上生长石墨烯层。
可选地,所述沟槽由衬底的第一介质层形成,在所述沟槽中沿沟槽方向形成相互间隔的催化剂层的步骤具体包括:
进行至少一次淀积工艺,以形成第二介质层与催化剂层相间隔的层叠结构,淀积工艺包括:层叠淀积催化剂层和第二介质层;
进行平坦化,直至暴露第一介质层,以在沟槽中形成层叠结构。
可选地,采用ALD的方法淀积第二介质层和催化剂层。
可选地,所述催化剂层的厚度小于10nm。
此外,本发明还提供了一种石墨烯结构,包括:
衬底,衬底上形成有沟槽;
填满沟槽的层叠结构,层叠结构包括沿沟槽方向形成相互间隔的催化剂层;
催化剂层的端面上的石墨烯层。
可选地,所述沟槽由衬底的第一介质层形成,所述层叠结构为在所述沟槽内壁上层叠形成的相间隔的第二介质层与催化剂层。
可选地,所述催化剂层的厚度小于10nm。
此外,本发明还提供了利用上述石墨烯结构制备石墨烯器件的方法,包括:
采用上述任一石墨烯结构的制造方法形成石墨烯层;
在石墨烯层上形成横跨沟槽的源漏电极;
覆盖在源漏电极之间的石墨烯层,形成横跨沟槽的栅介质层;
在栅介质层上形成栅电极;
去除沟槽中的层叠结构。
可选地,所述栅介质层进一步覆盖源漏电极。
此外,本发明还提供了上述方法形成的石墨烯器件,包括:
衬底,衬底上形成有沟槽;
横跨沟槽的源漏电极;
在源漏电极之间、横跨沟槽的栅介质层;
栅介质层上的栅电极;
如上所述的制造方法形成的石墨烯层。
本发明提供的石墨烯结构及其制造方法,通过在沟槽中形成相互间隔的催化剂层,进而在催化剂层的端面上生长石墨烯层,来形成石墨烯条带,尤其适合尺寸更小的纳米带的制备,易大规模集成使用,并易于集成石墨烯器件。
附图说明
为了更清楚地说明本发明实施的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1-图9为根据本发明实施例制造石墨烯器件的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明石墨烯结构及石墨烯器件的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
首先,提供衬底100,所述衬底上具有沟槽110,如图2所示。
在本发明中,所述衬底可以为具有绝缘层的复合衬底,也可以为绝缘衬底。本实施例中,所述衬底为硅衬底100,其上形成有第一介质层102,如图1所示。在第一介质层102中形成有沟槽110。在本实施例中,具体地,在硅衬底100上沉积第一介质层102,如氧化硅,而后,进行刻蚀,并以硅衬底为停止层,以形成沟槽110,当然,刻蚀也可以并不停止在硅衬底上,而保留一定厚度的第一介质层,沟槽的深度优选为1.5-2微米。
而后,在所述沟槽110中沿沟槽方向形成相互间隔的催化剂层120-1,如图4所示。
具体地,在该实施例中,首先淀积第二介质层120-2,而后淀积催化剂层120-1,进而重复两次该两个淀积步骤,最后填满第二介质层,从而形成了由第二介质层120-2相互间隔开三层催化剂层120-1的叠层结构120,如图3所示。在下一步骤进行平坦化后,从端面看,形成了6条沿沟槽方向相互间隔的催化剂层,如图4所示。
在本发明中,层叠淀积第二介质层和催化剂层的次数可以根据需要进行选择,以形成所需层数和厚度的催化剂层。例如,在其他实施例中,可以仅进行第二介质层和催化剂层的一次淀积,具体地,先进行所需厚度的催化剂层的淀积,而后继续填满第二介质层,这样,在进行平坦化后,从端面看,形成了2条沿沟槽方向间隔开的催化剂层(图未示出)。
可以根据刻蚀的选择性以及与其它工艺的集成度来具体选择第二介质层的材料,本实施例中,第二介质层为氧化铝。催化剂层为形成石墨烯的催化剂材料,常用的如过渡金属的金属催化剂,Ni、Cu、Ru等。本实施例中,催化剂层为Cu。催化剂层120-1的厚度可以小于10nm,以在后续步骤中形成纳米级的石墨烯条带,当然,可以根据器件及工艺的需要来选择催化剂层的厚度。
可以采用ALD(原子层淀积)工艺进行淀积第二介质层和催化剂层,间隔淀积第二介质层和催化剂层三次,最后,以第三介质层填满沟槽,从而,形成了三层相互间隔的催化剂层120-1,如图3所示。
而后,进行平坦化,例如CMP(化学机械抛光)的方法去除第一介质层102上的叠层结构120,从而,仅在沟槽中形成相互间隔的催化剂层120-1,如图4所示。这样,就沿沟槽方向上形成了催化剂层的条带,催化剂层的上端面暴露出来,可以利用该催化剂层形成石墨烯的条带,条带的宽度可以由催化剂层的厚度来决定,该方法易于在大规模生产中使用。
接着,在催化剂层120-1的上端面上生长石墨烯层130,如图5所示。
本实施例中,可以采用CVD(化学气相沉积)工艺在裸露的催化剂层的上端面上生长出石墨烯层130,如图5所示。
至此,形成了本实施例的石墨烯结构。参考图5所示,由以上方法形成的石墨烯结构包括:
衬底100,衬底上形成有沟槽110;
填满沟槽的层叠结构120,层叠结构包括沿沟槽方向形成的相互间隔的催化剂层120-1;
催化剂层的端面上的石墨烯层130。
在本实施例中,所述沟槽由衬底的第一介质层102形成,所述层叠结构为在所述沟槽内壁上依次层叠形成的相间隔的第二介质层120-2与催化剂层120-1。所述催化剂层的厚度小于10nm。
利用该石墨烯结构可以进一步集成石墨烯器件,以下将描述继续形成石墨烯器件的实施例。
而后,在石墨烯层130上形成横跨沟槽的源漏电极140,如图6所示。
本发明中,源漏淀积横跨过沟槽形成,也就是说,源漏电极与石墨烯层的方向相交,其端部支撑于第一介质层上。源漏电极可以为任一合适的电极材料,如金属电极Au/Ti电极等。
接着,形成栅介质层150,如图7所示。
栅介质层可以为二氧化硅、氮氧化硅或高k介质材料(相对于二氧化硅具有高的介电常数),高k介质材料例如铪基氧化物。
在淀积栅介质层后,进行图案化形成栅介质层150,在图案化时,可一并去除未被源漏覆盖的石墨烯层,栅介质层至少覆盖源漏电极140之间的石墨烯层,进一步地,栅介质层150可以覆盖源漏电极,如图7所示。
而后,在源漏电极140之间的栅介质层150上形成栅电极,如图8所示。
而后,去除沟槽中的层叠结构120,如图9所示。
可以采用湿法腐蚀将沟槽中的催化剂层和第二介质层的叠层结构去除,实现石墨烯器件的释放,从而完成石墨烯器件的制备,如图9所示。
而后,可以根据需要,完成器件制备后的其他工艺,例如石墨烯层的掺杂以及器件的钝化等。
至此,形成了根据本发明制造方法的石墨烯器件。参考图10所示,石墨烯器件包括:
衬底100,衬底上形成有沟槽110;
横跨沟槽的源漏电极140;
在源漏电极之间、横跨沟槽的栅介质层150;
栅介质层上的栅电极160;
如上所述的制造方法形成的石墨烯层130。
石墨烯层的宽度以及条数可以根据器件性能的具体需要进行选择,通过以上方法形成的石墨烯器件,可以达到纳米级器件,便于实现大规模生产和高密度集成。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种石墨烯结构的制造方法,其特征在于,包括:
提供衬底,所述衬底上具有沟槽;
在所述沟槽中沿沟槽方向形成相互间隔的催化剂层;
在催化剂层的上端面上生长石墨烯层;
所述沟槽由衬底的第一介质层形成,在所述沟槽中沿沟槽方向形成相互间隔的催化剂层的步骤具体包括:
进行至少一次淀积工艺,以形成第二介质层与催化剂层相间隔的层叠结构,淀积工艺包括:层叠淀积催化剂层和第二介质层;
进行平坦化,直至暴露第一介质层,以在沟槽中形成层叠结构。
2.根据权利要求1所述的制造方法,其特征在于,采用ALD的方法淀积第二介质层和催化剂层。
3.根据权利要求1所述的制造方法,其特征在于,所述催化剂层的厚度小于10nm。
4.一种石墨烯结构,其特征在于,包括:
衬底,衬底上形成有沟槽;
填满沟槽的层叠结构,层叠结构包括沿沟槽方向形成的相互间隔的催化剂层;
催化剂层的端面上的石墨烯层;
其中,所述沟槽由衬底的第一介质层形成,所述层叠结构为在所述沟槽内壁上层叠形成的相间隔的第二介质层与催化剂层。
5.根据权利要求4所述的石墨烯结构,其特征在于,所述催化剂层的厚度小于10nm。
6.一种石墨烯器件的制造方法,其特征在于,包括:
如权利要求1-3中任一项所述的制造方法形成石墨烯层;
在石墨烯层上形成横跨沟槽的源漏电极;
覆盖在源漏电极之间的石墨烯层,形成横跨沟槽的栅介质层;
在栅介质层上形成栅电极;
去除沟槽中的层叠结构。
7.根据权利要求6所述的方法,其特征在于,所述栅介质层进一步覆盖源漏电极。
8.一种石墨烯器件,其特征在于,包括:
衬底,衬底上形成有沟槽;
横跨沟槽的源漏电极;
在源漏电极之间、横跨沟槽的栅介质层;
栅介质层上的栅电极;
如权利要求1-3中任一项所述的制造方法形成的石墨烯层。
CN201410012588.2A 2014-01-10 2014-01-10 石墨烯结构、石墨烯器件及其制造方法 Active CN104779287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410012588.2A CN104779287B (zh) 2014-01-10 2014-01-10 石墨烯结构、石墨烯器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410012588.2A CN104779287B (zh) 2014-01-10 2014-01-10 石墨烯结构、石墨烯器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104779287A CN104779287A (zh) 2015-07-15
CN104779287B true CN104779287B (zh) 2018-02-02

Family

ID=53620654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410012588.2A Active CN104779287B (zh) 2014-01-10 2014-01-10 石墨烯结构、石墨烯器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104779287B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468220A (zh) * 2010-11-08 2012-05-23 中国科学院微电子研究所 一种金属互连结构及其形成方法
CN102751179A (zh) * 2012-06-21 2012-10-24 北京大学 一种制备石墨烯器件的方法
CN103003921A (zh) * 2010-07-09 2013-03-27 美光科技公司 导电层压结构、电互连件及形成电互连件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003921A (zh) * 2010-07-09 2013-03-27 美光科技公司 导电层压结构、电互连件及形成电互连件的方法
CN102468220A (zh) * 2010-11-08 2012-05-23 中国科学院微电子研究所 一种金属互连结构及其形成方法
CN102751179A (zh) * 2012-06-21 2012-10-24 北京大学 一种制备石墨烯器件的方法

Also Published As

Publication number Publication date
CN104779287A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
US20220093772A1 (en) Graphene/nanostructure fet with self-aligned contact and gate
US9911829B2 (en) FinFET with bottom SiGe layer in source/drain
CN104538449B (zh) 一种石墨烯场效应晶体管结构及其大规模制作工艺
US8927397B2 (en) Diode structure and method for gate all around silicon nanowire technologies
TW201203382A (en) A p-FET with a strained nanowire channel and embedded SiGe source and drain stressors
CN108231889A (zh) 具有垂直结构的2-d材料晶体管
US8193032B2 (en) Ultrathin spacer formation for carbon-based FET
TW201023275A (en) Method for forming semiconductor structure
CN106784001A (zh) 一种场效应晶体管及其制作方法
CN107634099B (zh) 一种二维晶体材料场效应管及其制备方法
WO2015096467A1 (en) Manufacturing method for vertical channel gate-all-around mosfet by epitaxy processes
CN103903973B (zh) 利用旋涂液态金属种子层在石墨烯上生长高k介质的方法
CN108807159A (zh) 半导体装置的形成方法
CN105590856B (zh) 一种纳米线器件的制作方法
US20150376778A1 (en) Graphene growth on sidewalls of patterned substrate
CN104167393B (zh) 半导体器件制造方法
CN104779287B (zh) 石墨烯结构、石墨烯器件及其制造方法
CN105914148B (zh) 石墨烯场效应管的制备方法及形成的石墨烯场效应管
CN105895530B (zh) 二维材料结构的制造方法和二维材料器件
CN112151386B (zh) 堆叠纳米线环栅器件及其制作方法
CN113097070B (zh) GaN器件结构及其制备方法
CN106549020A (zh) 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法
CN104979202B (zh) 晶体管的形成方法
CN103972088B (zh) 半导体器件制造方法
CN107919400A (zh) 一种InSe晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant