JP6150420B2 - ナノチューブ層を有する半導体デバイスおよび形成方法 - Google Patents

ナノチューブ層を有する半導体デバイスおよび形成方法 Download PDF

Info

Publication number
JP6150420B2
JP6150420B2 JP2012277273A JP2012277273A JP6150420B2 JP 6150420 B2 JP6150420 B2 JP 6150420B2 JP 2012277273 A JP2012277273 A JP 2012277273A JP 2012277273 A JP2012277273 A JP 2012277273A JP 6150420 B2 JP6150420 B2 JP 6150420B2
Authority
JP
Japan
Prior art keywords
conductive
layer
forming
nanotubes
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012277273A
Other languages
English (en)
Other versions
JP2013153147A5 (ja
JP2013153147A (ja
Inventor
エム.リーバー ダグラス
エム.リーバー ダグラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2013153147A publication Critical patent/JP2013153147A/ja
Publication of JP2013153147A5 publication Critical patent/JP2013153147A5/ja
Application granted granted Critical
Publication of JP6150420B2 publication Critical patent/JP6150420B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53276Conductive materials containing carbon, e.g. fullerenes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068Formation and after-treatment of conductors
    • H01L2221/1094Conducting structures comprising nanotubes or nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本開示は、一般的には半導体処理に関し、より具体的には、ナノチューブ層を有する半導体デバイスおよび形成方法に関する。
半導体技術がより小さい寸法に向かって進歩するにしたがって、否応なしに金属相互接続の抵抗は顕著となり、より信頼性が劣りやすくなっている。たとえば、ビアのアスペクト比が増大し続けると、ビア開口に金属を充填することがますます困難になっていく。さらに、層間誘電体の誘電率の減少が継続的に求められる。本技術分野の産業においては炭素含有低誘電率誘電体を追求しているが、それらは空隙率を制御不能であること、および、構造的完全性が低いことなどの問題を導入する。
特許文献1には、ナノチューブ構造を有する半導体デバイスの製造方法について記載されている。
米国特許第7,592,248号明細書
均質なナノチューブ層が異なる場所においてビア導体および層間誘電体材料の両方として機能する半導体デバイスを提供する。たとえば、ナノチューブ層の第1の複数の導電性ナノチューブはビア導体として機能し、同じナノチューブ層のナノチューブ層の第2の複数の導電性ナノチューブは同時に層間誘電体材料として機能する。
上記問題点を解決するために、請求項1に記載の発明は、半導体デバイスであって、基板と、前記基板の上の導電層と、前記導電層の上の第1の誘電体層であって、第1の開口を有する第1の誘電体層と、前記第1の誘電体層の上の第1の複数の導電性ナノチューブと、前記第1の誘電体層の前記第1の開口の上の第2の複数の導電性ナノチューブと、前記第1の複数の導電性ナノチューブおよび前記第2の複数の導電性ナノチューブの上の第2の誘電体層であって、前記第2の複数の導電性ナノチューブの上にある第2の開口を有する第2の誘電体層と、前記第2の開口内の金属材料であって、前記第2の複数の導電性ナノチューブを通じて前記導電層と前記金属材料との間に電気接点を形成する金属材料と、を備えることを要旨とする。
請求項2に記載の発明は、請求項1に記載の半導体デバイスにおいて、前記第1の複数の導電性ナノチューブおよび前記第2の複数の導電性ナノチューブは均質である、ことを要旨とする。
請求項3に記載の発明は、請求項1に記載の半導体デバイスにおいて、前記第1の複数の導電性ナノチューブおよび前記第2の複数の導電性ナノチューブにおける導電性ナノチューブはカーボンナノチューブである、ことを要旨とする。
請求項4に記載の発明は、請求項1に記載の半導体デバイスにおいて、前記第1の誘電体層は、酸化物および窒化物のうちの1つを含む、ことを要旨とする。
請求項5に記載の発明は、請求項1に記載の半導体デバイスにおいて、前記第2の複数の導電性ナノチューブと前記導電層との間の合金をさらに備え、該合金はコバルトを含む、ことを要旨とする。
請求項6に記載の発明は、請求項5に記載の半導体デバイスにおいて、金属層は、銅層、ならびにチタンおよびタンタルを含む層を含む、ことを要旨とする。
請求項7に記載の発明は、請求項1に記載の半導体デバイスにおいて、前記金属材料は、前記第2の開口の側壁と前記第2の複数の導電性ナノチューブの上部とに接触する第1の金属層と、前記第2の開口を充填するための金属充填材を含む、ことを要旨とする。
請求項8に記載の発明は、請求項7に記載の半導体デバイスにおいて、前記金属充填材は銅を含む、ことを要旨とする。
請求項9に記載の発明は、基板の上に半導体デバイスを形成する方法であって、基板の上に第1の導電層を形成するステップと、前記第1の導電層の上に第1の誘電体層を形成するステップと、前記第1の誘電体層に第1の開口を形成するステップと、前記第1の誘電体層の上と前記第1の開口内とにシード層を堆積するステップと、前記第1の誘電体層の上および前記第1の開口の上に前記シード層から導電性ナノチューブの層を形成するステップと、前記導電性ナノチューブの層の上に第2の誘電体層を形成するステップと、前記第2の誘電体層において前記第1の開口の上に第2の開口を形成するステップと、前記第2の開口内に導電性材料を堆積するステップと、を含むことを要旨とする。
請求項10に記載の発明は、請求項9に記載の方法において、前記第1の導電層を形成するステップは、銅層を形成するステップと、前記銅層の上にチタン/タンタル層を形成するステップとを含む、ことを要旨とする。
請求項11に記載の発明は、請求項9に記載の方法において、前記シード層を堆積するステップは、コバルト層を形成するステップを含む、ことを要旨とする。
請求項12に記載の発明は、請求項11に記載の方法において、前記シード層を堆積するステップにおける前記コバルト層は、離間して配置された分離した複数のコバルト種を含む、ことを要旨とする。
請求項13に記載の発明は、請求項9に記載の方法において、前記導電性ナノチューブの層を形成するステップにおける前記導電性ナノチューブは、カーボンナノチューブを含む、ことを要旨とする。
請求項14に記載の発明は、請求項13に記載の方法において、前記導電性ナノチューブの層を形成するステップにおける前記ナノチューブの層は均質である、ことを要旨とする。
請求項15に記載の発明は、請求項9に記載の方法において、前記導電性材料を堆積するステップは、銅を堆積するステップを含む、ことを要旨とする。
請求項16に記載の発明は、請求項15に記載の方法において、前記導電性材料を堆積するステップは、前記銅を堆積するステップの前に、バリアメタルを堆積することをさらに備える、ことを要旨とする。
請求項17に記載の発明は、請求項9に記載の方法において、前記シード層に前記導電層と合金を形成させるべくアニールを実行するステップをさらに備える、ことを要旨とする。
請求項18に記載の発明は、請求項17に記載の方法において、前記アニールを実行するステップにより、前記第1の誘電体層上の前記シード層が前記第1の誘電体層に吸収される、ことを要旨とする。
請求項19に記載の発明は、ビアを形成する方法であって、基板の上に導電線を形成するステップと、前記導電線の上に絶縁層を形成するステップと、前記導電線の一部分を露出させるべく前記絶縁層に開口を形成するステップと、離間している分離した複数の種を形成するステップであって、第1の複数の種は前記導電線の露出された部分の上にあり、第2の複数の種は前記絶縁層の上にある、複数の種を形成するステップと、前記第1の複数の種の上および前記第2の複数の種の上に同時に導電性ナノチューブを成長させるステップと、前記第1の複数の種から成長した導電性ナノチューブに対する金属接点を形成するステップであって、前記第1の複数の種から成長した導電性ナノチューブは前記金属接点と接触し、それによって前記金属接点を前記導電線に電気的に接続するビアとして機能する、金属接点を形成するステップと、を含むことを要旨とする。
請求項20に記載の発明は、請求項19に記載の方法において、前記導電性ナノチューブの上に絶縁層を形成するステップをさらに備え、該絶縁層は開口を有し、前記金属接点は該開口内にある、ことを要旨とする。
1つの実施形態では、均質なナノチューブ層は、比較的調整可能な空隙率、およびしたがって誘電率を有して堆積される。ナノチューブ層の前に堆積およびパターニングされる薄いパターン化誘電体が、ビアの場所を画定するために使用される。それゆえ、ビア導体として機能することになるナノチューブ層の部分は、ナノチューブ層の下の薄いパターン化誘電体層内の開口によって画定される。ナノチューブ層の残りの部分は、層間誘電体材料として機能する。導電性ビアにナノチューブを使用することによって、電気抵抗性が低く、熱伝導性が高く、機械的安定性が高い導電性ビアが達成されることができる。また、層間誘電体にナノチューブを使用することによって、構造的完全性が高い低誘電率誘電体が達成されることができる。このように、均質なナノチューブ層を使用して、導電性ビアの改善および層間誘電体材料の改善の両方を提供することができる。
本発明の1つの実施形態による、処理の一段階における半導体デバイスを示す図である。 本発明の1つの実施形態による、処理の後続の段階における図1の半導体デバイスを示す図である。 本発明の1つの実施形態による、処理の後続の段階における図2の半導体デバイスを示す図である。 本発明の1つの実施形態による、処理の後続の段階における図3の半導体デバイスを示す図である。 本発明の1つの実施形態による、処理の後続の段階における図4の半導体デバイスを示す図である。 本発明の1つの実施形態による、処理の後続の段階における図5の半導体デバイスを示す図である。 本発明の1つの実施形態による、処理の後続の段階における図6の半導体デバイスを示す図である。 本発明の1つの実施形態による、処理の後続の段階における図7の半導体デバイスを示す図である。 本発明の1つの実施形態による、処理の後続の段階における図8の半導体デバイスを示す図である。 本発明の1つの実施形態による、処理の後続の段階における図9の半導体デバイスを示す図である。
本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。
図1は、処理の一段階における半導体デバイス10を示す。半導体デバイス10は、下層12の上に形成される導電層14を含む。下層12は半導体基板、および、半導体基板の上の任意の数の層を含むことができ、これは回路および相互接続層を含むことができる。半導体基板は、ガリウムヒ素、シリコンゲルマニウム、シリコン・オン・インシュレータ(SOI)、シリコン、単結晶シリコンなど、および上記の組み合わせなど、任意の半導体材料または材料の組み合わせであることができる。1つの実施形態では、導電層14は、導電性ビアがそれに対して電気的に接触することになる、半導体デバイス10の相互接続層の一部である導電線に対応する。1つの実施形態では、導電層14は銅である。代替的に、他の金属が使用されてもよい。
図2は、処理の後続の段階における図1の半導体デバイス10を示す。図2において、導電層14の上に導電層16が形成される。1つの実施形態では、導電層16は、導電層14の上のチタンバリア層、および、チタンバリア層の上のタンタル接触層を含む。代替の実施形態では、チタンおよびタンタルに加えて、またはそれらに代えて他の金属が使用されてもよい。さらに、導電層16は、続いて形成される導電性ビアのための抵抗接点を提供する材料を含む、任意の数の導電層を含むことができる。
図3は、処理の後続の段階における図2の半導体デバイス10を示す。図3において、導電層16の上に誘電体層18が形成される。1つの実施形態では、誘電体層18は堆積によって形成されることができる。1つの実施形態では、誘電体層は10ナノメートル以下の厚さを有し、たとえば、Si、SiONなどの酸化物または窒化物を含むことができる。誘電体層18は低誘電率シリコン層であることもできる。誘電体層18は、複数の層を含むこともできる。
図4は、開口20を形成するために誘電体層18がパターニングされる、処理の後続の段階における図3の半導体デバイス10を示す。開口20が誘電体層18を通じて延在して、導電層16を露出させる。下記により詳細に説明するように、開口20は、半導体デバイス10の導電性ビアの場所を画定する。
図5は、誘電体層18の上面、および開口20内の導電層16の露出した上面の上にシード層22が形成される、処理の後続の段階における図4の半導体デバイス10を示す。1つの実施形態では、シード層22は、開口の誘電体層18の側壁上に形成されないように、非コンフォーマルに、すなわち、不均一に堆積される。シード層22は、互いに離間して配置され、したがって分離した、複数の離散種を含む。図5には例示的な離散種24が示されている。1つの実施形態では、シード層22はコバルトであり、したがって各離散種はコバルトである。代替的には、たとえば、パラジウム、白金、またはそれらの合金など、他の材料または合金が使用されてもよい。
図6は、処理の後続の段階における図5の半導体デバイス10を示す。図6において、導電性ナノチューブの層26がシード層22によって誘導されるように形成される。すなわち、例示的なナノチューブ28などの導電性ナノチューブが、シード層22の各離散種の上に形成される。たとえば、導電性ナノチューブは、摂氏600度を下回る、または好ましくは摂氏450度を下回る温度における気相堆積プロセスを使用して形成されることができる。1つの実施形態では、導電性ナノチューブ26は炭素から形成される。代替的には、それらはたとえば、酸化亜鉛、酸化チタン、銅、窒化ホウ素、およびシリコンなど、他の材料から形成されてもよい。導電性ナノチューブの層26は所望のビア高さまで形成される。なお、導電性ナノチューブの層26は、全体を通じて構造および組成が均一である、均質な層である。すなわち、層26の導電性ナノチューブの各々は同じ材料から形成される同じタイプのものである。それゆえ、導電性ナノチューブは均質である。さらになお、層26の導電性ナノチューブはシード層22の種から、すなわち、誘電体層18の上の種と開口20内の導電層16の上の種の両方から同時に成長される。
なお、層26の各ナノチューブは導電性ナノチューブである。導電性ナノチューブとは、チューブの中心部分を通じて、チューブの長さ方向に沿って導電性であり、チューブの輪に対して垂直方向には導電性でないナノチューブである。それゆえ、例示的なナノチューブ28を参照すると、電流はナノチューブ28の中心部分を通じて、開口20内の導電層16の上面に垂直に流れる。対照的に、非導電性ナノチューブは、その中心部分を通じて、チューブの長さ方向に沿って電流を流すできないナノチューブである。なお、導電性または非導電性のいずれについても、電子は側方に隣接するナノチューブの間では伝導しない。それゆえ、層26内で、電流は、誘電体層18および層26の上面に実質的に平行な方向において、導電性ナノチューブ間で側方には伝導しない。
図7は、熱サイクル、すなわちアニールが実行される、処理の後続の段階における図6の半導体デバイス10を示す。熱サイクル中、シード層22は下部層によって吸収される。たとえば、シード層22は開口20内で導電層16内に吸収されて合金を形成し、開口20の外側で誘電体層18に吸収される。導電層14が銅を含み、導電層16がチタン/タンタルを含む1つの実施形態では、コバルト、チタン、およびタンタルを含む合金がアニールの結果として開口20内に形成される。種の下部層内への吸収によって、導電種が誘電体層18の表面に沿って残留することになった場合に発生し得る一切の漏れ(リーク)経路の形成に対抗する保護が提供される。
なお、さらに図7を参照して、層26の第1の複数の導電性ナノチューブが開口20内に、したがって、導電層16の上にある種の上に形成され、層26の第2の複数の導電性ナノチューブが誘電体層18の上にある種の上に形成される。誘電体層18が存在することに起因して、電子は、誘電体層18の上に形成される導電性ナノチューブに入ることができない。しかしながら、下記に説明するように、ナノチューブの上部が導体に接していると仮定すると、誘電体層18の上でなく導電層16の上に形成される導電性ナノチューブについて、電子は導電性ナノチューブに入ることが可能である。それゆえ、層26の第1の複数の導電性ナノチューブのみが、導電層14と、続いて層26の上に形成される導電層との間で電流を伝えることが可能である。すなわち、第1の複数の導電性ナノチューブは、下記に説明するように、導電層14と続いて形成される導電層との間の導電性ビアを形成する。それゆえ、層26の第2の複数の導電性ナノチューブは、導電性ビアを取り囲む層間誘電体層として機能する。このように、同じ層、すなわち層26の異なる部分が導電性ビアおよび層間誘電体として機能することができる。さらになお、第1の複数の導電性ナノチューブ(導電性ビアとして使用されるもの)および第2の複数の導電性ナノチューブ(層間誘電体として使用されるもの)は同じタイプのものであるだけでなく、同時に形成される。
図8は、層26の上に誘電体層30が形成される、処理の後続の段階における半導体デバイス10を示す。1つの実施形態では、誘電体層30は層26の上にコンフォーマルに、すなわち、均一に堆積される。次の金属層は誘電体層30内に嵌め込まれることになる。それゆえ、1つの実施形態では、誘電体層30は低誘電率誘電体層であり得る。1つの実施形態では、誘電体層30は、層26と同様の導電性ナノチューブの層であり得る。この実施形態では、誘電体層18と同様の追加の誘電体層が最初に層26の上に形成されることができ、それによって、この追加の誘電体層の上に誘電体層30が形成される。
図9は、誘電体層30がパターニングおよびエッチングされて、誘電体層30(および存在し得る任意の追加の誘電体層)を通じて層26の導電性ナノチューブまで延在する開口32が形成される、処理の後続の段階における半導体デバイス10を示す。
図10は、処理の後続の段階における半導体デバイス10を示す。図10において、開口32内で、誘電体層30の側壁に沿って、および、開口32によって露出される層26の導電性ナノチューブの上にバリア層34が形成され、バリア層34の上で開口32内に導電層36も形成される。1つの実施形態では、バリア層34および導電層36は、ブランケット堆積と後続の化学機械研磨によって形成される。バリア層34および導電層36はまとめて金属接点と称される場合がある。1つの実施形態では、バリア層34はチタンを含み、1つの実施形態では、導電層36は銅を含む。なお、それゆえ、導電層16とバリア層34との間を接続する(したがって導電層16およびバリア層34の両方に電気的に接触する)層26の第1の複数の導電性ナノチューブは、導電層14と導電層36との間の導電性ビア(すなわち、ビア導体)として機能し、導電性ビアを取り囲み誘電体層18または誘電体層30の少なくとも一方と接触する層26の第2の複数の導電性ナノチューブは層間誘電体として機能する。
以上、導電性ナノチューブの均質な層の異なる部分がどのように導電性ビアまたは層間誘電体として機能することが可能であるかが理解されることができる。このように、ナノチューブの利点は、同じ均質な層内で層間誘電体および導電性ビアの両方について利用されることができることである。
その上、本明細書および特許請求の範囲における「正面(front)」、「裏(back)」、「上部(top)」、「底(bottom)」、「上(over)」、「下(under)」などの用語は、存在する場合、説明を目的として使用されており、必ずしも永久的な相対位置を記述するために使用されてはいない。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の方向で機能することが可能であるように、適切な状況下で置き換え可能であることが理解される。
本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。たとえば、導電性ナノチューブは、半導体デバイス10の任意の1つまたは複数の相互接続層に対して層間誘電体および導電性ビアとして使用されることができる。したがって、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。
さらに、本明細書において使用される場合、「1つ(“a”or“an”)」という用語は、1つまたは2つ以上として定義される。さらに、特許請求の範囲における「少なくとも1つの」および「1つまたは複数の」のような前置きの語句の使用は、不定冠詞「1つの(“a”or“an”)」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「1つまたは複数の」または「少なくとも1つの」および「1つの(“a”or“an”)」のような不定冠詞を含む場合であっても、1つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。
別途記載されない限り、「第1の」および「第2の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。したがって、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。
以下は本発明のさまざまな実施形態である。
項目1は、半導体デバイスであって、基板と、基板の上の導電層と、導電層の上の第1の誘電体層であって、当該誘電体層は第1の開口を有する、第1の誘電体層と、誘電体層の上の第1の複数の導電性ナノチューブと、誘電体層内の第1の開口の上の第2の複数の導電性ナノチューブと、第1の複数の導電性ナノチューブおよび第2の複数の導電性ナノチューブの上の第2の誘電体層であって、当該第2の誘電体層は第2の複数の導電性ナノチューブの上にある第2の開口を有する、第2の誘電体層と、第2の開口内の金属材料であって、第2の複数の導電性ナノチューブを通じて導電層と金属材料との間に電気接点を形成するための、金属材料とを含む、半導体デバイスを含む。項目2は、第1の複数の導電性ナノチューブおよび第2の複数の導電性ナノチューブが均質である、項目1の半導体デバイスを含む。項目3は、第1の複数の導電性ナノチューブおよび第2の複数の導電性ナノチューブの導電性ナノチューブがカーボンナノチューブである、項目1の半導体デバイスを含む。項目4は、第1の誘電体層が、酸化物および窒化物から成る群のうちの1つを含む、項目1の半導体デバイスを含む。項目5は、第2の複数の導電性ナノチューブと導電層との間の合金がコバルトを含む、項目1の半導体デバイスを含む。項目6は、金属層が、銅層、ならびにチタンおよびタンタルを含む層を含む、項目5の半導体デバイスを含む。項目7は、金属材料が、第2の開口の側壁および第2の複数の導電性ナノ結晶の上部に接触する第1の金属層、ならびに、第2の開口を充填するための金属充填材を含む、項目1の半導体デバイスを含む。項目8は、金属充填材が銅を含む、項目7の半導体デバイスを含む。
項目9は、基板の上に半導体デバイスを形成する方法であって、基板の上に第1の導電層を形成するステップと、第1の導電層の上に第1の誘電体層を形成するステップと、第1の誘電体層内に第1の開口を形成するステップと、第1の誘電体層の上および第1の開口の中にシード層を堆積するステップと、第1の誘電体層の上および第1の開口の上のシード層から導電性ナノチューブの層を形成するステップと、導電性ナノチューブの層の上に第2の誘電体を形成するステップと、第1の開口の上で第2の誘電体層内に開口を形成するステップと、第2の開口内に導電性材料を堆積するステップとを含む、方法を含む。項目10は、第1の導電層を形成するステップが、銅層を形成することと、銅層の上にチタン/タンタル層を形成することとを含む、項目9の方法を含む。項目11は、シード層を堆積するステップが、コバルト層を形成することを含む、項目9の方法を含む。項目12は、シード層を堆積するステップが、離間されるコバルトの離散種を含むコバルト層をさらに特徴とする、項目11の方法を含む。項目13は、導電性ナノチューブの層を形成するステップが、カーボンナノチューブを含む導電性ナノチューブをさらに特徴とする、項目9の方法を含む。項目14は、導電性ナノチューブの層を形成するステップが、ナノチューブの層が均質であることをさらに特徴とする、項目13の方法を含む。項目15は、導電性材料を堆積するステップが、銅を堆積することを含む、項目9の方法を含む。項目16は、導電性材料を堆積するステップが、銅を堆積する前に障壁金属(バリアメタル)を堆積することをさらに含む、項目15の方法を含む。項目17は、シード層に導電層とともに合金を形成させるためにアニールを実行するステップをさらに含む、項目9の方法を含む。項目18は、アニールするステップが、第1の誘電体層上のシード層が第1の誘電体層によって吸収されるようにする、項目17の方法を含む。
項目19は、ビアを形成する方法であって、基板の上に導電線を形成するステップと、導電線の上に絶縁層を形成するステップ、導電線の一部を露出させるために絶縁層内に開口を形成するステップ、離間している離散種を形成するステップであって、第1の複数の離散種は導電線の露出される部分の上にあり、第2の複数の離散種は絶縁層の上にある、離散種を形成するステップ、第1の複数の離散種の上および第2の複数の離散種の上に導電性ナノチューブを同時に成長させるステップ、第1の複数の種から成長する導電性ナノチューブに対する金属接点を形成するステップであって、それによって、第1の複数の種から成長して金属接点と接触する導電性ナノチューブがビアとして機能し、当該ビアは金属接点を導電線に電気的に接続する、金属接点を形成するステップを含む、方法を含む。項目20は、導電性ナノチューブの上に絶縁層を形成するステップをさらに含み、絶縁層は開口を有し、金属接点は当該開口内にある、項目19の方法を含む。

Claims (5)

  1. 半導体デバイスであって、
    基板と、
    前記基板の上の導電層と、
    前記導電層の上の第1の誘電体層であって、第1の開口を有する第1の誘電体層と、
    前記第1の誘電体層の上の第1の複数の導電性ナノチューブと、
    前記第1の誘電体層の前記第1の開口の上の第2の複数の導電性ナノチューブと、
    前記第1の複数の導電性ナノチューブおよび前記第2の複数の導電性ナノチューブの上の第2の誘電体層であって、前記第2の複数の導電性ナノチューブの上にある第2の開口を有する第2の誘電体層と、
    前記第2の開口内の導電性材料であって、前記第2の複数の導電性ナノチューブを通じて前記導電層と前記導電性材料との間に電気接点を形成する導電性材料と、を備え、
    前記第1の複数の導電性ナノチューブは、前記第1の誘電体層から前記第2の誘電体層まで延在しており、前記第2の複数の導電性ナノチューブは、前記導電層から前記導電性材料まで延在している、半導体デバイス。
  2. 前記第2の複数の導電性ナノチューブは導電性ビアとして機能し、前記第1の複数の導電性ナノチューブは前記導電性ビアを取り囲む層間誘電体として機能する、請求項1に記載の半導体デバイス。
  3. 基板の上に半導体デバイスを形成する方法であって、
    基板の上に第1の導電層を形成するステップと、
    前記第1の導電層の上に第1の誘電体層を形成するステップと、
    前記第1の誘電体層に第1の開口を形成するステップと、
    前記第1の誘電体層の上と前記第1の開口内とにシード層を堆積するステップと、
    前記第1の誘電体層の上および前記第1の開口の上に前記シード層から導電性ナノチューブの層を形成するステップと、
    前記導電性ナノチューブの層の上に第2の誘電体層を形成するステップと、
    前記第2の誘電体層において前記第1の開口の上に第2の開口を形成するステップと、
    前記第2の開口内に導電性材料を堆積するステップと、を含み、
    前記導電性ナノチューブの第1の部分は、前記第1の誘電体層から前記第2の誘電体層まで延在し、前記導電性ナノチューブの第2の部分は、前記第1の導電層から前記導電性材料まで延在する、方法。
  4. 前記第1の部分は導電性ビアとして機能し、前記第2の部分は前記導電性ビアを取り囲む層間誘電体として機能する、請求項3に記載の方法。
  5. ビアを形成する方法であって、
    基板の上に導電線を形成するステップと、
    前記導電線の上に絶縁層を形成するステップと、
    前記導電線の一部分を露出させるべく前記絶縁層に開口を形成するステップと、
    1つの材料からなる離間している分離した複数の種を形成するステップであって、前記複数の種のうちの第1の複数の種は前記導電線の露出された部分の上にあり、前記複数の種のうちの第2の複数の種は前記絶縁層の上にある、複数の種を形成するステップと、
    前記第1の複数の種の上および前記第2の複数の種の上に同時に導電性ナノチューブを成長させるステップと、
    記導電性ナノチューブの上に絶縁層を形成するステップであって、該絶縁層は開口を有するステップと
    前記第1の複数の種から成長した導電性ナノチューブに対する金属接点を形成するステップであって、前記金属接点は該開口内にあり、前記第1の複数の種から成長し前記金属接点と接触した導電性ナノチューブは前記金属接点を前記導電線に電気的に接続するビアとして機能し、前記第2の複数の種から成長した導電性ナノチューブは、前記ビアを取り囲む層間誘電体として機能する、ステップと、を含む方法。
JP2012277273A 2012-01-25 2012-12-19 ナノチューブ層を有する半導体デバイスおよび形成方法 Expired - Fee Related JP6150420B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/358,137 US8883639B2 (en) 2012-01-25 2012-01-25 Semiconductor device having a nanotube layer and method for forming
US13/358,137 2012-01-25

Publications (3)

Publication Number Publication Date
JP2013153147A JP2013153147A (ja) 2013-08-08
JP2013153147A5 JP2013153147A5 (ja) 2016-02-12
JP6150420B2 true JP6150420B2 (ja) 2017-06-21

Family

ID=48796562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012277273A Expired - Fee Related JP6150420B2 (ja) 2012-01-25 2012-12-19 ナノチューブ層を有する半導体デバイスおよび形成方法

Country Status (3)

Country Link
US (2) US8883639B2 (ja)
JP (1) JP6150420B2 (ja)
CN (1) CN103227165B (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982419B1 (ko) * 2003-05-01 2010-09-15 삼성전자주식회사 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자
US7256435B1 (en) * 2003-06-02 2007-08-14 Hewlett-Packard Development Company, L.P. Multilevel imprint lithography
US8039961B2 (en) * 2003-08-25 2011-10-18 Samsung Electronics Co., Ltd. Composite carbon nanotube-based structures and methods for removing heat from solid-state devices
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US7300860B2 (en) * 2004-03-30 2007-11-27 Intel Corporation Integrated circuit with metal layer having carbon nanotubes and methods of making same
US7084062B1 (en) * 2005-01-12 2006-08-01 Advanced Micro Devices, Inc. Use of Ta-capped metal line to improve formation of memory element films
US7592248B2 (en) 2005-12-09 2009-09-22 Freescale Semiconductor, Inc. Method of forming semiconductor device having nanotube structures
US7329606B1 (en) * 2005-12-29 2008-02-12 Advanced Micro Devices, Inc. Semiconductor device having nanowire contact structures and method for its fabrication
US7781267B2 (en) * 2006-05-19 2010-08-24 International Business Machines Corporation Enclosed nanotube structure and method for forming
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
CN101668383B (zh) * 2008-09-03 2013-03-06 富葵精密组件(深圳)有限公司 电路板以及电路板封装结构
US8853856B2 (en) * 2010-06-22 2014-10-07 International Business Machines Corporation Methodology for evaluation of electrical characteristics of carbon nanotubes
JP5238775B2 (ja) * 2010-08-25 2013-07-17 株式会社東芝 カーボンナノチューブ配線の製造方法

Also Published As

Publication number Publication date
US9224692B2 (en) 2015-12-29
US8883639B2 (en) 2014-11-11
US20130187274A1 (en) 2013-07-25
CN103227165B (zh) 2017-10-24
JP2013153147A (ja) 2013-08-08
US20150206843A1 (en) 2015-07-23
CN103227165A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
KR101382564B1 (ko) 에어갭을 갖는 층간 절연막의 형성 방법
US9818644B2 (en) Interconnect structure and manufacturing method thereof
CN103515304B (zh) 无蚀刻损伤和电子系统级(esl)的双镶嵌金属互连件
TWI610398B (zh) 基於鈷的互連及其製造方法
US8258627B2 (en) Group II element alloys for protecting metal interconnects
TWI423327B (zh) 降低後段製程配線結構之整體介電常數的處理整合系統
KR100881621B1 (ko) 반도체 장치 및 그 형성방법
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
US9431346B2 (en) Graphene-metal E-fuse
US7250366B2 (en) Carbon nanotubes with controlled diameter, length, and metallic contacts
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
JP2016058521A (ja) 半導体装置およびその製造方法
CN102468220B (zh) 一种金属互连结构及其形成方法
CN105531812B (zh) 通过选择性沉积形成的超薄金属线
JP2009532874A (ja) 回路の三次元的な統合において用いられるバリヤ
US8461037B2 (en) Method for fabricating interconnections with carbon nanotubes
CN102484096A (zh) 使用离子束在过孔内的选择性纳米管生长
JP6150420B2 (ja) ナノチューブ層を有する半導体デバイスおよび形成方法
JP2008172250A (ja) カーボンナノチューブを有する電気配線構造及びその形成方法
TWI495059B (zh) 半導體元件與半導體裝置與其形成方法
TWI618188B (zh) 導線結構與其製作方法
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
KR100713916B1 (ko) 반도체 소자의 제조방법
US20220359414A1 (en) Interconnection structure and methods of forming the same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6150420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees