JP2013153147A - ナノチューブ層を有する半導体デバイスおよび形成方法 - Google Patents
ナノチューブ層を有する半導体デバイスおよび形成方法 Download PDFInfo
- Publication number
- JP2013153147A JP2013153147A JP2012277273A JP2012277273A JP2013153147A JP 2013153147 A JP2013153147 A JP 2013153147A JP 2012277273 A JP2012277273 A JP 2012277273A JP 2012277273 A JP2012277273 A JP 2012277273A JP 2013153147 A JP2013153147 A JP 2013153147A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- forming
- nanotubes
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
【解決手段】半導体デバイスを形成する方法は、基板の上に第1の導電層を形成することを含む。第1の開口を有する誘電体層が第1の導電層の上に形成される。第1の誘電体層の上および第1の開口の中にシード層が堆積される。第1の誘電体層の上および第1の開口の上のシード層から導電性ナノチューブの層が形成される。導電性ナノチューブの層の上に第2の誘電体が形成される。第1の開口の上で第2の誘電体層内に開口が形成される。第2の開口内に導電性材料が堆積される。
【選択図】図10
Description
請求項5に記載の発明は、請求項1に記載の半導体デバイスにおいて、前記第2の複数の導電性ナノチューブと前記導電層との間の合金をさらに備え、該合金はコバルトを含む、ことを要旨とする。
請求項7に記載の発明は、請求項1に記載の半導体デバイスにおいて、前記金属材料は、前記第2の開口の側壁と前記第2の複数の導電性ナノチューブの上部とに接触する第1の金属層と、前記第2の開口を充填するための金属充填材を含む、ことを要旨とする。
請求項9に記載の発明は、基板の上に半導体デバイスを形成する方法であって、基板の上に第1の導電層を形成するステップと、前記第1の導電層の上に第1の誘電体層を形成するステップと、前記第1の誘電体層に第1の開口を形成するステップと、前記第1の誘電体層の上と前記第1の開口内とにシード層を堆積するステップと、前記第1の誘電体層の上および前記第1の開口の上に前記シード層から導電性ナノチューブの層を形成するステップと、前記導電性ナノチューブの層の上に第2の誘電体層を形成するステップと、前記第2の誘電体層において前記第1の開口の上に第2の開口を形成するステップと、前記第2の開口内に導電性材料を堆積するステップと、を含むことを要旨とする。
請求項12に記載の発明は、請求項11に記載の方法において、前記シード層を堆積するステップにおける前記コバルト層は、離間して配置された分離した複数のコバルト種を含む、ことを要旨とする。
請求項16に記載の発明は、請求項15に記載の方法において、前記導電性材料を堆積するステップは、前記銅を堆積するステップの前に、バリアメタルを堆積することをさらに備える、ことを要旨とする。
項目1は、半導体デバイスであって、基板と、基板の上の導電層と、導電層の上の第1の誘電体層であって、当該誘電体層は第1の開口を有する、第1の誘電体層と、誘電体層の上の第1の複数の導電性ナノチューブと、誘電体層内の第1の開口の上の第2の複数の導電性ナノチューブと、第1の複数の導電性ナノチューブおよび第2の複数の導電性ナノチューブの上の第2の誘電体層であって、当該第2の誘電体層は第2の複数の導電性ナノチューブの上にある第2の開口を有する、第2の誘電体層と、第2の開口内の金属材料であって、第2の複数の導電性ナノチューブを通じて導電層と金属材料との間に電気接点を形成するための、金属材料とを含む、半導体デバイスを含む。項目2は、第1の複数の導電性ナノチューブおよび第2の複数の導電性ナノチューブが均質である、項目1の半導体デバイスを含む。項目3は、第1の複数の導電性ナノチューブおよび第2の複数の導電性ナノチューブの導電性ナノチューブがカーボンナノチューブである、項目1の半導体デバイスを含む。項目4は、第1の誘電体層が、酸化物および窒化物から成る群のうちの1つを含む、項目1の半導体デバイスを含む。項目5は、第2の複数の導電性ナノチューブと導電層との間の合金がコバルトを含む、項目1の半導体デバイスを含む。項目6は、金属層が、銅層、ならびにチタンおよびタンタルを含む層を含む、項目5の半導体デバイスを含む。項目7は、金属材料が、第2の開口の側壁および第2の複数の導電性ナノ結晶の上部に接触する第1の金属層、ならびに、第2の開口を充填するための金属充填材を含む、項目1の半導体デバイスを含む。項目8は、金属充填材が銅を含む、項目7の半導体デバイスを含む。
Claims (20)
- 半導体デバイスであって、
基板と、
前記基板の上の導電層と、
前記導電層の上の第1の誘電体層であって、第1の開口を有する第1の誘電体層と、
前記第1の誘電体層の上の第1の複数の導電性ナノチューブと、
前記第1の誘電体層の前記第1の開口の上の第2の複数の導電性ナノチューブと、
前記第1の複数の導電性ナノチューブおよび前記第2の複数の導電性ナノチューブの上の第2の誘電体層であって、前記第2の複数の導電性ナノチューブの上にある第2の開口を有する第2の誘電体層と、
前記第2の開口内の金属材料であって、前記第2の複数の導電性ナノチューブを通じて前記導電層と前記金属材料との間に電気接点を形成する金属材料と、を備える半導体デバイス。 - 前記第1の複数の導電性ナノチューブおよび前記第2の複数の導電性ナノチューブは均質である、請求項1に記載の半導体デバイス。
- 前記第1の複数の導電性ナノチューブおよび前記第2の複数の導電性ナノチューブにおける導電性ナノチューブはカーボンナノチューブである、請求項1に記載の半導体デバイス。
- 前記第1の誘電体層は、酸化物および窒化物のうちの1つを含む、請求項1に記載の半導体デバイス。
- 前記第2の複数の導電性ナノチューブと前記導電層との間の合金をさらに備え、該合金はコバルトを含む、請求項1に記載の半導体デバイス。
- 金属層は、銅層、ならびにチタンおよびタンタルを含む層を含む、請求項5に記載の半導体デバイス。
- 前記金属材料は、前記第2の開口の側壁と前記第2の複数の導電性ナノチューブの上部とに接触する第1の金属層と、前記第2の開口を充填するための金属充填材を含む、請求項1に記載の半導体デバイス。
- 前記金属充填材は銅を含む、請求項7に記載の半導体デバイス。
- 基板の上に半導体デバイスを形成する方法であって、
基板の上に第1の導電層を形成するステップと、
前記第1の導電層の上に第1の誘電体層を形成するステップと、
前記第1の誘電体層に第1の開口を形成するステップと、
前記第1の誘電体層の上と前記第1の開口内とにシード層を堆積するステップと、
前記第1の誘電体層の上および前記第1の開口の上に前記シード層から導電性ナノチューブの層を形成するステップと、
前記導電性ナノチューブの層の上に第2の誘電体層を形成するステップと、
前記第2の誘電体層において前記第1の開口の上に第2の開口を形成するステップと、
前記第2の開口内に導電性材料を堆積するステップと、を含む方法。 - 前記第1の導電層を形成するステップは、
銅層を形成するステップと、
前記銅層の上にチタン/タンタル層を形成するステップとを含む、請求項9に記載の方法。 - 前記シード層を堆積するステップは、コバルト層を形成するステップを含む、請求項9に記載の方法。
- 前記シード層を堆積するステップにおける前記コバルト層は、離間して配置された分離した複数のコバルト種を含む、請求項11に記載の方法。
- 前記導電性ナノチューブの層を形成するステップにおける前記導電性ナノチューブは、カーボンナノチューブを含む、請求項9に記載の方法。
- 前記導電性ナノチューブの層を形成するステップにおける前記ナノチューブの層は均質である、請求項13に記載の方法。
- 前記導電性材料を堆積するステップは、銅を堆積するステップを含む、請求項9に記載の方法。
- 前記導電性材料を堆積するステップは、前記銅を堆積するステップの前に、バリアメタルを堆積することをさらに備える、請求項15に記載の方法。
- 前記シード層に前記導電層と合金を形成させるべくアニールを実行するステップをさらに備える、請求項9に記載の方法。
- 前記アニールを実行するステップにより、前記第1の誘電体層上の前記シード層が前記第1の誘電体層に吸収される、請求項17に記載の方法。
- ビアを形成する方法であって、
基板の上に導電線を形成するステップと、
前記導電線の上に絶縁層を形成するステップと、
前記導電線の一部分を露出させるべく前記絶縁層に開口を形成するステップと、
離間している分離した複数の種を形成するステップであって、第1の複数の種は前記導電線の露出された部分の上にあり、第2の複数の種は前記絶縁層の上にある、複数の種を形成するステップと、
前記第1の複数の種の上および前記第2の複数の種の上に同時に導電性ナノチューブを成長させるステップと、
前記第1の複数の種から成長した導電性ナノチューブに対する金属接点を形成するステップであって、前記第1の複数の種から成長した導電性ナノチューブは前記金属接点と接触し、それによって前記金属接点を前記導電線に電気的に接続するビアとして機能する、金属接点を形成するステップと、を含む方法。 - 前記導電性ナノチューブの上に絶縁層を形成するステップをさらに備え、該絶縁層は開口を有し、前記金属接点は該開口内にある、請求項19に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/358,137 | 2012-01-25 | ||
US13/358,137 US8883639B2 (en) | 2012-01-25 | 2012-01-25 | Semiconductor device having a nanotube layer and method for forming |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013153147A true JP2013153147A (ja) | 2013-08-08 |
JP2013153147A5 JP2013153147A5 (ja) | 2016-02-12 |
JP6150420B2 JP6150420B2 (ja) | 2017-06-21 |
Family
ID=48796562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012277273A Expired - Fee Related JP6150420B2 (ja) | 2012-01-25 | 2012-12-19 | ナノチューブ層を有する半導体デバイスおよび形成方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8883639B2 (ja) |
JP (1) | JP6150420B2 (ja) |
CN (1) | CN103227165B (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363584A (ja) * | 2003-06-02 | 2004-12-24 | Hewlett-Packard Development Co Lp | 多段インプリントリソグラフィ |
US7329606B1 (en) * | 2005-12-29 | 2008-02-12 | Advanced Micro Devices, Inc. | Semiconductor device having nanowire contact structures and method for its fabrication |
JP2008258187A (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Ltd | 電子デバイス及びその製造方法 |
JP2009117591A (ja) * | 2007-11-06 | 2009-05-28 | Panasonic Corp | 配線構造及びその形成方法 |
US20110309507A1 (en) * | 2010-06-22 | 2011-12-22 | International Business Machines Corp. | Methodology for evaluation of electrical characteristics of carbon nanotubes |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100982419B1 (ko) * | 2003-05-01 | 2010-09-15 | 삼성전자주식회사 | 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자 |
US8039961B2 (en) * | 2003-08-25 | 2011-10-18 | Samsung Electronics Co., Ltd. | Composite carbon nanotube-based structures and methods for removing heat from solid-state devices |
US7135773B2 (en) * | 2004-02-26 | 2006-11-14 | International Business Machines Corporation | Integrated circuit chip utilizing carbon nanotube composite interconnection vias |
US7300860B2 (en) * | 2004-03-30 | 2007-11-27 | Intel Corporation | Integrated circuit with metal layer having carbon nanotubes and methods of making same |
US7084062B1 (en) * | 2005-01-12 | 2006-08-01 | Advanced Micro Devices, Inc. | Use of Ta-capped metal line to improve formation of memory element films |
US7592248B2 (en) | 2005-12-09 | 2009-09-22 | Freescale Semiconductor, Inc. | Method of forming semiconductor device having nanotube structures |
US7781267B2 (en) * | 2006-05-19 | 2010-08-24 | International Business Machines Corporation | Enclosed nanotube structure and method for forming |
CN101668383B (zh) * | 2008-09-03 | 2013-03-06 | 富葵精密组件(深圳)有限公司 | 电路板以及电路板封装结构 |
JP5238775B2 (ja) * | 2010-08-25 | 2013-07-17 | 株式会社東芝 | カーボンナノチューブ配線の製造方法 |
-
2012
- 2012-01-25 US US13/358,137 patent/US8883639B2/en active Active
- 2012-12-19 JP JP2012277273A patent/JP6150420B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-25 CN CN201310029975.2A patent/CN103227165B/zh active Active
-
2014
- 2014-10-14 US US14/513,980 patent/US9224692B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363584A (ja) * | 2003-06-02 | 2004-12-24 | Hewlett-Packard Development Co Lp | 多段インプリントリソグラフィ |
US7329606B1 (en) * | 2005-12-29 | 2008-02-12 | Advanced Micro Devices, Inc. | Semiconductor device having nanowire contact structures and method for its fabrication |
JP2008258187A (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Ltd | 電子デバイス及びその製造方法 |
JP2009117591A (ja) * | 2007-11-06 | 2009-05-28 | Panasonic Corp | 配線構造及びその形成方法 |
US20110309507A1 (en) * | 2010-06-22 | 2011-12-22 | International Business Machines Corp. | Methodology for evaluation of electrical characteristics of carbon nanotubes |
Also Published As
Publication number | Publication date |
---|---|
US20130187274A1 (en) | 2013-07-25 |
JP6150420B2 (ja) | 2017-06-21 |
US20150206843A1 (en) | 2015-07-23 |
US8883639B2 (en) | 2014-11-11 |
CN103227165B (zh) | 2017-10-24 |
US9224692B2 (en) | 2015-12-29 |
CN103227165A (zh) | 2013-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI610398B (zh) | 基於鈷的互連及其製造方法 | |
US9318439B2 (en) | Interconnect structure and manufacturing method thereof | |
US9177858B1 (en) | Methods for fabricating integrated circuits including barrier layers for interconnect structures | |
US20080070396A1 (en) | Group II element alloys for protecting metal interconnects | |
KR20090123538A (ko) | 에어갭을 갖는 층간 절연막의 형성 방법 | |
TW201221466A (en) | Carbon nanotube wire and manufacturing method thereof | |
US7250366B2 (en) | Carbon nanotubes with controlled diameter, length, and metallic contacts | |
US9431346B2 (en) | Graphene-metal E-fuse | |
JP2016058521A (ja) | 半導体装置およびその製造方法 | |
US20150200164A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
KR20080066410A (ko) | 반도체 장치 및 그 형성방법 | |
US8736055B2 (en) | Methods and layers for metallization | |
CN109860145A (zh) | 半导体装置 | |
CN102468220B (zh) | 一种金属互连结构及其形成方法 | |
CN105531812B (zh) | 通过选择性沉积形成的超薄金属线 | |
JP5701920B2 (ja) | 半導体装置及びその製造方法 | |
US8461037B2 (en) | Method for fabricating interconnections with carbon nanotubes | |
JP6150420B2 (ja) | ナノチューブ層を有する半導体デバイスおよび形成方法 | |
CN102484096A (zh) | 使用离子束在过孔内的选择性纳米管生长 | |
JP2008172250A (ja) | カーボンナノチューブを有する電気配線構造及びその形成方法 | |
TWI495059B (zh) | 半導體元件與半導體裝置與其形成方法 | |
TWI618188B (zh) | 導線結構與其製作方法 | |
KR100713916B1 (ko) | 반도체 소자의 제조방법 | |
US9076794B2 (en) | Semiconductor device using carbon nanotube, and manufacturing method thereof | |
TWI587367B (zh) | 用於金屬化之方法及層 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6150420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |