CN103227165B - 具有纳米管层的半导体器件及其形成方法 - Google Patents

具有纳米管层的半导体器件及其形成方法 Download PDF

Info

Publication number
CN103227165B
CN103227165B CN201310029975.2A CN201310029975A CN103227165B CN 103227165 B CN103227165 B CN 103227165B CN 201310029975 A CN201310029975 A CN 201310029975A CN 103227165 B CN103227165 B CN 103227165B
Authority
CN
China
Prior art keywords
layer
conductive
nanotube
dielectric layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310029975.2A
Other languages
English (en)
Other versions
CN103227165A (zh
Inventor
道格拉斯·M·雷伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN103227165A publication Critical patent/CN103227165A/zh
Application granted granted Critical
Publication of CN103227165B publication Critical patent/CN103227165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

公开一种具有纳米管层的半导体器件及其形成方法。一种形成半导体器件（10）的方法包括在衬底上形成第一导电层（14、16）。在第一导电层上形成具有第一开口（20）的介电层（18）。在第一介电层上以及第一开口内沉积种层（22）。由来自第一介电层以及第一开口上的种层的导电纳米管（26）形成一层。在导电纳米管层上形成第二介电层（30）。在第一开口上的第二介电层内形成开口（32）。在第二开口内沉积导电材料（34、36）。

Description

具有纳米管层的半导体器件及其形成方法
技术领域
本公开通常涉及半导体工艺，更具体地说，涉及具有纳米管层的半导体器件及其形成方法。
背景技术
随着半导体技术向更小的尺寸进展，金属互连变得阻力过高并且更容易受可靠性失效的影响。例如，随着穿孔纵横比继续增加，用金属填充穿孔开口变得日益困难。此外，有必要制造不断减少介电常数k的层间电介质。业界追求包含低k电介质的碳；然而，引入了例如无法控制的孔隙度以及低结构完整性的问题。
附图说明
本发明通过举例的方式说明并没有被附图所限制，在附图中类似的参考符号表示相同的元素。附图中的元素说明是为了简便以及清晰，不一定按比例绘制。
图1根据本发明的一个实施例，说明了半导体器件在工艺的一个阶段。
图2根据本发明的一个实施例，说明了图1的半导体器件在工艺的随后阶段。
图3根据本发明的一个实施例，说明了图2的半导体器件在工艺的随后阶段。
图4根据本发明的一个实施例，说明了图3的半导体器件在工艺的随后阶段的。
图5根据本发明的一个实施例，说明了图4的半导体器件在工艺的随后阶段。
图6根据本发明的一个实施例，说明了图5的半导体器件在工艺的随后阶段。
图7根据本发明的一个实施例，说明了图6的半导体器件在工艺的随后阶段。
图8根据本发明的一个实施例，说明了图7的半导体器件在工艺的随后阶段。
图9根据本发明的一个实施例，说明了图8的半导体器件在工艺的随后阶段。
图10根据本发明的一个实施例，说明了图9的半导体器件在工艺的随后阶段。
具体实施方式
形成半导体器件，其中，同质的纳米管层在不同的位置作为穿孔导体和层间介电材料进行操作。例如，纳米管层的第一多个导电纳米管作为穿孔导体进行操作，而相同纳米管层的纳米管层的第二多个导电纳米管同时作为层间介电材料进行操作。在一个实施例中，以相对可调谐的孔隙度和介电常数来沉积同质的纳米管层。在纳米管层之前被沉积并且图案化的薄的图案化的电介质被用于限定穿孔位置。因此，作为穿孔导体进行操作的纳米管层的那些部分通过在纳米管层下方的薄的图案化的介电层内的开口被限定。纳米管层剩余的部分作为层间介电材料进行操作。通过为导电穿孔使用纳米管，具有低电阻、高导热性以及高机械稳定性的导电穿孔可以被实现。此外，通过为层间电介质使用纳米管，具有高结构完整性的低k电介质可以被实现。以这种方式，同质的纳米管层可以被用于提供改进的导电穿孔和改进的层间介电材料。
图1说明了半导体器件10在工艺的一个阶段。半导体器件10包括在底层12上形成的导电层14。底层12可能包括半导体衬底和在半导体衬底上的任何数量的层，所述层可能包括电路和互连层。所述半导体衬底可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、绝缘体上硅（SOI）、硅、单晶硅等等，以及上述的组合。在一个实施例中，导电层14相当于导电线，所述导电线是半导体器件10的互连层的一部分，导电穿孔与所述导电线进行电接触。在一个实施例中，导电层14是铜。或者，其它金属可以被使用。
图2说明了图1的半导体器件10在工艺的随后阶段。在图2中，导电层16在导电层14上被形成。在一个实施例中，导电层16包括在导电层14上的钛阻挡层以及在钛阻挡层上的钽接触层。在替代实施例中，除了钛和钽之外或者替代钛和钽，其它金属可以被使用。此外，导电层16可以包括任何数量的导电层，包括为后来形成的导电穿孔提供欧姆接触的材料。
图3说明了图2的半导体器件10在工艺的随后阶段。在图3中，介电层18在导电层16上被形成。在一个实施例中，介电层18可以通过沉积被形成。在一个实施例中，介电层的厚度小于或等于10纳米以及介电层可能包括氧化物或氮化物，例如，Si3N4、SiON等等。介电层18还可以是低k硅层。介电层18可能还包括多个层。
图4说明了图3的半导体器件10在工艺的随后阶段，其中介电层18被图案化以形成开开口20。开口20穿过介电层18延伸以暴露导电层16。正如在下文将要被更详细地描述一样，开口20限定了半导体器件10的导电穿孔的位置。
图5说明了图4的半导体器件10在工艺的随后阶段，其中种层20在介电层18的上表面以及开口20内的导电层16的暴露的上表面上被形成。在一个实施例中，种层22被不保形地沉积以便在开口20的介电层18的侧壁上不被形成。种层22包括多个被彼此间隔开的离散种子，因此彼此隔离。图5中说明的是示范离散种子24。在一个实施例中，种层22是钴，以便每个离散种子是钴。或者，其它材料或合金可以被使用，例如，钯、铂或其合金。
图6说明了图5的半导体器件10在工艺的随后阶段。在图6中，导电纳米管的层26按种层22的指示被形成。也就是说，导电纳米管，例如示范纳米管28，在种层22的每个离散种子上被形成。例如，导电纳米管可以通过使用气相沉积工艺在低于600摄氏度，或者最好是低于450摄氏度的温度被形成。在一个实施例中，导电纳米管26由碳构成。或者，它们可能由其它材料构成，例如，氧化锌、钛氧化物、铜、氮化硼和硅。导电纳米管的层26被形成至所需的穿孔高度。注意，导电纳米管的层26是自始至终在结构和成分上一致的同质的层。也就是说，层26中每个导电纳米管是相同的类型，是由相同的材料构成的。因此，所述导电纳米管是同质的。此外，注意，层26的所述导电纳米管是同时地从种层22的种子生长的，既从介电层18上的种子也从开口20内的导电层16上的种子生长。
注意，层26中每个纳米管是导电纳米管。导电纳米管是穿过管的中心部分、沿着管的长度并且不垂直于管的箍而导电的纳米管。因此，参照示范纳米管28，电流流经纳米管28的中心部分，垂直于开口20内的导电层16的上表面。相反，非导电纳米管是不能穿过其中心部分、沿着管的长度而导电的纳米管。注意，对于导电纳米管或者非导电纳米管，没有电子在横向地相邻的纳米管之间被传导。因此，在层26内，在大致平行于介电层18和导电层16的上表面的方向，电流在导电纳米管之间不被横向地传导。
图7说明了图6的半导体器件10在工艺的随后阶段，其中执行热循环，即退火。在热循环过程中，种层22被下层吸收。例如，种层22被吸收到开口20内的导电层16并且形成合金以及被吸收到开口20外的介电层18。在导电层14包括铜以及导电层16包括钛/钽的一个实施例中，包括钴、钛和钽的合金由于退火在开口20内被形成。种子吸收入下层为防护任何泄漏路径的形成提供保护，如果导电种子保持沿着介电层18的表面，所述泄漏路径的形成就有可能发生。
仍然参照图7，注意，层26的第一多个导电纳米管在开口20内以及因此在导电层16上的种子上被形成，以及层26的第二多个导电纳米管在介电层18上的种子上被形成。由于介电层18的存在，电子不能进入在介电层18上形成的导电纳米管。然而，对于那些在导电层16上而不是在介电层18上形成的导电纳米管，假设纳米管的顶部和导体接触，电子能够进入导电纳米管，这在下文将要被描述。因此，只有层26的第一多个导电纳米管能够在导电层14和后来在层26上形成的导电层之间传输电流。也就是说，第一多个导电纳米管在导电层14和后来形成的导电层之间形成导电穿孔，正如在下文将要被描述一样。因此层26的第二多个导电纳米管作为围绕导电穿孔的层间介电层进行操作。以这种方式，相同的层，即层26的不同部分可能作为导电穿孔以及层间电介质进行操作。此外，注意，第一多个导电纳米管（那些用来作为导电穿孔的）以及第二多个导电纳米管（那些用来作为层间电介质的）不仅类型相同而且同时被形成。
图8说明了半导体器件10在工艺的随后阶段，其中介电层30在层26上被形成。在一个实施例中，介电层30在层26上被保形地沉积。接下来的金属层将被镶嵌到介电层30内。因此，在一个实施例中，介电层30可以是低k介电层。在一个实施例中，与层26类似，介电层30可以是导电纳米管的层。在本实施例中，与介电层18类似的附加介电层可以首先在层26上被形成以便介电层30在这个附加介电层上被形成。
图9说明了半导体器件10在工艺的随后阶段，其中介电层30被图案化并且被蚀刻以形成开口32，所述开口32穿过介电层30（以及可能存在的任何附加介电层）延伸到层26的导电纳米管。
图10说明了半导体器件10在工艺的随后阶段。在图10中，阻挡层34在开口32内，沿着介电层30的侧壁以及在通过开口32暴露的层26的导电纳米管上被形成，以及导电层36也在开口32内，在阻挡层34上被形成。在一个实施例中，通过在覆盖沉积之后化学机械抛光，形成阻挡层34和导电层36。阻挡层34和导电层36可以被统称为金属接触。在一个实施例中，阻挡层34包括钛，以及，在一个实施例中，导电层36包括铜。因此，注意，在导电层16和阻挡层34之间连接（因此电接触导电层16和阻挡层34）的层26的第一多个导电纳米管作为导电线14和导电层36之间的导电穿孔（即穿孔导体）进行操作，以及围绕导电穿孔且接触介电层18或介电层30中至少一个的层26的第二多个导电纳米管作为层间电介质进行操作。
因此，到目前为止，应了解，同质的导电纳米管层的不同部分怎样能够作为导电穿孔或层间电介质进行操作。以这种方式，纳米管的优点可以被用于在相同的同质的层内的层间电介质和导电穿孔这二者。
此外，在说明书和权利要求书中的术语“前面”、“后面”、“顶部”、“底部”、“上面”、“下面”等等，如果有的话，是用于描述性的目的并且不一定用于描述永久性的相对位置。应了解，术语的这种用法在适当的情况下是可以互换的以便本发明所描述的实施例，例如能够在其它方向而不是本发明所说明的方向或在其它方面进行操作。
虽然参照具体实施例描述了本发明，在不脱离如所附权利要求所阐述的本发明范围的情况下，可以进行各种修改以及变化。例如，导电纳米管可以被用作半导体器件10的一个或多个互连层的层间电介质和导电穿孔。因此，说明书以及附图被认为是说明性而不是限制性的，并且所有这些修改是为了包括入本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或解决方案都不旨在被解释为任何或所有权利要求的关键的、必需的、或本质的特征或元素。
此外，本发明所用的“a”或“an”被定义为一个或多个。并且，在权利要求中的引入性术语，如“至少一个”以及“一个或多个”，不应被解释为，不定冠词“a”或“an”所引入的其它权利要求元素将包括这些引入的权利要求元素的任何特定权利要求限定为只包含一个这样的元素的发明，即使同一权利要求中包括引入性短语“一个或多个”或“至少一个”以及不定冠词，例如“a”或“an”。使用定冠词也是如此。
除非另有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。
以下内容是本发明的各种实施例。
项目1包括一种半导体器件，包括：衬底；在所述衬底上的导电层；在所述导电层上的第一介电层，所述介电层具有第一开口；在所述介电层上的第一多个导电纳米管；在所述介电层内的所述第一开口上的第二多个导电纳米管；在所述第一多个导电纳米管和所述第二多个导电纳米管上的第二介电层，所述第二介电层具有在所述第二多个导电纳米管上的第二开口；以及在所述第二开口内的金属材料，穿过所述第二多个导电纳米管在所述导电层和所述金属材料之间形成电接触。项目2包括根据项目1所述的半导体器件，其中所述第一多个和第二多个导电纳米管是同质的。项目3包括根据项目1所述的半导体器件，其中所述第一和第二多个导电纳米管的导电纳米管是碳纳米管。项目4包括根据项目1所述的半导体器件，其中所述第一介电层包括由氧化物和氮化物构成的组中的一个。项目5包括根据项目1所述的半导体器件，其中所述第二多个导电纳米管和所述导电层之间的合金包括钴。项目6包括根据项目5所述的半导体器件，其中所述金属层包括铜层以及包括钛和钽的层。项目7包括根据项目1所述的半导体器件，其中所述金属材料包括：第一金属层，接触所述第二开口的侧壁以及所述第二多个导电纳米管的顶端；以及金属填充物，用于填充所述第二开口。项目8包括根据项目7所述的半导体器件，其中所述金属填充物包括铜。
项目9包括一种在衬底上形成半导体器件的方法，包括：在所述衬底上形成第一导电层；在所述第一导电层上形成第一介电层；在所述第一介电层内形成第一开口；在所述第一介电层上和在所述第一开口内沉积种层；从在所述第一介电层上以及在所述第一开口上的所述种层形成导电纳米管的层；在所述导电纳米管的层上形成第二介电层；在所述第一开口上的所述第二介电层内形成开口；以及在所述第二开口内沉积导电材料。项目10包括根据项目9所述的方法，其中形成第一导电层的步骤包括：形成铜层；以及在所述铜层上形成钛/钽层。项目11包括根据项目9所述的方法，其中沉积种层的步骤包括形成钴层。项目12包括根据项目11所述的方法，其中沉积种层的步骤的进一步的特征在于，所述钴层包括被间隔开的钴的离散种子。项目13包括根据项目9所述的方法，其中形成导电纳米管的层的步骤的进一步的特征在于，所述导电纳米管包括碳纳米管。项目14包括根据项目13所述的方法，其中形成导电纳米管的层的步骤的进一步的特征在于，所述纳米管的层是同质的。项目15包括根据项目9所述的方法，其中沉积导电材料的步骤包括沉积铜。项目16包括根据项目15所述的方法，其中沉积导电材料的所述步骤还包括在沉积铜之前沉积阻挡金属。项目17包括根据项目9所述的方法，还包括执行退火以使得所述种层与所述导电层形成合金。项目18包括根据项目17所述的方法，其中退火的步骤使得所述第一介电层上的所述种层被所述第一介电层吸收。
项目19包括一种形成穿孔的方法，包括：在衬底上形成导电线；在所述导电线上形成绝缘层；在所述绝缘层内形成开口以暴露所述导电线的一部分；形成分离的离散种子，第一多个所述离散种子在被暴露的所述导电线的一部分上，第二多个所述离散种子在所述绝缘层上；在所述第一多个离散种子上和所述第二多个离散种子上同时生长导电纳米管；以及形成到生长自所述第一多个种子的所述导电纳米管的金属接触，借此，生长自所述第一多个种子且与所述金属接触相接触的导电纳米管起到穿孔的功能，所述穿孔电连接所述金属接触到所述导电线。项目20包括根据项目19所述的方法，还包括在所述导电纳米管上形成绝缘层，其中所述绝缘层具有开口并且所述金属接触在所述开口内。

Claims (10)

1.一种半导体器件，包括：
衬底；
在所述衬底上的导电层；
在所述导电层上的第一介电层，所述介电层具有第一开口；
在所述介电层上的第一多个导电纳米管；
在所述介电层内的所述第一开口上的第二多个导电纳米管；
在所述第一多个导电纳米管和所述第二多个导电纳米管上的第二介电层，所述第二介电层具有在所述第二多个导电纳米管上的第二开口；以及
在所述第二开口内的导电材料，穿过所述第二多个导电纳米管在所述导电层和所述导电材料之间形成电接触；
其中所述第一多个导电纳米管自所述第一介电层延伸至第二介电层；所述第二多个导电纳米管自所述导电层延伸至所述导电材料。
2.根据权利要求1所述的半导体器件，其中所述第一多个和第二多个导电纳米管是同质的。
3.根据权利要求1所述的半导体器件，其中所述第一和第二多个导电纳米管的导电纳米管是碳纳米管。
4.根据权利要求1所述的半导体器件，其中所述第二多个导电纳米管和所述导电层之间的合金包括钴。
5.根据权利要求1所述的半导体器件，其中所述导电材料包括：第一金属层，接触所述第二开口的侧壁以及所述第二多个导电纳米管的顶端；以及金属填充物，用于填充所述第二开口。
6.一种在衬底上形成半导体器件的方法，包括：
在所述衬底上形成第一导电层；
在所述第一导电层上形成第一介电层；
在所述第一介电层内形成第一开口；
在所述第一介电层上和在所述第一开口内沉积种层；
从在所述第一介电层上以及在所述第一开口上的所述种层形成导电纳米管的层；
在所述导电纳米管的层上形成第二介电层；
在所述第一开口上的所述第二介电层内形成第二开口；以及
在所述第二开口内沉积导电材料，
其中，所述导电纳米管的第一部分从所述第一介电层延伸到所述第二介电层，并且所述导电纳米管的第二部分从所述第一导电层延伸到所述导电材料。
7.根据权利要求6所述的方法，其中形成第一导电层的步骤包括：
形成铜层；以及
在所述铜层上形成钛/钽层。
8.根据权利要求6所述的方法，其中沉积种层的步骤包括形成钴层。
9.根据权利要求6所述的方法，其中形成导电纳米管的层的步骤的进一步的特征在于，所述导电纳米管包括碳纳米管。
10.一种形成穿孔的方法，包括：
在衬底上形成导电线；
在所述导电线上形成绝缘层；
在所述绝缘层内形成开口以暴露所述导电线的一部分；
形成分离的离散种子，第一多个所述离散种子在被暴露的所述导电线的一部分上，第二多个所述离散种子在所述绝缘层上；
在所述第一多个离散种子上和所述第二多个离散种子上同时生长导电纳米管；以及
形成到生长自所述第一多个种子的所述导电纳米管的金属接触，借此，生长自所述第一多个种子且与所述金属接触相接触的导电纳米管起到穿孔的功能，所述穿孔电连接所述金属接触到所述导电线，
所述方法还包括：
在所述导电纳米管上形成绝缘层，其中所述绝缘层具有开口并且所述金属接触在所述开口内，并且其中生长自所述第二多个种子的所述导电纳米管起到在所述穿孔周围的层间电介质的功能。
CN201310029975.2A 2012-01-25 2013-01-25 具有纳米管层的半导体器件及其形成方法 Active CN103227165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/358,137 US8883639B2 (en) 2012-01-25 2012-01-25 Semiconductor device having a nanotube layer and method for forming
US13/358,137 2012-01-25

Publications (2)

Publication Number Publication Date
CN103227165A CN103227165A (zh) 2013-07-31
CN103227165B true CN103227165B (zh) 2017-10-24

Family

ID=48796562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310029975.2A Active CN103227165B (zh) 2012-01-25 2013-01-25 具有纳米管层的半导体器件及其形成方法

Country Status (3)

Country Link
US (2) US8883639B2 (zh)
JP (1) JP6150420B2 (zh)
CN (1) CN103227165B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542920A (zh) * 2003-05-01 2004-11-03 ���ǵ�����ʽ���� 用碳纳米管形成半导体装置用导电线的方法及半导体装置
CN101075610A (zh) * 2006-05-19 2007-11-21 国际商业机器公司 半导体器件及形成该半导体器件的方法
CN101276780A (zh) * 2007-03-30 2008-10-01 富士通株式会社 电子器件及其制造方法
CN101668383A (zh) * 2008-09-03 2010-03-10 富葵精密组件(深圳)有限公司 电路板以及电路板封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256435B1 (en) * 2003-06-02 2007-08-14 Hewlett-Packard Development Company, L.P. Multilevel imprint lithography
US8039961B2 (en) * 2003-08-25 2011-10-18 Samsung Electronics Co., Ltd. Composite carbon nanotube-based structures and methods for removing heat from solid-state devices
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US7300860B2 (en) * 2004-03-30 2007-11-27 Intel Corporation Integrated circuit with metal layer having carbon nanotubes and methods of making same
US7084062B1 (en) * 2005-01-12 2006-08-01 Advanced Micro Devices, Inc. Use of Ta-capped metal line to improve formation of memory element films
US7592248B2 (en) 2005-12-09 2009-09-22 Freescale Semiconductor, Inc. Method of forming semiconductor device having nanotube structures
US7329606B1 (en) * 2005-12-29 2008-02-12 Advanced Micro Devices, Inc. Semiconductor device having nanowire contact structures and method for its fabrication
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
US8853856B2 (en) * 2010-06-22 2014-10-07 International Business Machines Corporation Methodology for evaluation of electrical characteristics of carbon nanotubes
JP5238775B2 (ja) * 2010-08-25 2013-07-17 株式会社東芝 カーボンナノチューブ配線の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542920A (zh) * 2003-05-01 2004-11-03 ���ǵ�����ʽ���� 用碳纳米管形成半导体装置用导电线的方法及半导体装置
CN101075610A (zh) * 2006-05-19 2007-11-21 国际商业机器公司 半导体器件及形成该半导体器件的方法
CN101276780A (zh) * 2007-03-30 2008-10-01 富士通株式会社 电子器件及其制造方法
CN101668383A (zh) * 2008-09-03 2010-03-10 富葵精密组件(深圳)有限公司 电路板以及电路板封装结构

Also Published As

Publication number Publication date
US20150206843A1 (en) 2015-07-23
JP6150420B2 (ja) 2017-06-21
US20130187274A1 (en) 2013-07-25
US9224692B2 (en) 2015-12-29
CN103227165A (zh) 2013-07-31
JP2013153147A (ja) 2013-08-08
US8883639B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
CN109417077B (zh) 使用梳状路由结构以减少金属线装载的存储器件
CN101959788B (zh) 片状结构体、半导体器件及碳结构体的生长方法
CN103681555B (zh) 增加对电迁移的阻力的结构
CN103996651B (zh) 半导体器件及其制造方法
TWI461349B (zh) Carbon nanotube wiring and its manufacturing method
EP2540662B1 (en) Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device
CN106328708A (zh) 包括二维材料结构的装置及形成该二维材料结构的方法
CN101595554A (zh) 形成贯穿衬底的互连的方法
US9240561B2 (en) Nanodevice and method for fabricating the same
CN107039236A (zh) 形成纳米结构的方法、半导体器件制造方法和半导体器件
CN101276802A (zh) 布线结构及其形成方法
JP5701920B2 (ja) 半導体装置及びその製造方法
CN102468220A (zh) 一种金属互连结构及其形成方法
CN105531812B (zh) 通过选择性沉积形成的超薄金属线
CN103227165B (zh) 具有纳米管层的半导体器件及其形成方法
CN102956611B (zh) 一种空气隙/石墨烯互连结构及其制备方法
CN102725839A (zh) 由重定向的碳纳米管制得的互连结构
Xu et al. Conducting performance of individual Ag@ C coaxial nanocables: Ideal building blocks for interconnects in nanoscale devices
Ghosh et al. Integration of CNT in TSV (≤ 5 μm) for 3D IC application and its process challenges
CN102484096A (zh) 使用离子束在过孔内的选择性纳米管生长
US8461037B2 (en) Method for fabricating interconnections with carbon nanotubes
CN209045544U (zh) 半导体互连结构
CN105097390B (zh) 集成真空微电子结构及其制造方法
CN100459098C (zh) 铅直结构中具特制纳米管的集成电子组件及其制造方法
CN102683265A (zh) 一种将碳纳米管束填充到硅转接板的硅穿孔中的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180228

Address after: texas

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.