CN107039236A - 形成纳米结构的方法、半导体器件制造方法和半导体器件 - Google Patents

形成纳米结构的方法、半导体器件制造方法和半导体器件 Download PDF

Info

Publication number
CN107039236A
CN107039236A CN201610814092.6A CN201610814092A CN107039236A CN 107039236 A CN107039236 A CN 107039236A CN 201610814092 A CN201610814092 A CN 201610814092A CN 107039236 A CN107039236 A CN 107039236A
Authority
CN
China
Prior art keywords
nano wire
insulating barrier
semiconductor devices
catalyst metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610814092.6A
Other languages
English (en)
Other versions
CN107039236B (zh
Inventor
吴暎泽
权赫信
徐焕受
田仁秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107039236A publication Critical patent/CN107039236A/zh
Application granted granted Critical
Publication of CN107039236B publication Critical patent/CN107039236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施方式提供形成纳米接构的方法、使用其制造半导体器件的方法和包括纳米结构的半导体器件。形成纳米结构的方法可以包括形成绝缘层以及在绝缘层上形成纳米结构。该绝缘层可以具有晶体结构。该绝缘层可以包括绝缘二维(2D)材料。该绝缘2D材料可以包括六方氮化硼(h‑BN)。该绝缘层可以形成在催化剂金属层上。该纳米结构可以包括硅(Si)、锗(Ge)和SiGe中的至少一种。纳米结构可以包括至少一个纳米线。

Description

形成纳米结构的方法、半导体器件制造方法和半导体器件
技术领域
本公开涉及形成纳米结构的方法、使用该纳米结构制造半导体器件的方法、以及包括纳米结构的半导体器件。
背景技术
半导体器件，诸如晶体管和二极管，被广泛用于各种电子装置领域中的各种目的。例如，晶体管被用作显示装置中的开关器件或驱动器件、存储器件、和逻辑电路，并且被用作各种其它电路的基本部件。
大部分当前商业化的晶体管是硅(Si)基金属氧化物半导体场效应晶体管(MOSFET)。一般而言，MOSFET可以通过在硅基板的沟道区(半导体)上形成栅氧化物诸如硅氧化物然后在其上形成金属栅或多晶硅栅而制造。然而，由于现有的MOSFET的制造工艺限制和/或性能限制，需要对能够克服这些限制的下一代材料/器件的研究和开发。
发明内容
一个或更多示例性实施方式提供在具有晶体结构的绝缘层上生长纳米结构的方法。
一个或更多示例性实施方式还提供在二维(2D)材料上生长纳米结构的方法。
一个或更多示例性实施方式还提供通过使用纳米结构生长方法制造半导体器件的方法。
一个或更多示例性实施方式还提供包括纳米结构的各种半导体器件。
根据一示例性实施方式的一方面，一种形成纳米结构的方法包括形成具有晶体结构的绝缘层以及在绝缘层上生长至少一个半导体纳米结构。
绝缘层可以包括绝缘二维(2D)材料。
绝缘2D材料可以包括例如六方氮化硼(h-BN)。
绝缘层可以形成在催化剂金属层上。
催化剂金属层可以包括铜(Cu)、镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)和钌(Ru)中的至少一种。
纳米结构可以包括硅(Si)、锗(Ge)和SiGe中的至少一种。
纳米结构可以包括纳米线。
纳米线可以通过使用蒸发工艺形成。
纳米线可以在大约340℃至大约420℃的沉积基板温度形成。
纳米线可以通过执行大约10分钟至大约30分钟的沉积工艺而形成。
多个纳米线可以在绝缘层上形成网状结构。
根据另一示例性实施方式的一方面，一种制造半导体器件的方法包括：形成具有晶体结构的绝缘层；在绝缘层上生长至少一个半导体纳米结构；以及形成包括半导体纳米结构的器件单元。
绝缘层可以包括绝缘二维(2D)材料。
绝缘2D材料可以包括例如六方氮化硼(h-BN)。
绝缘层可以形成在催化剂金属层上。
催化剂金属层可以包括铜(Cu)、镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)和钌(Ru)中的至少一种。
纳米结构可以包括硅(Si)、锗(Ge)和SiGe中的至少一种。
纳米结构可以包括纳米线。
纳米线可以通过蒸发工艺形成。
纳米线可以在大约340℃至大约420℃的沉积基板温度形成。
用于形成纳米线的沉积工艺可以执行约10分钟至约30分钟。
该方法还可以包括：在催化剂金属层上形成绝缘层；在绝缘层上形成纳米线；将其上形成有绝缘层和纳米线的催化剂金属层附接到基板的表面；以及在基板上形成包括纳米线的器件单元。
该方法还可以包括：在催化剂金属层上形成绝缘层；在绝缘层上形成纳米线；从绝缘层去除催化剂金属层；将在其上形成有纳米线的绝缘层附接到基板的表面；以及在基板上形成包括纳米线的器件单元。
该方法还可以包括：在基板上形成催化剂金属层；在催化剂金属层上形成绝缘层；在绝缘层上形成纳米线；以及形成包括纳米线的器件单元。
该方法还可以包括：通过转移工艺在基板上形成绝缘层；在绝缘层上形成纳米线；以及形成包括纳米线的器件单元。
形成器件单元可以包括：形成接触纳米线的第一端部分的第一电极；以及形成接触纳米线的第二端部分的第二电极。
形成器件单元还可以包括形成用于施加电场到纳米线的栅极。
该器件单元可以使用基板或设置在绝缘层下面的催化剂金属作为底栅，和/或器件单元可以形成为还包括设置在纳米线上方的顶栅。
纳米线可以具有PN结构、PIN结构、NPN结构和PNP结构中的至少一种。
包括多个纳米线的半导体元件层可以形成在绝缘层上，该半导体元件层可以被图案化以形成多个有源层区域，每个有源层区域具有纳米线的网状结构，并且该器件单元可以形成为对应于每个有源层区域。
根据另一示例性实施方式的一方面，一种半导体器件包括：提供在基板上并且由晶体绝缘2D材料形成的二维(2D)绝缘层；直接在2D绝缘层上的半导体纳米线；接触纳米线的第一区域的第一电极；以及接触纳米线的第二区域的第二电极。
该2D绝缘层可以包括六方氮化硼(h-BN)。
纳米线可以包括硅(Si)、锗(Ge)和SiGe中的至少一种。
该半导体器件还可以包括提供在基板和2D绝缘层之间的催化剂金属层。
催化剂金属层可以包括铜(Cu)、镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)和钌(Ru)中的至少一种。
基板的至少一部分可以被用作底栅，或设置在基板和2D绝缘层之间的催化剂金属层可以被用作底栅。
该半导体器件还可以包括在纳米线上提供的栅绝缘层和顶栅。
纳米线可以具有PN结构、PIN结构、NPN结构和PNP结构的至少一种。
具有纳米线的网状结构的有源层区域可以提供在该2D绝缘层上，第一电极可以接触有源层区域的第一区域，第二电极可以接触有源层区域的第二区域。
该半导体器件还可以包括用于施加电场到有源层区域的栅极。
该半导体器件可以是晶体管或二极管。
该半导体器件可以是光学器件或传感器。
附图说明
通过结合附图对示例性实施方式的以下详细描述，以上和/或其他方面将变得明显且更易于理解，在附图中：
图1A和1B是示出根据一示例性实施方式的形成纳米结构的方法的透视图；
图2A和2B是示出根据另一示例性实施方式的形成纳米结构的方法的透视图；
图3是显示根据一示例性实施方式的形成在底层上的绝缘层的晶体结构的扫描隧道显微镜(STM)图像；
图4是显示在表1的样品#1的条件下形成的硅(Si)纳米结构的原子力显微镜(AFM)图像；
图5是示出图4的Si纳米颗粒的谱线轮廓(line profile)的曲线图；
图6是显示在表1的样品#2的条件下形成的Si纳米结构的AFM图像；
图7是示出图6的Si团簇的谱线轮廓的曲线图；
图8是显示在表1的样品#3的条件下形成的Si纳米结构(纳米线)的AFM图像；
图9是示出图8的Si纳米线的谱线轮廓的曲线图；
图10是显示在表1的样品#3的条件下形成的Si纳米结构(纳米线)的AFM图像；
图11是示出图10的Si纳米线的谱线轮廓的曲线图；
图12是显示在表1的样品#4的条件下形成的Si纳米结构的AFM图像；
图13是示出图12的Si纳米颗粒的谱线轮廓的曲线图；
图14A和14B是示出根据一示例性实施方式的制造半导体器件的方法的透视图；
图15是示出根据另一示例性实施方式的半导体器件和制造其的方法的透视图；
图16A至16C是示出根据另一示例性实施方式的制造半导体器件的方法的透视图；
图17是示出根据另一示例性实施方式的半导体器件和制造其的方法的透视图；
图18A至18D是示出根据另一示例性实施方式的制造半导体器件的方法的透视图；
图19是示出根据另一示例性实施方式的半导体器件和制造其的方法的透视图；
图20A至20D是示出根据另一示例性实施方式的制造半导体器件的方法的透视图；
图21是示出根据另一示例性实施方式的半导体器件和制造其的方法的透视图；
图22A至22D是示出根据另一示例性实施方式的制造半导体器件的方法的透视图；
图23是示出根据另一示例性实施方式的半导体器件和制造其的方法的透视图；
图24A、24B、24C和24D是示出可以应用于根据示例性实施方式的半导体器件的纳米结构(纳米线)的各种掺杂结构的透视图；
图25A至25C是示出根据另一示例性实施方式的制造半导体器件的方法的透视图；
图26是示出根据另一示例性实施方式的半导体器件和制造其的方法的透视图；
图27是示出根据另一示例性实施方式的半导体器件的透视图；以及
图28是示出根据另一示例性实施方式的半导体器件的透视图。
具体实施方式
现在将详细参考示例性实施方式，其示例在附图中示出，其中相同的参考标记始终表示相同的元件。在这方面上，本示例性实施方式可具有不同的形式并且不应被理解为限于在此阐述的描述。因此，示例性实施方式仅在以下通过参考附图被描述以说明其多个方面。在此使用时，术语“和/或”包括一个或更多个相关列举项目的任意和所有组合。表述诸如“……的至少之一”，当在一列元件之后时，修饰整列元素而不修饰该列中的个别元素。
现在将参考附图更全面地描述各种示例性实施方式，在附图中显示出示例性实施方式。
将理解，当元件被称为“连接”或“联接”到另一元件时，它可以直接连接或联接到另一元件，或者可以存在居间元件。相反，当元件被称为“直接连接”或“直接联接”到另一元件时，不存在居间元件。在此使用时，术语“和/或”包括一个或更多个相关列举项目的任意和所有组合。
将理解，虽然术语“第一”、“第二”等可以用于此来描述不同的元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分。因而，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离示例性实施方式的教导。
空间关系术语，诸如“在……下面”、“在……以下”、“下”、“在……上方”、“上”等等可以在此使用以便于描述一个元件或特征与另一元件(或多个元件)或特征(或多个特征)如图中所示的关系。将理解，除了图中所描绘的取向之外，空间关系术语旨在还包含装置在使用或操作中的其它不同取向。例如，如果在图中的装置被翻转，则被描述为“在”其它元件或特征“以下”或“下面”的元件可以被取向为“在”其它元件或特征“上方”。因而，示例性术语“在……以下”可以涵盖上和下两种取向。装置可以被另外地取向(旋转90度或其它取向)，并且在此使用的空间关系描述语被相应地解释。
在此使用的术语仅用于描述特定实施方式，不旨在限制示例性实施方式。在此使用时，单数形式也旨在包括复数形式，除非上下文以别的方式清楚地表示。还将理解，当在本说明书中使用时，术语“包含”、“包括”和/或“具有”表示所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加，除非另外说明。
在此参考截面视图描述了示例性实施方式，其中截面视图是示例性实施方式的理想化实施方式(和中间结构)的示意性图示。因此，由于例如制造技术和/或公差引起的图示形状的偏离是可以预期的。因而，示例性实施方式不应被理解为限于在此示出的区域的具体形状，而应该被理解为包括例如由制造引起的形状的偏离。例如，被示为矩形的注入区在其边缘典型地将具有圆化或弯曲的特征和/或注入浓度梯度，而不是从注入区到非注入区的二元变化。同样地，通过注入形成的掩埋区可能导致在掩埋层与通过其发生注入的表面之间的区域中的一些注入。因而，在图中示出的区域本质上是示意性的，它们的形状不意欲示出装置的区域的实际形状，并且不意欲限制示例性实施方式的范围。
除非另外地定义，在此使用的所有术语(包括技术和科学术语)具有与示例性实施方式所属的领域中的普通技术人员通常理解的相同含义。还将理解，术语(诸如在通用字典中定义的那些)应被理解为具有与其在相关领域的背景中的含义一致的含义，将不被理解为理想化或过度正式的意义，除非在此清楚地如此定义。
在下文中，将参考附图详细描述根据示例性实施方式的形成纳米结构的方法、使用该纳米结构制造半导体器件的方法、以及包括纳米结构的半导体器件。为清晰和描述的方便，可以夸大在附图中示出的层或区域的宽度和厚度。在整个说明书中，相同的附图标记可以表示相同的元件。
图1A和1B是示出根据一示例性实施方式的形成纳米结构的方法的透视图。这里，纳米结构可以包括纳米线。
参考图1A，具有晶体结构的绝缘层N10(即，结晶绝缘层)可以形成在底层M10上。绝缘层N10可以包括例如结晶绝缘二维(2D)材料。底层M10可以是包括用于形成绝缘层N10的催化剂金属的层。换言之，底层M10可以是催化剂金属层。在下文中，底层M10将被称为催化剂金属层M10。例如，催化剂金属层M10例如可以包括铜(Cu)、镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)和钌(Ru)中的至少一种。催化剂金属层M10可具有包括Cu层、Ni层、Fe层、Co层、Pt层和Ru层中的至少一种的单层结构或多层结构。例如，Cu箔或Cu薄膜可以被用作催化剂金属层M10。催化剂金属层M10可以被称为用于生长具有晶体结构的绝缘层N10的基层或籽晶层。
绝缘层N10可以形成为包括绝缘2D材料。在这方面，绝缘层N10可以被称为2D绝缘层。一般而言，2D材料可以是其中原子形成晶体结构的单层或半层固体(half-layersolid)。2D材料的一示例是石墨烯。石墨烯可以在一些情形具有导电性能，并且可以在一些情形下具有半导体性能。金属硫属化物基材料，诸如过渡金属二硫属化物(dichalcogenide，TMDC)材料，可以是具有半导体性能的2D材料(即，2D半导体)。在本示例性实施方式中，代替2D导体诸如石墨烯或2D半导体诸如TMDC，具有绝缘体性能的2D材料(即，绝缘2D材料或2D绝缘体)可以用于形成绝缘层N10。组成绝缘层N10的绝缘2D材料可以是具有2D晶体结构的晶体材料。例如，绝缘层N10可以包括六方氮化硼(h-BN)作为绝缘2D材料。绝缘层N10可以是h-BN层。在一个示例中，h-BN层可以通过诸如化学气相沉积(CVD)的工艺沉积在催化剂金属层M10上。当绝缘层N10是h-BN层时，绝缘层N10可具有如在图1A的局部放大视图中示出的六方晶体结构。然而，绝缘层N10的晶体结构不限于六方晶体结构，而是可以根据各个示例性实施方式变化。因为根据本示例性实施方式的绝缘层N10是晶体，所以与非晶绝缘层相比，它可具有优良的均匀性和优良的表面性质。
当绝缘层N10包括是2D材料的h-BN时，绝缘层N10可以包括单层h-BN或包括h-BN的重复层叠层。在一电子结构中，2D材料可以被定义为具有符合量子阱行为的态密度(DOS)的材料。具有2D单元材料层的叠层(大约100或更少层)的材料也可以具有符合量子阱行为的DOS。在这方面，2D单元材料层的重复地层叠结构也可以被称为2D材料。在这方面，具有重复层叠的单层h-BN的结构的绝缘层N10也可以被称为2D材料层。例如，绝缘层N10可以包括小于大约10层叠层的h-BN，并且可具有大约10nm或更小或大约5nm或更小的厚度。当绝缘层N10包括大约5或6层叠层的h-BN时，它可具有大约3nm的厚度。然而，在一些情形下，绝缘层N10可以包括大约10或更多层叠的h-BN层并且可具有大约10nm或更大的厚度。此外，绝缘层N10可以包括除h-BN以外的其它材料。
参考图1B，至少一个半导体纳米线(以下被称为纳米线)NW10可以形成在绝缘层N10上。纳米线NW10可具有例如大约几nm至大约几百nm的直径(或宽度)。纳米线NW10的直径(或宽度)可以是大约几nm至大约几十nm。纳米线NW10可以包括例如硅(Si)、锗(Ge)和SiGe中的至少一种。纳米线NW10可以是Si纳米线、Ge纳米线或SiGe纳米线。然而，纳米线NW10的材料不限于以上材料，而是可以根据各个示例性实施方式变化。纳米线NW10可具有晶体结构。纳米线NW10可以是多晶的，或可以在一些情形下是单晶的。纳米线NW10的晶体结构可以受绝缘层N10的晶体结构影响。换言之，纳米线NW10可以通过使用绝缘层N10的晶体结构作为一种模板或籽晶而形成。当纳米线NW10具有晶体结构时，它可具有优良的物理特性。然而，根据其形成条件，纳米线NW10可以包括非晶区。
纳米线NW10可以通过生长方法(或工艺)形成。换言之，纳米线NW10可以直接生长在绝缘层N10上。作为示例，纳米线NW10可以通过作为一种物理气相沉积(PVD)工艺的蒸发工艺形成(生长)。蒸发工艺可以是例如真空热蒸发工艺。当纳米线NW10通过蒸发工艺形成时，沉积基板的加热温度可以是例如大约340℃至大约420℃。这里，沉积基板可以是在其上安装或保持包括催化剂金属层M10和绝缘层N10的结构(即，图1A的结构)的基板，并且沉积基板的加热温度可以对应于催化剂金属层M10和/或绝缘层N10的温度。因而，纳米线NW10可以在催化剂金属层M10和绝缘层N10被加热至大约340℃至大约420℃的温度的同时形成在绝缘层N10上。此外，用于通过蒸发工艺形成纳米线NW10的沉积工艺可以被进行大约10分钟至大约30分钟或大约15分钟至大约30分钟。沉积基板的加热温度和/或沉积工艺的持续时间可以适当地调整，并且纳米线NW10的尺寸、数量和/或性能可以因此被控制。用于形成纳米线NW10的沉积条件将在后面参考图4至13被更详细地描述。此处给出的详细的沉积条件仅是示例性的，用于形成纳米线NW10的沉积条件可以根据沉积设备或方法而变化。
虽然图1B示出形成一个纳米线NW10的情形，但是多个纳米线NW10也可以形成在绝缘层N10上。其示例在图2A至2B中示出。
图2A和2B是示出根据另一示例性实施方式的形成纳米结构的方法的透视图。根据本示例性实施方式的纳米结构可以包括多个纳米线。纳米结构可具有纳米线的网状结构或其任何相似的结构。
参考图2A，具有晶体结构的绝缘层N100可以形成在催化剂金属层M100上。催化剂金属层M100和绝缘层N100可以分别对应于图1A的催化剂金属层M10和绝缘层N10。催化剂金属层M100可以包括例如Cu、Ni、Fe、Co、Pt和/或Ru。绝缘层N100可以形成为包括结晶的绝缘2D材料。2D材料可以是例如h-BN。
参考图2B，多个半导体纳米线(以下被称为纳米线)NW100可以形成在绝缘层N100上。纳米线NW100中的至少一些可以形成网状结构。换言之，纳米线NW100可具有网状结构。纳米线NW100的形成方法和/或材料可以与图1B示出的纳米线NW10的那些相似或相同。因而，纳米线NW100可以包括例如Si、Ge和SiGe中的至少一种。此外，纳米线NW100可以通过作为一种PVD工艺的蒸发工艺形成。在此情形下，在形成纳米线NW100时，沉积基板的加热温度可以是例如大约340℃至大约420℃。此外，用于形成纳米线NW100的沉积工艺的持续时间可以是大约10分钟至大约30分钟或大约15分钟至大约30分钟。沉积基板的加热温度和/或沉积工艺的持续时间可以被调节以控制纳米线NW100的尺寸、数量、密度和/或性能。纳米线NW100可以接触(或连接到)彼此，同时组成大约一层(或单层)。每个纳米线NW100可以被称为纳米纤维，并且在此情形下，纳米线NW100可以被称为形成纳米纤维网状结构。图2B中示出的纳米线NW100的形状和布置仅是示例性的并且可以根据各个示例性实施方式变化。
如参考图1A和1B以及图2A和2B描述的，根据示例性实施方式，纳米线NW10/NW100可以直接生长(形成)在具有晶体结构的绝缘层N10/N100上。因而，包括在绝缘层N10/N100上的纳米线NW10/NW100的半导体器件可以容易地制造。如果纳米线NW10/NW100生长在导体或半导体上而不是绝缘层N10/N100上，则可能必需从该导体或半导体分离纳米线NW10/NW100，将分离的纳米线NW10/NW100转移到单独的绝缘基板，以及在该单独的绝缘基板上制造半导体器件。在这种情况下，分离并转移纳米线NW10/NW100的工艺可能是困难的，并且其商业化/大面积处理可能是困难的。然而，根据本示例性实施方式，因为纳米线NW10/NW100可以直接形成在绝缘层N10/N100上，所以包括在绝缘层N10/N100上的纳米线NW10/NW100的半导体器件可以容易地制造，而不用分离和转移工艺。因为此方法可以容易地应用于大面积工艺，所以它可具有被商业化的相对高的可能性。
此外，当绝缘层N10/N100用作诸如半导体器件(晶体管)的栅绝缘层的部件时，半导体器件(晶体管)的性能和均匀性可以提高。这将在下面更详细地描述。因为绝缘层N10/N100是晶体，所以与非晶绝缘层(例如SiO2层)相比，它可具有显著均匀的性能和优良的表面性质。因而，当绝缘层N10/N100被应用于装置的组件时，具有装置之间几乎无变化(差异)的优良性能的半导体器件可以实现。也就是，可以有利于获得均匀性和性能改善。此外，因为绝缘层N10/N100具有优良的表面性质(例如平坦和光滑表面性质)，所以它可具有优良的相关性能并且可以被容易地处理。通过使用图1B或2B的结构制造半导体器件的方法随后将更详细地描述。
另外，在形成图2B的结构之后，可以从其形成图1B的结构。换言之，图2B的结构的一部分可以对应于图1B的结构。当图2B中的纳米线NW100的形成密度低(也就是，每单位面积的纳米线数量小)并且其形成位置被相对均匀地控制时，可以容易地从其获得图1B的结构。在这种情形下，光刻工艺和/或干法蚀刻工艺可以被适当地使用。对于本领域的普通技术人员而言，这可以是众所周知的，因而，为了简洁，其详细描述将被省略。
图3是显示根据一示例性实施方式的形成在底层(催化剂金属层)上的绝缘层(2D绝缘层)的晶体结构的扫描隧道显微镜(STM)图像。底层(催化剂金属层)是Cu层(Cu箔)，并且绝缘层(2D绝缘层)是h-BN层。参考图3，可以看出，h-BN层具有二维均匀的六方晶体结构。在图3中，h-BN层的晶格常数是大约
下面的表1概括了用于在具有晶体结构的绝缘层上生长纳米结构的各种工艺条件。当通过蒸发工艺在h-BN层上沉积(生长)Si纳米结构时，其中该h-BN层是形成在Cu层(催化剂金属层)上的结晶绝缘层，在改变沉积条件的同时，分析所得的沉积结构(即，Si纳米结构)的变化。为了表1的目的，蒸发工艺是真空热蒸发工艺。
表1
沉积基板温度(℃) 沉积时长(分钟)
样品#1 500 20
样品#2 265 20
样品#3 380 20
样品#4 260 30
如在表1中概括的，样品#1对应于执行沉积工艺达20分钟的时长，沉积基板被加热到500℃的温度。样品#2对应于执行沉积工艺达20分钟的时长，沉积基板被加热到265℃的温度。样品#3对应于执行沉积工艺达20分钟的时长，沉积基板被加热到380℃的温度。样品#4对应于执行沉积工艺达30分钟的时长，沉积基板被加热到260℃的温度。
图4是显示在样品#1的条件下形成的Si纳米结构的原子力显微镜(AFM)图像。参考图4，可以看出，Si纳米颗粒相对均匀地形成和分布。
图5是示出图4的Si纳米颗粒的谱线轮廓的曲线图。也就是，图5示出由图4中的箭头表示的区域的谱线轮廓。箭头表示也将在图6、8、10和12中以相同的含义被使用。从图5的结果，所形成的Si纳米颗粒的尺寸(宽/高)可以被大致确定。
图6是显示在表1的样品#2的条件下形成的Si纳米结构的AFM图像。参考图6，可以看出，Si纳米颗粒相对均匀地形成和分布并且形成多个Si团簇。
图7是示出图6的Si团簇的谱线轮廓的曲线图。从图7的结果，Si团簇的尺寸(宽/高)可以被确定。
图8是显示在样品#3的条件下形成的Si纳米结构(纳米线)的AFM图像。参考图8，可以看出，多个Si纳米线相对随机地设置从而形成网状结构。
图9是示出图8的Si纳米线的谱线轮廓的曲线图。从图9，Si纳米线的尺寸(宽/高)可以被大致确定。
图10是显示在样品#3的条件下形成的Si纳米结构(纳米线)的AFM图像。图10的图像类似于图8的图像。图8和10描绘了从样品#3的两个不同再制造条件获得的AFM图像。
图11是示出图10的Si纳米线的谱线轮廓的曲线图。从图11，Si纳米线的尺寸(宽/高)可以被大致确定。
图12是显示在样品#4的条件下形成的Si纳米结构的AFM图像。参考图12，可以看出，Si纳米颗粒以相对高的密度形成，并且也形成Si团簇。
图13是示出图12的Si纳米颗粒的谱线轮廓的曲线图。从图13的结果，在样品#4的条件下形成的Si纳米颗粒的尺寸(宽/高)可以被大致确定。
在图4至13当中，图8至11示出了半导体纳米线，图4至7、12和13示出了半导体纳米颗粒或团簇的形成。由此可以看出，与图8至11相应的工艺条件，也就是，在表1中样品#3的工艺条件适于纳米线的形成。从图4至13的结果以及这里未描述的额外的实验数据，可以看出，根据一示例性实施方式，在通过蒸发工艺在结晶绝缘层上形成纳米结构的情形下，当在加热沉积基板至大约340℃至大约420℃的温度的同时进行沉积工艺达大约10分钟至大约30分钟或大约15分钟至大约30分钟的持续时间时，可以相对容易地形成一个或更多纳米线。沉积基板的加热温度和/或沉积工艺的持续时间可以适当地调整，并且一个或更多纳米线的尺寸、数量、密度和/或性能可以因此被控制。此外，用于形成一个或更多纳米线、纳米颗粒或团簇的条件可以根据沉积设备或方法而变化。
通过使用根据示例性实施方式的纳米结构形成方法制造半导体器件的方法将在以下描述。
图14A和14B是示出根据一示例性实施方式的制造半导体器件的方法的透视图。
参考图14A，可以制备图1B的结构。也就是，结晶绝缘层N10可以形成在底层(催化剂金属层)M10上，并且半导体纳米线NW10可以通过生长工艺形成在绝缘层N10上。形成这个结构的方法可以与以上描述的相同，因而，这里不再重复其重复的描述。
参考图14B，接触纳米线NW10的第一区域(例如第一端部分)的第一电极E10以及接触纳米线NW10的第二区域(例如第二端部分)的第二电极E20可以形成在绝缘层N10上。
图14B的结构可以被用作半导体器件。当图14B的结构被用作晶体管时，第一电极E10和第二电极E20的其中之一可以是源电极，另一个可以是漏电极。然后，催化剂金属层M10可以被用作用于施加电场到纳米线NW10的栅极(底栅)，并且绝缘层N10可以被用作栅绝缘层。在一些情形下，基板(未示出)可以设置在催化剂金属层M10下面，并且基板的至少一部分可以被用作栅极(底栅)。
图14B的结构也可以被用作除晶体管以外的半导体器件。例如，图14B的结构可以被用作具有两个电极(即，E10和E20)的两端子半导体器件。在这种情形下，例如，图14B的半导体器件可以被用作光学器件或传感器。光学器件可以是光发射器件或光接收器件。光发射器件可以是例如激光二极管(LD)或发光二极管(LED)，并且光接收器件可以是例如光电二极管。在这个光学器件中，纳米线NW10可以被用作光发射元件或光电转换元件。传感器可以是光学传感器或化学传感器。在这种情况下，纳米线NW10的性能，诸如导电性可以通过化学物种(chemical species)或光而改变。图14B的结构也可以被用作二极管。在这种情况下，纳米线NW10可具有PN结构或PIN结构。
当图14B的结构被用作晶体管时，栅极(顶栅)可以进一步形成在纳米线NW10以上。其示例在图15中示出。
参考图15，覆盖纳米线NW10的栅绝缘层GI10可以形成在图14B的结构中的绝缘层N10上。栅绝缘层GI10可以形成为覆盖第一和第二电极E10和E20。栅绝缘层GI10可以包括硅氧化物、硅氮化物、硅氮氧化物或具有比硅氮化物高的介电常数的高介电材料，并且可具有包括以上材料的至少一种的单层或多层结构。此外，栅绝缘层GI10可以形成为包括有机绝缘材料。此后，顶栅TG10可以形成在栅绝缘层GI10上。顶栅TG10可以包括金属和/或金属化合物。在半导体器件中使用的任何导电材料可以被用作顶栅TG10的材料。当催化剂金属层M10被用作图15的结构中的底栅时，绝缘层N10可以被称为第一栅绝缘层。在这种情况下，形成在纳米线NW10上的栅绝缘层GI10可以被称为第二栅绝缘层。当顶栅TG10被使用并且催化剂金属层M10还被用作底栅时，本示例性实施方式的半导体器件可以被称为具有双栅结构的双栅晶体管。然而，在一些情形下，顶栅TG10和催化剂金属层M10中的仅一个可以被用作栅极。
图16A至16C是示出根据另一示例性实施方式的制造半导体器件的方法的透视图。
参考图16A，像图1B的结构一样，结晶绝缘层N10可以形成在底层(催化剂金属层)M10上，并且半导体纳米线NW10可以形成在绝缘层N10上。
参考图16B，图16A的结构可以附接到基板SUB10的一侧。基板SUB10可以是例如半导体基板，诸如硅基板。在这种情形下，表面绝缘层SL10，诸如硅氧化物层，可以形成在基板SUB10的表面上，并且催化剂金属层M10可以附接到表面绝缘层SL10。表面绝缘层SL10可以被认为是基板SUB10的一部分。基板SUB10的类型和表面绝缘层SL10的材料可以根据各个示例性实施方式而变化。在一些实施方式中，可以不提供表面绝缘层SL10。
参考图16C，包括纳米线NW10的器件单元可以形成在基板SUB10上。例如，接触纳米线NW10的第一和第二电极E10和E20可以形成在绝缘层N10上。第一和第二电极E10和E20可以与参考图14B描述的第一和第二电极E10和E20相同或类似。
图16C的结构可以被用作半导体器件，与以上描述的图14B的结构类似。当图16C的结构被用作晶体管时，催化剂金属层M10或基板SUB10可以被用作底栅。绝缘层N10可以是栅绝缘层。此外，图16C的结构可以被用作除晶体管以外的半导体器件。例如，图16C的结构可以被用作光学器件或传感器。此外，图16C的结构可以是二极管，如参考图14B描述的。
当图16C的结构被用作晶体管时，栅极(顶栅)可以进一步形成在纳米线NW10以上。其示例在图17中示出。参考图17，覆盖纳米线NW10的栅绝缘层GI10可以形成在图16C的结构中的绝缘层N10上，并且顶栅TG10可以形成在栅绝缘层GI10上。图17的结构可以类似于图15的结构。
图18A至18D是示出根据另一示例性实施方式的制造半导体器件的方法的透视图。
参考图18A，像图1B的结构一样，结晶绝缘层N10可以形成在底层(催化剂金属层)M10上，并且半导体纳米线NW10可以形成在绝缘层N10上。
此后，可以从绝缘层N10去除催化剂金属层M10。其所得结构在图18B中示出。催化剂金属层M10可以通过使用金属蚀刻剂被去除(例如蚀刻)。例如，金属蚀刻剂诸如FeCl3和HNO3可以用于蚀刻催化剂金属层M10。
参考图18C，图18B的结构可以被附接到基板SUB10的一侧。基板SUB10可以是例如半导体基板，诸如硅基板。在这种情况下，表面绝缘层SL10，诸如硅氧化物层，可以形成在基板SUB10的表面上。绝缘层N10可以被附接到表面绝缘层SL10。基板SUB10的类型和表面绝缘层SL10的材料可以根据各个示例性实施方式而变化，并且在一些实施方式中，可以不提供表面绝缘层SL10。
图18A至18C的工艺可以被称为将绝缘层N10和纳米线NW10从催化剂金属层M10(即，初始基板)转移到基板SUB10上的工艺。为了促进这个转移工艺，催化剂金属层M10可以利用在图18A的操作中形成在绝缘层N10上的钝化层而被去除，并且在其上形成有钝化层的绝缘层N10可以如图18C所示地附接到基板SUB10上。此后，可以从其去除钝化层。
参考图18D，包括纳米线NW10的器件单元可以形成在基板SUB10上。例如，接触纳米线NW10的第一和第二电极E10和E20可以形成在绝缘层N10上。第一和第二电极E10和E20可以与参考图14B描述的第一和第二电极E10和E20相同或类似。
图18D的结构可以被用作半导体器件。当图18D的结构被用作晶体管时，基板SUB10可以被用作底栅。在这种情况下，表面绝缘层SL10和结晶绝缘层N10二者可以被用作栅绝缘层。在这种情况下，接触被用作晶体管的沟道元件的纳米线NW10的栅绝缘层部分，也就是，绝缘层N10，可以相对大地影响晶体管的性能。根据本示例性实施方式，因为绝缘层N10是晶体并且具有优良的均匀性和表面性质，所以半导体器件(晶体管)的性能可以通过绝缘层N10提高。图18D的结构可以被用作除晶体管以外的半导体器件。例如，图18D的结构可以被用作光学器件或传感器。此外，图18D的结构可以是二极管。
当图18D的结构被用作晶体管时，栅极(顶栅)可以进一步形成在纳米线NW10以上。其示例在图19中示出。参考图19，覆盖纳米线NW10的栅绝缘层GI10可以形成在绝缘层N10上，并且顶栅TG10可以形成在栅绝缘层GI10上。图19的结构可以在这方面与图17的结构类似。
在图16A和18A中，催化剂金属层M10可以是例如金属箔。例如，催化剂金属层M10可以是Cu箔。图16A至16C的工艺或图18A至18D的工艺可以通过使用金属箔作为原始材料进行。然而，根据另一示例性实施方式，基板(半导体基板)可以被用作原始材料。其示例在图20A至20D中示出。
图20A至20D是示出根据另一示例性实施方式的制造半导体器件的方法的透视图。
参考图20A，可以制备基板SUB10。基板SUB10可以是例如半导体基板，诸如硅基板。在这种情形下，表面绝缘层SL10，诸如硅氧化物层，可以形成在基板SUB10的表面上。表面绝缘层SL10可以是自然的氧化物层或人工形成的层。表面绝缘层SL10可以被认为是包括于基板SUB10中。图20A的结构可以是绝缘体上硅(SOI)晶片或具有形成在其表面上的SiO2层的硅晶片。然而，基板SUB10的类型和表面绝缘层SL10的材料可以根据各个示例性实施方式而变化。在一些实施方式中，可以不使用表面绝缘层SL10。
参考图20B，催化剂金属层M10可以形成在表面绝缘层SL10上。这里，催化剂金属层M10可以是通过沉积工艺形成的薄膜，而不是金属箔。
参考图20C，结晶绝缘层N10可以形成在催化剂金属层M10上。形成绝缘层N10的方法可以与如图1A所示地在催化剂金属层M10上形成绝缘层N10的方法相同。绝缘层N10可以包括例如具有晶体结构的绝缘2D材料。绝缘2D材料可以是例如h-BN。绝缘层N10可以例如通过CVD工艺形成。此后，至少一种半导体纳米线NW10可以通过生长工艺形成在绝缘层N10上。纳米线NW10的详细沉积条件、形成方法和/或材料可以与参考例如图1B描述的相同。通过使用根据一示例性实施方式的方法，纳米线NW10可以直接生长在绝缘层N10上。
参考图20D，包括纳米线NW10的器件单元可以形成在基板SUB10上。例如，接触纳米线NW10的第一和第二电极E10和E20可以形成在绝缘层N10上。
如图20A至20D所示，当基板SUB10被用作原始材料并且催化剂金属层M10、绝缘层N10和纳米线NW10形成在其上时，半导体器件制造工艺可以被更容易地进行。具体地，因为不需要图16B中示出的基板附接工艺(即，图16A和16B之间的工艺)并且也不需要图18A至18C示出的转移工艺，所以制造工艺可以简化且容易。
图20D的结构可以与图16C的结构相同。因而，对于图16C示出的各种半导体器件的应用可以类似地应用于图20D。此外，如图21所示，栅绝缘层GI10和顶栅TG10可以进一步形成在图20D的结构上。图21的结构可以与图17的结构相同。因而，对于图17示出的各种半导体器件的应用可以类似地应用于图21。
在以上示例性实施方式中，在结晶绝缘层N10形成在催化剂金属层M10上之后，半导体纳米线NW10形成在其上。然而，根据另一示例性实施方式，随后的工艺可以在预先形成的结晶绝缘层N10通过转移工艺形成在基板上之后进行。其示例在图22A至22D中示出。
图22A至22D是示出根据另一示例性实施方式的制造半导体器件的方法的透视图。
参考图22A，可以制备基板SUB10。基板SUB10可以是例如半导体基板，诸如硅基板。在这种情形下，表面绝缘层SL10，诸如硅氧化物层，可以形成在基板SUB10的表面上。图22A的组合的基板结构(即，SUB10和SL10)可以与图20A的结构相同。
参考图22B，结晶绝缘层N10可以通过转移工艺形成在基板SUB10上。绝缘层N10可以附接到表面绝缘层SL10。绝缘层N10可以形成在另一基板中的催化剂金属层上，然后从该另一基板转移到基板SUB10上。因为转移绝缘层N10的工艺可以类似于众所周知的石墨烯转移工艺，所以此处不包括其详细描述。然而，在一些情形下，绝缘层N10可以通过除转移工艺以外的工艺形成在基板SUB10的表面绝缘层SL10上。例如，绝缘层N10可以通过沉积工艺形成。
参考图22C，半导体纳米线NW10可以通过生长工艺直接形成在结晶绝缘层N10上。形成纳米线NW10的方法可以与参考例如图1B描述的相同。
参考图22D，包括纳米线NW10的器件单元可以形成在基板SUB10上。例如，接触纳米线NW10的第一和第二电极E10和E20可以形成在绝缘层N10上。
图22D的结构可以与图18D的结构相同。因而，对于图18D示出的各种半导体器件的应用可以类似地应用于图22D。此外，如图23所示，栅绝缘层GI10和顶栅TG10可以进一步形成在图22D的结构上。图23的结构可以与图19的结构相同。因而，对于图19示出的各种半导体器件的应用可以类似地应用于图23。
在以上示例性实施方式中，如果必要，可以进一步提供用于防止纳米线NW10的氧化的抗氧化层(未示出)。例如，抗氧化层可以提供以覆盖图14B的结构中的纳米线NW10，并且抗氧化层也可以提供在图15的结构中的纳米线NW10和栅绝缘层GI10之间。当纳米线NW10的直径/厚度大于可以自然地产生的氧化物层的厚度时，可以不形成抗氧化层。在这种情形下，即使当氧化物层形成在纳米线NW10的表面部分时，因为其内部(即，芯部分)可以保持处于非氧化状态，所以它可以被用作半导体元件。当纳米线NW10的直径/厚度非常小时，大约3nm或更小，可以形成抗氧化层以防止整个纳米线NW10的氧化。在一些情形下，纳米线NW10的氧化可以通过调整工艺条件(例如气氛)而不是通过形成抗氧化层来防止。
在图14A至23的以上示例性实施方式中，纳米线NW10可以处于未掺杂的状态或可具有掺杂结构。
图24A、24B、24C和24D是示出可以应用于根据示例性实施方式的半导体器件的纳米结构(纳米线)的各种掺杂结构的透视图。
图24A示出具有NPN结构的纳米线。图24B示出具有PNP结构的纳米线。图24C示出具有PN结构的纳米线。图24D示出具有PIN结构的纳米线。例如，当具有图24A的NPN结构的纳米线或具有图24B的PNP结构的纳米线被用作图15中的纳米线NW10时，图15的器件可以作为P-沟道MOSFET或N沟道MOSFET操作。当图14B的结构被用作光学器件或二极管时，图24C的PN结构或图24D的PIN结构可以应用于纳米线NW10。图24A、24B、24C和24D中的各种掺杂结构可以不仅应用于图14B和15，而且可以应用于例如图16C、17、18D、19、20D、21、22D和23。N型掺杂剂材料可以包括任何一种一般的N型掺杂剂材料诸如氮(N)和磷(P)，P型掺杂剂材料可以包括任何一种一般的P型掺杂剂材料诸如硼(B)和铝(Al)。此外，在纳米线中形成P型掺杂区域和N型掺杂区域的工艺可以使用一般的半导体掺杂工艺容易地进行。例如，具有NPN结构的纳米线NW10可以通过在图16B的操作中用N型掺杂剂掺杂整个纳米线NW10并且然后在图16C的操作中用P型掺杂剂掺杂纳米线NW10的在第一和第二电极E10和E20之间暴露的中心部分而获得。然而，这个方法仅是示例性，并且可以根据各个示例性实施方式而变化。
图25A至25C是示出根据另一示例性实施方式的制造半导体器件的方法的透视图。
参考图25A，具有晶体结构的绝缘层N100可以形成在催化剂金属层M100上。催化剂金属层M100和绝缘层N100可以分别对应于图2A的催化剂金属层M100和绝缘层N100。催化剂金属层M100可以包括例如Cu、Ni、Fe、Co、Pt和/或Ru。绝缘层N100可以包括晶体绝缘2D材料。2D材料可以是例如h-BN。
此后，多个半导体纳米线(以下被称为纳米线)NW100可以形成在绝缘层N100上。纳米线NW100中的至少一些可以形成网状结构。换言之，纳米线NW100可具有网状结构。每个纳米线NW100可以被称为纳米纤维，并且在这种情形下，纳米线NW100可以被称为形成纳米纤维网状结构。纳米线NW100的形成方法和/或材料可以与例如图2B中示出的纳米线NW10的那些相似或相同。纳米线NW100可以包括例如Si、Ge和SiGe中的至少一种。纳米线NW100可以被称为组成半导体元件层S100。换言之，在图25A中，包括纳米线NW100的半导体元件层S100形成在绝缘层N100上。半导体元件层S100可以被称为纳米结构层或纳米结构。
参考图25B，半导体元件层S100可以被图案化以形成多个有源层区域A100。有源层区域A100可以均匀地布置从而彼此间隔开。有源层区域A100的每个可以包括多个纳米线NW100'。NW100'表示在图案化工艺之后的纳米线。
参考图25C，与每个有源层区域A100相应的器件单元可以形成在绝缘层N100上。例如，可以形成接触每个有源层区域A100的第一和第二电极E100和E200。第一电极E100可以接触有源层区域A100的第一区域(例如第一端部分)，第二电极E200可以接触有源层区域A100的第二区域(例如第二端部分)。此处给出的第一和第二电极E100和E200的布置和形状仅是示例性的，并且可以根据各个示例性实施方式而变化。
顶栅可以进一步形成在图25C的器件结构上。其示例在图26中示出。参考图26，覆盖有源层区域A100以及第一和第二电极E100和E200的栅绝缘层GI100可以形成在绝缘层N100上，并且多个顶栅TG100可以形成在栅绝缘层GI100上。此处给出的顶栅TG100的布置和形状仅是示例性的，并且可以根据各个示例性实施方式而变化。
如参考图25A至25C和图26描述的，示例性实施方式可以容易地应用于大面积工艺(例如，晶片级工艺)。因而，示例性实施方式作为用于大规模生产的商业化工艺可以是适当的。
图27是示出与图25C的单元器件相应的结构的透视图，图28是示出与图26的单元器件相应的结构的透视图。图27和28两者的结构可以对应于根据示例性实施方式的半导体器件。
参考图27，结晶绝缘层N11可以形成在催化剂金属层M11上，并且多个纳米线NW11可以形成在绝缘层N11上。纳米线NW11中的至少一些可以形成网状结构。纳米线NW11可以被称为组成有源层区域A11。可以提供分别接触第一和第二区域的第一和第二电极E11和E22。
参考图28，栅绝缘层GI11可以设置在图27的结构中的绝缘层N11上，并且顶栅TG11可以设置在栅绝缘层GI11上。
在图27和28的结构中，绝缘层N11可以包括绝缘2D材料诸如h-BN，并且纳米线NW11可以直接沉积在绝缘层N11上。因而，纳米线NW11可以直接接触绝缘层N11。图27和28的结构可以被用于各种装置，诸如晶体管、二极管、光学器件和传感器。
参考图25A至25C、26、27和28描述的制造方法和半导体器件结构可以像参考例如图16A至16C、17、18A至18D、19、20A至20D、21、22A至22D和23描述的示例性实施方式一样以多种方式变化。
根据以上示例性实施方式的半导体器件可以代替任何现有的半导体器件，诸如Si基半导体器件。根据示例性实施方式的半导体器件可以以芯片形式实现以被用于晶体管或二极管的任何应用领域，可以应用于便携式电话或任何家用电器，并且可以应用于诸如光学器件和传感器的各种领域。根据示例性实施方式，因为半导体纳米线NW10和NW100直接生长在结晶绝缘层N10和N100上并且被用作半导体器件的组件，所以可以获得各种相关的优点。具体地，因为纳米线NW10和NW100直接形成在绝缘层N10和N100上，所以可以不需要转移纳米线NW10和NW100的工艺。此外，因为使用了结晶绝缘层N10和N100，所以可以容易地实现均匀且优良的器件性能。因而，具有优良的性能和均匀性的器件可以被实现。此外，因为大面积工艺是可能的，所以此处的发明构思可以适于商业化工艺。
虽然以上已经描述了许多细节，但是它们不旨在限制本公开的范围，而是应被解释为示例性实施方式的示例。例如，本领域的普通技术人员将理解，参考图1A至13描述的纳米结构形成方法可以根据各个示例性实施方式而变化。此外，本领域的普通技术人员将理解，参考图14A至28描述的半导体器件制造方法和半导体器件结构可以根据各个示例性实施方式而变化。此外，本领域的普通技术人员将理解，半导体器件结构的应用领域可以根据各个示例性实施方式而变化。因此，本公开的范围应该不是由所描述的示例实施方式限定，而是由权利要求中描述的技术精神和范围限定。
应该理解，此处描述的示例性实施方式应该被认为是仅是描述的并且不应被认为是限制。在每个示例性实施方式内的特征或方面的描述通常应被认为可用于其它示例性实施方式中的其它类似特征或方面。
虽然已经参考附图描述了示例性实施方式，但是本领域的普通技术人员将理解，可以在其中进行形式和细节的各种改变而不脱离由权利要求限定的精神和范围。
本申请要求享有2015年9月10日在韩国知识产权局提交的第10-2015-0128571号韩国专利申请的优先权，其公开通过整体引用合并于此。

Claims (38)

1.一种形成纳米结构的方法，所述方法包括：
形成具有晶体结构的绝缘层；以及
在所述绝缘层上生长至少一个半导体纳米结构。
2.根据权利要求1所述的方法，其中所述绝缘层包括绝缘二维(2D)材料。
3.根据权利要求2所述的方法，其中所述绝缘2D材料包括六方氮化硼(h-BN)。
4.根据权利要求1所述的方法，其中所述绝缘层形成在催化剂金属层上。
5.根据权利要求4所述的方法，其中所述催化剂金属层包括铜(Cu)、镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)和钌(Ru)中的至少一种。
6.根据权利要求1所述的方法，其中所述纳米结构包括硅(Si)、锗(Ge)和SiGe中的至少一种。
7.根据权利要求1所述的方法，其中所述纳米结构包括纳米线。
8.根据权利要求7所述的方法，其中所述纳米线通过使用蒸发工艺形成。
9.根据权利要求8所述的方法，其中所述纳米线在340℃至420℃的沉积基板温度形成。
10.根据权利要求8所述的方法，其中所述纳米线通过执行10分钟至30分钟的沉积工艺而形成。
11.根据权利要求7所述的方法，其中多个纳米线在所述绝缘层上形成网状结构。
12.一种制造半导体器件的方法，所述方法包括：
形成具有晶体结构的绝缘层；
在所述绝缘层上生长至少一个半导体纳米结构；以及
形成包括所述半导体纳米结构的器件单元。
13.根据权利要求12所述的方法，其中所述绝缘层包括绝缘二维(2D)材料。
14.根据权利要求13所述的方法，其中所述绝缘2D材料包括六方氮化硼(h-BN)。
15.根据权利要求12所述的方法，其中所述绝缘层形成在催化剂金属层上，以及
所述催化剂金属层包括铜(Cu)、镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)和钌(Ru)中的至少一种。
16.根据权利要求12所述的方法，其中所述纳米结构包括硅(Si)、锗(Ge)和SiGe中的至少一种。
17.根据权利要求12所述的方法，其中所述纳米结构包括纳米线。
18.根据权利要求17所述的方法，其中所述纳米线通过在340℃至420℃的沉积基板温度的蒸发工艺形成。
19.根据权利要求17所述的方法，还包括：
在催化剂金属层上形成所述绝缘层；
在所述绝缘层上形成所述纳米线；
将其上形成有所述绝缘层和所述纳米线的所述催化剂金属层附接到基板的表面；以及
在所述基板上形成包括所述纳米线的所述器件单元。
20.根据权利要求17所述的方法，还包括：
在催化剂金属层上形成所述绝缘层；
在所述绝缘层上形成所述纳米线；
从所述绝缘层去除所述催化剂金属层；
将其上形成有所述纳米线的所述绝缘层附接到基板的表面；以及
在所述基板上形成包括所述纳米线的所述器件单元。
21.根据权利要求17所述的方法，还包括：
在基板上形成催化剂金属层；
在所述催化剂金属层上形成所述绝缘层；
在所述绝缘层上形成所述纳米线；以及
形成包括所述纳米线的所述器件单元。
22.根据权利要求17所述的方法，还包括：
通过转移工艺在基板上形成所述绝缘层；
在所述绝缘层上形成所述纳米线；以及
形成包括所述纳米线的所述器件单元。
23.根据权利要求17所述的方法，其中形成所述器件单元包括：
形成接触所述纳米线的第一端部分的第一电极；以及
形成接触所述纳米线的第二端部分的第二电极。
24.根据权利要求23所述的方法，其中形成所述器件单元还包括形成用于施加电场到所述纳米线的栅极。
25.根据权利要求23所述的方法，还包括在所述纳米线的顶部形成顶栅。
26.根据权利要求17所述的方法，其中所述纳米线具有从PN结构、PIN结构、NPN结构和PNP结构组成的组选出的结构。
27.根据权利要求17所述的方法，还包括：
在所述绝缘层上形成包括多个纳米线的半导体元件层；以及
图案化所述半导体元件层以形成多个有源层区域，每个有源层区域具有纳米线的网状结构，
其中所述器件单元形成为对应于所述有源层区域的每个。
28.一种半导体器件，包括：
提供在基板上的二维(2D)绝缘层，所述2D绝缘层包括晶体绝缘2D材料；
半导体纳米线，直接在所述2D绝缘层上；
接触所述纳米线的第一区域的第一电极；以及
接触所述纳米线的第二区域的第二电极。
29.根据权利要求28所述的半导体器件，其中所述2D绝缘层包括六方氮化硼(h-BN)。
30.根据权利要求28所述的半导体器件，其中所述纳米线包括硅(Si)、锗(Ge)和SiGe中的至少一种。
31.根据权利要求28所述的半导体器件，还包括提供在所述基板和所述2D绝缘层之间的催化剂金属层，
其中所述催化剂金属层包括铜(Cu)、镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)和钌(Ru)中的至少一种。
32.根据权利要求28所述的半导体器件，其中所述基板的至少一部分是底栅，或者所述半导体器件包括在所述基板和所述2D绝缘层之间的催化剂金属层，并且所述催化剂金属层是底栅。
33.根据权利要求28所述的半导体器件，还包括在所述纳米线上提供的栅绝缘层和顶栅。
34.根据权利要求28所述的半导体器件，其中所述纳米线具有从PN结构、PIN结构、NPN结构和PNP结构组成的组中选出的至少一种结构。
35.根据权利要求28所述的半导体器件，其中具有纳米线的网状结构的有源层区域提供在所述2D绝缘层上，
所述第一电极接触所述有源层区域的第一区域，以及
所述第二电极接触所述有源层区域的第二区域。
36.根据权利要求35所述的半导体器件，还包括用于施加电场到所述有源层区域的栅极。
37.根据权利要求28所述的半导体器件，其中所述半导体器件是晶体管或二极管。
38.根据权利要求28所述的半导体器件，其中所述半导体器件是光学器件或传感器。
CN201610814092.6A 2015-09-10 2016-09-09 形成纳米结构的方法、半导体器件制造方法和半导体器件 Active CN107039236B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150128571A KR102395778B1 (ko) 2015-09-10 2015-09-10 나노구조체 형성방법과 이를 적용한 반도체소자의 제조방법 및 나노구조체를 포함하는 반도체소자
KR10-2015-0128571 2015-09-10

Publications (2)

Publication Number Publication Date
CN107039236A true CN107039236A (zh) 2017-08-11
CN107039236B CN107039236B (zh) 2022-01-18

Family

ID=56893882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610814092.6A Active CN107039236B (zh) 2015-09-10 2016-09-09 形成纳米结构的方法、半导体器件制造方法和半导体器件

Country Status (4)

Country Link
US (1) US9899473B2 (zh)
EP (1) EP3141523B1 (zh)
KR (1) KR102395778B1 (zh)
CN (1) CN107039236B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114223064A (zh) * 2019-02-18 2022-03-22 埃因霍芬理工大学 发光或吸光元件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
KR102651544B1 (ko) 2016-11-21 2024-03-28 삼성전자주식회사 광대역 다기능 광학소자와 그 제조 및 동작방법
US10043665B2 (en) * 2016-11-28 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of semiconductor device structure with semiconductor nanowire
US10749072B2 (en) * 2018-03-14 2020-08-18 Silanna UV Technologies Pte Ltd Nanowire light emitting device
US10381506B1 (en) 2018-05-23 2019-08-13 United States Of America As Represented By The Secretary Of The Navy Voltage-tunable wavelength-agile 2D material-based light-emitting transistors
JP7253943B2 (ja) * 2019-03-15 2023-04-07 東京エレクトロン株式会社 六方晶窒化ホウ素膜を形成する方法および装置
CN110189998B (zh) * 2019-05-30 2021-11-05 西北工业大学 二维材料与半导体粉体复合材料的晶体管及制备方法
KR20210095459A (ko) 2020-01-23 2021-08-02 삼성전자주식회사 이차원 물질로 이루어진 게이트 절연막을 포함하는 전계 효과 트랜지스터

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080209818A1 (en) * 2006-11-14 2008-09-04 Smith International, Inc. Polycrystalline composites reinforced with elongated nanostructures
US20090142558A1 (en) * 2007-10-29 2009-06-04 Portland State University Mono-layer and multi-layer nanowire networks
US20090294759A1 (en) * 2008-05-29 2009-12-03 Samsung Electronics Co., Ltd. Stack structure comprising epitaxial graphene, method of forming the stack structure, and electronic device comprising the stack structure
US20100127241A1 (en) * 2005-02-25 2010-05-27 The Regents Of The University Of California Electronic Devices with Carbon Nanotube Components
CN103493203A (zh) * 2011-03-22 2014-01-01 曼彻斯特大学 晶体管器件以及用于制造晶体管器件的材料
US20140103296A1 (en) * 2012-10-17 2014-04-17 Electronics And Telecommunications Research Institute Graphene nanoribbon sensor
WO2014126300A1 (ko) * 2013-02-15 2014-08-21 서울대학교 산학협력단 나노 구조체 및 이를 포함하는 나노 디바이스
US20140252415A1 (en) * 2013-03-11 2014-09-11 U.S. Army Research Laboratory Attn: Rdrl-Loc-I High mobility, thin film transistors using semiconductor/insulator transition-metaldichalcogenide based interfaces
KR101526555B1 (ko) * 2014-08-22 2015-06-09 서울대학교산학협력단 재구성 가능한 전자 소자 및 이의 동작 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA272437A (en) 1925-10-22 1927-07-19 Edgar Lilienfeld Julius Electric current control mechanism
US1900018A (en) 1928-03-28 1933-03-07 Lilienfeld Julius Edgar Device for controlling electric current
US1877140A (en) 1928-12-08 1932-09-13 Lilienfeld Julius Edgar Amplifier for electric currents
NL265382A (zh) 1960-03-08
JP2003142680A (ja) * 2001-10-30 2003-05-16 National Institute For Materials Science 同位体シリコンナノワイヤーとその作製方法
KR100723418B1 (ko) 2005-02-25 2007-05-30 삼성전자주식회사 실리콘 나노 와이어, 실리콘 나노 와이어를 포함하는반도체 소자 및 실리콘 나노 와이어 제조 방법
KR20080114023A (ko) 2007-06-26 2008-12-31 전자부품연구원 나노와이어 제작 방법
KR100904588B1 (ko) * 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US8440467B2 (en) 2007-09-28 2013-05-14 William Marsh Rice University Electronic switching, memory, and sensor devices from a discontinuous graphene and/or graphite carbon layer on dielectric materials
KR101345432B1 (ko) 2007-12-13 2013-12-27 성균관대학교산학협력단 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
US8071972B2 (en) 2008-10-20 2011-12-06 The Regents Of The University Of Michigan Silicon based nanoscale crossbar memory
KR101163202B1 (ko) 2009-12-29 2012-07-05 주식회사 아이엠헬스케어 실리콘 나노와이어 소자 제조방법
KR101200150B1 (ko) 2010-03-08 2012-11-12 경기대학교 산학협력단 나노 와이어 제조 방법 및 나노 와이어를 갖는 전자 소자
KR101475732B1 (ko) 2011-08-31 2014-12-24 전자부품연구원 실리콘 나노와이어 소자
KR101320870B1 (ko) 2012-03-06 2013-10-23 인텔렉추얼디스커버리 주식회사 실리콘 나노와이어 제조 방법 및 실리콘 나노와이어를 갖는 전자 소자

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127241A1 (en) * 2005-02-25 2010-05-27 The Regents Of The University Of California Electronic Devices with Carbon Nanotube Components
US20080209818A1 (en) * 2006-11-14 2008-09-04 Smith International, Inc. Polycrystalline composites reinforced with elongated nanostructures
US20090142558A1 (en) * 2007-10-29 2009-06-04 Portland State University Mono-layer and multi-layer nanowire networks
US20090294759A1 (en) * 2008-05-29 2009-12-03 Samsung Electronics Co., Ltd. Stack structure comprising epitaxial graphene, method of forming the stack structure, and electronic device comprising the stack structure
CN103493203A (zh) * 2011-03-22 2014-01-01 曼彻斯特大学 晶体管器件以及用于制造晶体管器件的材料
US20140103296A1 (en) * 2012-10-17 2014-04-17 Electronics And Telecommunications Research Institute Graphene nanoribbon sensor
WO2014126300A1 (ko) * 2013-02-15 2014-08-21 서울대학교 산학협력단 나노 구조체 및 이를 포함하는 나노 디바이스
US20140252415A1 (en) * 2013-03-11 2014-09-11 U.S. Army Research Laboratory Attn: Rdrl-Loc-I High mobility, thin film transistors using semiconductor/insulator transition-metaldichalcogenide based interfaces
KR101526555B1 (ko) * 2014-08-22 2015-06-09 서울대학교산학협력단 재구성 가능한 전자 소자 및 이의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114223064A (zh) * 2019-02-18 2022-03-22 埃因霍芬理工大学 发光或吸光元件

Also Published As

Publication number Publication date
US20170077226A1 (en) 2017-03-16
US9899473B2 (en) 2018-02-20
CN107039236B (zh) 2022-01-18
EP3141523A1 (en) 2017-03-15
KR102395778B1 (ko) 2022-05-09
EP3141523B1 (en) 2018-11-21
KR20170030969A (ko) 2017-03-20

Similar Documents

Publication Publication Date Title
CN107039236A (zh) 形成纳米结构的方法、半导体器件制造方法和半导体器件
TWI700831B (zh) 包含具超晶格之共振穿隧二極體結構之半導體元件及其相關方法
CN111183518B (zh) 具有不同栅极电介质和功函数金属的纳米片晶体管
US9660036B2 (en) Graphene layer, method of forming the same, device including graphene layer and method of manufacturing the device
US7230286B2 (en) Vertical FET with nanowire channels and a silicided bottom contact
KR101494746B1 (ko) 선택적으로 제조된 탄소 나노 튜브 가역 저항 전환 소자를 사용하는 메모리 셀과 이를 형성하는 방법
CN104051502B (zh) 通过阳极化形成具有介质隔离的体SiGe鳍片
CN104377197B (zh) 半导体器件及其制造方法
CN101894842B (zh) 场效应晶体管反相器以及制造方法
JP5132934B2 (ja) 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置
CN102047421B (zh) 采用选择性制造的碳纳米管可逆电阻切换元件的存储器单元及其形成方法
CN1728404B (zh) Tft、有该tft的电子器件及有该tft的平板显示器件
US20150137075A1 (en) Inverter including two-dimensional material, method of manufacturing the same and logic device including inverter
US20100224915A1 (en) Method for producing semiconductor chip, and field effect transistor and method for manufacturing same
CN1997588A (zh) 具有(111)垂直侧壁的纳米线装置及其制造方法
CN102171790A (zh) 半导体基板、电子器件、以及半导体基板的制造方法
CN102428564A (zh) 具有多个阈值电压的纳米线网的场效应晶体管
US20170179234A1 (en) Multilayer graphene, method of forming the same, device including the multilayer graphene, and method of manufacturing the device
US7939398B2 (en) Method to manufacture silicon quantum islands and single-electron devices
CN104241093A (zh) 用于处理载体的方法和电子部件
Wang et al. Silicon nanowire temperature sensor and its characteristic
CN117529818A (zh) 半导体器件及其制作方法、电子设备
JP7304115B2 (ja) 半導体デバイス、半導体装置および半導体デバイス形成方法
US11411049B2 (en) Symmetric read operation resistive random-access memory cell with bipolar junction selector
Yamamoto et al. Special Issue on SiGe Materials, Devices and Technologies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant