KR101475732B1 - 실리콘 나노와이어 소자 - Google Patents

실리콘 나노와이어 소자 Download PDF

Info

Publication number
KR101475732B1
KR101475732B1 KR1020110088210A KR20110088210A KR101475732B1 KR 101475732 B1 KR101475732 B1 KR 101475732B1 KR 1020110088210 A KR1020110088210 A KR 1020110088210A KR 20110088210 A KR20110088210 A KR 20110088210A KR 101475732 B1 KR101475732 B1 KR 101475732B1
Authority
KR
South Korea
Prior art keywords
nanowire
conductive
silicon substrate
type
silicon
Prior art date
Application number
KR1020110088210A
Other languages
English (en)
Other versions
KR20130024646A (ko
Inventor
정석원
성우경
이국녕
이민호
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110088210A priority Critical patent/KR101475732B1/ko
Priority to PCT/KR2011/006483 priority patent/WO2013032049A1/ko
Publication of KR20130024646A publication Critical patent/KR20130024646A/ko
Application granted granted Critical
Publication of KR101475732B1 publication Critical patent/KR101475732B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y35/00—Methods or apparatus for measurement or analysis of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Abstract

신뢰성 높은 실리콘 나노와이어 소자가 제안된다. 제안된 실리콘 나노와이어 소자는 제1도전형 실리콘 기판과 제1도전형 실리콘 기판 상에 이격되어 형성되되, 양단이 제1도전형 실리콘 기판과 연결된 제2도전형 나노와이어를 포함한다.

Description

실리콘 나노와이어 소자{SILICON NANOWIRE DEVICE}
본 발명은 실리콘 나노와이어 소자에 관한 것으로서, 보다 상세하게는, 신뢰성 높은 실리콘 나노와이어 소자에 관한 것이다.
나노 크기의 작은 직경을 가지는 물질들은 독특한 전기적, 광학적, 기계적 특성 때문에 최근 들어 매우 중요한 물질로 대두되고 있다. 따라서, 이러한 나노 사이즈 물질에 대하여 여러 분야에서 연구가 진행되어 왔는데, 최근의 나노 구조에 관한 연구는 양자 효과와 같은 현상으로 미래의 새로운 광소자 물질로서의 가능성을 보여주고 있다. 특히, 나노 구조물의 경우, 단일 전자 트랜지스터 소자 뿐만 아니라 각종 화학 센서 및 바이오 센서 등으로 이용될 수 있어 새로운 광소자 재료로 각광받고 있다.
예를 들어, 나노와이어와 같은 나노 구조물을 이용한 나노 센서를 기반으로 하는 바이오 센서는 나노 구조물 표면에 고정화되어 있는 리셉터에 검출하고자 하는 화학 인자나 바이오 분자, 질병 표지 인자(효소, 단백질, DNA, 탄수화물, 핵산, 항원, 항체 등)가 특이적으로 반응하여 나노 구조물 표면에 흡착되므로, 특정 분자만을 효과적으로 검출할 수 있다.
나노와이어를 제조하기 위하여는 일반적으로 성장법에 의해 제작된 나노와이어를 다른 기판으로 정렬하여 트랜스퍼시킨 후 전극을 형성시켜 제조한다. 이 때, 다른 기판으로 트랜스퍼시키는 공정 중에는 나노사이즈를 갖는 나노와이어의 특성상 이러한 트랜스퍼가 완전하지 않을 경우 소자 제작의 수율을 저하시킬 수 있다. 즉, 나노와이어의 트랜스퍼 효율은 제작된 나노와이어의 굵기 및 길이, 스탬핑 공정에서의 많은 공정변수들에 영향을 받기 때문에 완벽한 트랜스퍼 효율을 달성하는 것은 고도의 기술이 요구되며 어려운 공정이라 평가되었다.
따라서, 트랜스퍼 공정과 같은 어렵고 낮은 수율의 공정 대신에 보다 쉬운 공정으로 높은 수율이면서 원하는 사이즈나 형태를 갖는 나노와이어의 제조에 대한 기술의 개발이 요청되었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 신뢰성 높은 실리콘 나노와이어 소자를 제공하는데 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 실리콘 나노와이어 소자는 제1도전형 실리콘 기판; 및 제1도전형 실리콘 기판 상에 이격되어 형성되되, 양단이 제1도전형 실리콘 기판과 연결된 제2도전형 나노와이어;를 포함한다.
제1도전형 실리콘 기판은 p형 실리콘 기판이고, 제2도전형 나노와이어는 n형 나노와이어일 수 있다.
실리콘 나노와이어 소자는 제1도전형 실리콘 기판 및 제2도전형 나노와이어의 이격된 사이에 형성된 절연층;을 더 포함할 수 있다.
제1도전형 실리콘 기판은 제2도전형 나노와이어의 양단과 연결된 실리콘 나노와이어 지지부;를 포함하고, 실리콘 나노와이어 지지부의 상부는 제2도전형 불순물로 도핑되어 제2도전형 나노와이어의 양단과 연결될 수 있다.
제2도전형 나노와이어는 제1도전형 실리콘 기판과 이격된 영역에 제1도전형 도핑영역을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 제1도전형 실리콘 기판; 제1도전형 실리콘 기판 상에 이격되어 형성되되, 양단이 제1도전형 실리콘 기판과 연결된 제1도전형 나노와이어; 및 제1도전형 실리콘 기판 및 제1도전형 나노와이어 사이에 형성된 제2도전형 우물층;을 포함하는 실리콘 나노와이어 소자가 제공된다.
제1도전형 실리콘 기판은 p형 실리콘 기판이고, 제1도전형 나노와이어는 p형 나노와이어이며, 제2도전형 우물층은 n형 층일 수 있다.
제1도전형 나노와이어는 제1도전형 실리콘 기판과 이격된 영역에 제2도전형 도핑영역을 포함할 수 있다.
본 발명에 따른 실리콘 나노와이어는 제조 후 다른 기판에의 트랜스퍼 공정없이 생성된 기판에 그대로 유지되므로 트랜스퍼 공정으로 인한 나노와이어의 절단이나 파쇄 및 단락 등의 문제가 발생하지 않아 우수한 성능의 신뢰성 높은 나노와이어 소자를 얻을 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 실리콘 나노와이어 소자의 사시도이다.
도 2는 도 1의 실리콘 나노와이어 소자의 단면도이다.
도 3은 도 1의 실리콘 나노와이어 소자의 등가회로도이다.
도 4는 본 발명의 다른 실시예에 따른 실리콘 나노와이어 소자의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 실리콘 나노와이어 소자의 사시도이다.
도 6은 도 5의 실리콘 나노와이어 소자의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 실리콘 나노와이어 소자의 사시도이고, 도 2는 도 1의 실리콘 나노와이어 소자의 단면도이며, 도 3은 도 1의 실리콘 나노와이어 소자의 등가회로도이다.
본 실시예에 따른 실리콘 나노와이어 소자(100)는 제1도전형 실리콘 기판(110) 및 제1도전형 실리콘 기판(110) 상에 이격되어 형성되되, 양단이 제1도전형 실리콘 기판(110)과 연결된 제2도전형 나노와이어(120);를 포함한다. 도 1에서 임의로 제1도전형 실리콘 기판(110)은 p형 실리콘 기판으로, 제2도전형 나노와이어(120)는 n형 나노와이어로 도시되어 있다.
도 1에서와 같은 나노와이어를 실리콘 기판 상에 형성하는 방법으로는 실리콘 기판을 일부 제거하여 실리콘 기판의 상부 공중에 떠 있는 상태의 나노 사이즈의 구조물을 형성하여 수행할 수 있다. 상세하게는, 실리콘 기판의 적어도 일면에 산화물막을 형성하고, 나노와이어에 해당하는 영역만큼을 남기기 위하여 포토리소그래피 공정 및 실리콘 비등방 식각 공정을 통해 트랜치 구조를 형성한다.
이후 실리콘 비등방식각 용액을 사용하여 실리콘 기판을 습식 식각하면 실리콘 기판의 결정방향의 식각특성으로 인하여 특정한 경사를 갖는 역삼각형 구조의 실리콘 구조물이 형성된다. 이를 위하여 실리콘 기판은 결정구조가 (100)방향인 것을 사용할 수 있다. 역삼각형 구조의 실리콘 산화물은 열산화공정을 수행하면 나노와이어로 변환되고, 산화물막을 제거하면 실리콘 기판상에서 공중에 떠 있는 형태의 실리콘 나노와이어를 얻을 수 있다. 나노와이어의 두께는 열산화공정에서의 시간조절을 통해 적절히 조절할 수 있다.
이러한 방법으로, 도 1에서와 같이 실리콘 기판 상에 형성되어 있는 나노와이어를 얻을 수 있다. 제2도전형 나노와이어(120)는 제1도전형 실리콘 기판(110)의 상부 공중에 뜬 형태인데, 이렇게 이격된 제2도전형 나노와이어(120) 및 제1도전형 실리콘 기판(110) 사이에는 산화물막과 같은 절연층(140)이 형성되어 있어 제1도전형 실리콘 기판(110) 및 제2도전형 나노와이어(120)의 접촉 등을 방지한다.
종래에는 이러한 방법으로 제조된 나노와이어를 다른 기판으로 트랜스퍼하여 나노와이어 소자를 제조하였다. 그러나, 본 실시예에서는, 이와 달리 실리콘 기판 자체가 제1도전형 불순물로 도핑된 기판이다. 또한, 나노와이어는 제2도전형 나노와이어(120)이다. 따라서, 전술한 방법과 같이 소정의 불순물로 도핑된 실리콘 기판 상에 나노와이어를 형성한 후 실리콘 기판의 불순물과 다른 도전형의 불순물로 나노와이어를 도핑하여 실리콘 나노와이어 소자(100)를 형성한다. 이러한 방법으로, 다른 기판으로 나노와이어를 트랜스퍼할 때의 공정상 문제점을 해결할 뿐만 아니라 실리콘 기판에 흐르는 전류로 인한 소자의 오작동을 방지할 수 있다.
본 실시예의 제1도전형 실리콘 기판(110)은 제2도전형 나노와이어(120)를 지지하기 위한 실리콘 나노와이어 지지부(130)를 포함한다. 실리콘 나노와이어 지지부(130)는 제2도전형 나노와이어(120)와 양단과 연결되어 있고, 상부에는 제2도전형 나노와이어(120)와 같이 제2도전형 불순물로 도핑된 제2도전형 도핑영역이 형성되어 있다. 제2도전형 도핑영역은 실리콘 나노와이어 지지부(130)의 상부 전체에 형성될 수도 있고, 도 1에서와 같이 일부에만 형성될 수 있다.
도 2는 도 1의 실리콘 나노와이어 소자(100)의 제2도전형 나노와이어(120)에서의 단면도이다. 제2도전형 나노와이어(120)는 양단이 제1도전형 실리콘 기판(110)과 연결되어 있다. 제2도전형 나노와이어(120)에 흐르는 전류를 Inw라고 하고, 제2도전형 나노와이어(120) 일단에서 제1도전형 실리콘 기판(110)을 통해 제2도전형 나노와이어(120)의 타단으로 흐르는 전류를 Isub라 하자.
실리콘 나노와이어 소자는 나노와이어 부분에 흐르는 전류의 변화를 측정하는 소자이므로 나노와이어에 흐르는 전류인 Inw의 측정이 중요하다. 그러나, 실리콘 나노와이어 소자에서는 나노와이어 부분에만 전류가 흐르는 것이 아니라 실리콘 기판을 통해서도 전류가 흐를 수 있다. 나노와이어는 두께가 나노 사이즈이므로 나노와이어에 흐르는 전류보다는 실리콘 기판에 흐르는 전류의 크기가 상당히 클 수 밖에 없다. 따라서, 실리콘 기판과 연결된 나노와이어의 경우, 그대로 사용하면 실리콘 기판에 흐르는 전류 Isub 때문에 나노와이어에 흐르는 전류 Inw를 측정하기가 매우 어렵다.
그러나, 본 실시예에서는 실리콘 기판은 제1도전형 실리콘 기판(110)이고, 나노와이어는 제2도전형 나노와이어(120)로서, 서로 다른 도전형의 불순물로 도핑된다. 따라서, 제2도전형 나노와이어(120) 및 제1도전형 실리콘 기판(110) 사이에는 공핍층(150)이 형성될 수 있다. 제1도전형 실리콘 기판(110)은 p형 실리콘 기판이고, 제2도전형 나노와이어(120)는 n형 나노와이어라면, 제1도전형 실리콘 기판(110) 및 제2도전형 나노와이어(120) 사이에는 p-n접합이 형성되어 반도체에서와 같이 공핍층이 형성되는 것이다.
즉, 제2도전형 나노와이어(120) 및 제1도전형 실리콘 기판(110) 사이에 일종의 전위장벽이 생기게 되고, 이에 따라 Isub가 Inw보다 절대적으로 우세한 것만은 아니게 된다. 이는 도 1의 실리콘 나노와이어 소자의 등가회로도를 나타낸 도 3을 참조하여 설명한다.
도 3의 등가회로도에서 좌측 저항은 n-n-n의 도핑구조를 갖는 일종의 저항체인 제2도전형 나노와이어(120)를 나타내고 있다. 이와 달리 제1도전형 실리콘 기판(110)을 따라 흐르는 전류는, n형인 제2도전형 나노와이어(120)의 일단에서 p형인 제1도전형 실리콘 기판(110)을 통해 다시 n형인 제2도전형 나노와이어(120)의 타단으로 흐르게 되므로, n-p-n의 n-채널 MOSFET구조라 할 수 있다.
이 경우 제2도전형 나노와이어(120)로 흐르는 전류 Inw는 나노와이어의 도핑, 굵기, 또는 길이 등 저항의 크기에 의해 결정되며, 제1도전형 실리콘 기판(110)으로 흐르는 전류 Isub는 채널이 형성되지 않았을 때, FET에 흐르는 전류이다. 나노와이어에 흐르는 전류가 실리콘 기판에 흐르는 전류보다 우세하여야만 나노와이어의 저항변화가 전체 전류의 변화에 우세하게 기여하게 되므로, Inw >> Isub인 조건이 되도록 제1도전형 실리콘 기판(110)의 특성을 고려하면서, 제2도전형 나노와이어(120)의 조건을 조절하여야 한다.
도 4는 본 발명의 다른 실시예에 따른 실리콘 나노와이어 소자의 단면도이다. 본 실시예에서 실리콘 나노와이어 소자(200)는 제1도전형 실리콘 기판(210) 및 제2도전형 나노와이어(220)을 포함한다. 제1도전형 실리콘 기판(210) 및 제2도전형 나노와이어(220) 사이에는 제1공핍층(230)이 형성되어 있다.
제2도전형 나노와이어(220)는 제1도전형 실리콘 기판(210)과 이격된 영역에 제1도전형 실리콘 기판(210)의 불순물의 도전형과 동일한 제1도전형 불순물이 도핑된 제1도전형 도핑영역(240)을 포함한다. 따라서, 제2도전형 나노와이어(220)는 제1도전형 실리콘 기판(210)과 연결된 부분은 제2도전형 불순물로 도핑되어 있고, 제1도전형 실리콘 기판(210)과 이격되어 공중으로 부양된 영역의 일부는 제1도전형 불순물로 도핑된 제1도전형 도핑영역(240)이 형성되어 있다.
예를 들어, 제1도전형 실리콘 기판(210)이 p형 실리콘 기판이고, 제2도전형 나노와이어(220)가 n형 나노와이어라면, 제2도전형 나노와이어(220)의 제1도전형 도핑영역(240)은 p형 불순물로 도핑된다.
이는 제2도전형 나노와이어(220)가 일단을 기준으로 하여 n-p-n 접합을 하고 있다는 것을 의미한다. 따라서, 제2도전형 나노와이어(220)의 내부에는 제2공핍층(250)이 존재한다. 이러한 구조의 실리콘 나노와이어 소자(200)는 제2도전형 나노와이어(220)가 n-p-n 접합의 트랜지스터 소자와 같은 기능을 할 수 있어 도 3에서와 같이 일종의 저항체 역할을 하는 제2도전형 나노와이어(120)와 상이한 회로를 다양하게 구현할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 실리콘 나노와이어 소자의 사시도이고, 도 6은 도 5의 실리콘 나노와이어 소자의 단면도이다. 본 실시예에서 실리콘 나노와이어 소자(300)는 제1도전형 실리콘 기판(310) 및 제1도전형 나노와이어(320)를 포함하고, 제1도전형 실리콘 기판(310) 및 제1도전형 나노와이어(320) 사이에는 제2도전형 우물층(340)이 형성되어 있다. 따라서, 제1도전형 실리콘 기판(310) 및 제2도전형 우물층(340) 사이에는 제1공핍층(330)이 형성되고, 제2도전형 우물층(340) 및 제1도전형 나노와이어(320) 사이에는 제2공핍층(350)이 형성된다.
예를 들어, 도 5에서와 같이 제1도전형 실리콘 기판(310)이 p형 실리콘 기판이면, 제1도전형 나노와이어(320)는 p형 나노와이어이고, p형 실리콘 기판 및 p형 나노와이어 사이에 형성된 제2도전형 우물층(340)은 n형 층이다. 또는 제1도전형 실리콘 기판(310) n형 실리콘 기판이면, 제1도전형 나노와이어(320)는 n형 나노와이어이고, 제2도전형 우물층(340)은 p형 층일 수 있다.
도 6을 참조하면, 실리콘 나노와이어 소자(300)는 공핍층을 제1공핍층(330) 및 제2공핍층(350)을 포함하여 총 2종류의 공핍층을 포함한다. 도 3을 참조하여 설명한 바와 같이, 제1도전형 나노와이어(320)를 따라 흐르는 전류가 제1도전형 실리콘 기판(310)을 따라 흐르는 전류에 우세하여야 한다.
제1도전형 나노와이어(320)를 따라 흐르는 전류는 나노와이어의 도핑, 굵기 또는 길이 등과 같이 저항체로서의 저항 크기에 따라 결정되는데, 이러한 요인을 조절하여 제1도전형 실리콘 기판(310)에 흐르는 전류보다 우세하도록 실리콘 나노와이어 소자(300)를 설계하여야 한다. 그러나, 나노와이어가 나노 사이즈를 갖는 선저항인 점에서 도핑이나 굵기, 길이 등의 요인의 변화폭은 넓지 않다.
따라서, 도 5에서와 같이 제1도전형 나노와이어(320) 및 제1도전형 실리콘 기판(310) 사이에 제1도전형 불순물과 다른 도전형의 제2도전형 불순물을 도핑하여 제2도전형 우물층(340)을 형성하면, 제1도전형 나노와이어(320) 양단으로부터 제1도전형 실리콘 기판(310)을 통해 흐르는 전류의 흐름을 전류 인가방향에 따라 억제할 수 있어, 제1도전형 나노와이어(320)에 흐르는 전류를 보다 효과적으로 우세하게 할 수 있다.
또한, 도면에는 도시되어 있지 않으나, 본 실시예에서 제1도전형 나노와이어가 제1도전형 실리콘 기판과 이격된 영역에 제2도전형 도핑영역을 더 포함하게 하면, 제1도전형 나노와이어의 일단을 기준으로 하여 n-p-n 접합 또는 p-n-p 접합을 형성하도록 할 수 있다. 따라서 제1도전형 나노와이어 내부에 별도의 공핍층을 더 포함한다. 이러한 구조의 실리콘 나노와이어 소자는 제1도전형 나노와이어가 n-p-n 접합(또는 p-n-p 접합)의 트랜지스터 소자와 같은 기능을 할 수 있어 도 3에서와 같이 일종의 저항체 역할을 하는 제2도전형 나노와이어(120)와 상이한 회로를 다양하게 구현할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
100, 200, 300 실리콘 나노와이어 소자
110, 210, 310 실리콘 기판
120, 220, 320 나노와이어
130 실리콘 나노와이어 지지부
140 절연층
150, 230, 250, 330, 350 공핍층
340 제2도전형 우물층
Inw 나노와이어 전류
Isub 실리콘 기판 전류

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1도전형 실리콘 기판;
    상기 제1도전형 실리콘 기판의 상측에 상기 제1도전형 실리콘 기판과 이격되어 형성되되, 양단은 상기 제1도전형 실리콘 기판과 연결된 제1도전형 나노와이어; 및
    상기 제1도전형 실리콘 기판 및 상기 제1도전형 나노와이어 사이에 형성된 제2도전형 우물층;을 포함하는 실리콘 나노와이어 소자.
  7. 제6항에 있어서,
    상기 제1도전형 실리콘 기판은 p형 실리콘 기판이고,
    상기 제1도전형 나노와이어는 p형 나노와이어이며,
    상기 제2도전형 우물층은 n형 층인 것을 특징으로 하는 실리콘 나노와이어 소자.
  8. 제6항에 있어서,
    상기 제1도전형 나노와이어는,
    상기 제1도전형 실리콘 기판과 이격된 영역에 제2도전형 도핑영역을 포함하는 것을 특징으로 하는 실리콘 나노와이어 소자.
KR1020110088210A 2011-08-31 2011-08-31 실리콘 나노와이어 소자 KR101475732B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110088210A KR101475732B1 (ko) 2011-08-31 2011-08-31 실리콘 나노와이어 소자
PCT/KR2011/006483 WO2013032049A1 (ko) 2011-08-31 2011-08-31 실리콘 나노와이어 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110088210A KR101475732B1 (ko) 2011-08-31 2011-08-31 실리콘 나노와이어 소자

Publications (2)

Publication Number Publication Date
KR20130024646A KR20130024646A (ko) 2013-03-08
KR101475732B1 true KR101475732B1 (ko) 2014-12-24

Family

ID=47756507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088210A KR101475732B1 (ko) 2011-08-31 2011-08-31 실리콘 나노와이어 소자

Country Status (2)

Country Link
KR (1) KR101475732B1 (ko)
WO (1) WO2013032049A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160158998A1 (en) * 2014-12-08 2016-06-09 Canon Kabushiki Kaisha Imprint apparatus and method, and method of manufacturing article
KR102395778B1 (ko) 2015-09-10 2022-05-09 삼성전자주식회사 나노구조체 형성방법과 이를 적용한 반도체소자의 제조방법 및 나노구조체를 포함하는 반도체소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080023398A (ko) * 2006-09-11 2008-03-14 전자부품연구원 실리콘 나노와이어를 이용한 힘 센서 및 그의 제조방법
KR20110010929A (ko) * 2009-07-27 2011-02-08 전자부품연구원 나노와이어 트랜지스터 센서, 제조방법 및 이를 이용한 생체분자 검출장치
KR20110076465A (ko) * 2009-12-29 2011-07-06 전자부품연구원 실리콘 나노와이어 소자 제조방법
KR20120099835A (ko) * 2011-03-02 2012-09-12 전자부품연구원 실리콘 나노와이어 바이오센서 모듈

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101536187A (zh) * 2006-10-05 2009-09-16 日立化成工业株式会社 有序排列、大长宽比、高密度的硅纳米线及其制造方法
WO2008153552A1 (en) * 2006-12-06 2008-12-18 Yale University Systems and methods for cmos-compatible silicon nano-wire sensors with biochemical and cellular interfaces
KR101361129B1 (ko) * 2007-07-03 2014-02-13 삼성전자주식회사 발광소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080023398A (ko) * 2006-09-11 2008-03-14 전자부품연구원 실리콘 나노와이어를 이용한 힘 센서 및 그의 제조방법
KR20110010929A (ko) * 2009-07-27 2011-02-08 전자부품연구원 나노와이어 트랜지스터 센서, 제조방법 및 이를 이용한 생체분자 검출장치
KR20110076465A (ko) * 2009-12-29 2011-07-06 전자부품연구원 실리콘 나노와이어 소자 제조방법
KR20120099835A (ko) * 2011-03-02 2012-09-12 전자부품연구원 실리콘 나노와이어 바이오센서 모듈

Also Published As

Publication number Publication date
KR20130024646A (ko) 2013-03-08
WO2013032049A1 (ko) 2013-03-07

Similar Documents

Publication Publication Date Title
Weber et al. Silicon-nanowire transistors with intruded nickel-silicide contacts
KR100940524B1 (ko) 고감도 반도체 ｆｅｔ 센서 및 그 제조방법
Pregl et al. Parallel arrays of Schottky barrier nanowire field effect transistors: Nanoscopic effects for macroscopic current output
US9831452B2 (en) Method for forming PN junction in graphene with application of DNA and PN junction structure formed using the same
CN107449812B (zh) 一种在cmos标准工艺下的生物化学传感器
US20130214332A1 (en) Nanogrid channel fin-fet transistor and biosensor
Wang et al. Development of ultra-high density silicon nanowire arrays for electronics applications
JP2005308749A (ja) センサ用のホイートストンブリッジ機構
US7875480B2 (en) Sensor and method for making the same
EP3460468B1 (en) Gallium nitride-based sensor having heater structure and method of manufacturing the same
US20130001655A1 (en) Heat Dissipation Structure of SOI Field Effect Transistor
US8039909B2 (en) Semiconductor nanowires charge sensor
EP3141523A1 (en) Method of forming nanostructure, method of manufacturing semiconductor device using the same, and semiconductor device including nanostructure
KR20140011665A (ko) 나노공진기 및 그의 제조 방법
US8153482B2 (en) Well-structure anti-punch-through microwire device
Sun et al. Three-mask polysilicon thin-film transistor biosensor
KR20090046843A (ko) 반도체 센서 디바이스와 반도체 센서 디바이스를 제조하는 방법
WO2018045514A1 (zh) 生物传感器及其制作方法
KR101475732B1 (ko) 실리콘 나노와이어 소자
KR20140121197A (ko) 그래핀 소자 및 이의 제조 방법
Lee et al. Well controlled assembly of silicon nanowires by nanowire transfer method
KR101862076B1 (ko) 마이크로 히터를 구비한 센서 제조 방법
Sørensen et al. Ambipolar transistor behavior in p-doped InAs nanowires grown by molecular beam epitaxy
KR101071110B1 (ko) 광유도 전하전달 물질을 이용한 나노 구조 광센서
US20170062594A1 (en) Symmetric tunnel field effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee