KR20110076465A - 실리콘 나노와이어 소자 제조방법 - Google Patents

실리콘 나노와이어 소자 제조방법 Download PDF

Info

Publication number
KR20110076465A
KR20110076465A KR1020090133183A KR20090133183A KR20110076465A KR 20110076465 A KR20110076465 A KR 20110076465A KR 1020090133183 A KR1020090133183 A KR 1020090133183A KR 20090133183 A KR20090133183 A KR 20090133183A KR 20110076465 A KR20110076465 A KR 20110076465A
Authority
KR
South Korea
Prior art keywords
silicon
substrate
silicon substrate
adhesive material
bonding
Prior art date
Application number
KR1020090133183A
Other languages
English (en)
Other versions
KR101163202B1 (ko
Inventor
정석원
성우경
이민호
이국녕
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090133183A priority Critical patent/KR101163202B1/ko
Publication of KR20110076465A publication Critical patent/KR20110076465A/ko
Application granted granted Critical
Publication of KR101163202B1 publication Critical patent/KR101163202B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 탑 다운 방식에 기초한 실리콘 나노와이어의 제조 공정을 바탕으로 양산성 있는 실리콘 나노와이 소자 제조 방법에 관한 것으로, 보다 상세하게는 제 1 실리콘 기판의 중앙부에 실리콘 나노와이어를 제작하는 제 1 단계; 상기 기판의 실리콘 나노와이어가 형성된 일측에 접착물질을 코팅하고, 상기 접착물질의 일측에 제 2 유전체기판을 본딩하는 제 2 단계; 상기 제 1 실리콘 기판의 하부를 연마하여 중앙부의 실리콘 나노와이어 센싱부를 외부로 노출시키고, 상기 노출된 실리콘 나노와이어를 지지하고 있는 양측의 넓은 지지 구조물에 전극을 형성하는 제 3 단계; 상기 전극에 전극보호물질을 형성하는 제 4 단계; 및 상기 노출된 실리콘 나노와이어를 덮고 있는 산화막을 제거한 후 전극보호물질을 제거하는 제 5단계를 포함하는 실리콘 나노와이어 소자 제조방법에 관한 것이다.

Description

실리콘 나노와이어 소자 제조방법{A process for silicone nano-wire devices}
본 발명은 실리콘 나노와이어 소자 제조방법에 관한 것으로서, 더 상세하게는 실리콘 나노와이어 소자를 효과적으로 제조하는 실리콘 나노와이어 소자 제조방법에 관한 것이다.
종래의 기술에 의한 실리콘 나노와이어의 소자 제조 방법은 실리콘 기판을 이용하여 탑다운 방식에 의해 브릿지(다리) 형태의 실리콘 나노와이어, 즉 실리콘 나노와이어의 양측에 지지구조물이 연결되어 있고 공중에 떠 있는 형태의 실리콘 나노와이어를 제작한다. 상기와 같이 브릿지 형태의 실리콘 나노와이어가 제작되면, 제 2의 유전체기판으로 트랜스퍼한 후 트랜스퍼된 실리콘 나노와이어의 양단에 금속 전극을 형성하는 단계를 통해 실리콘 나노와이어 소자 제조 공정을 수행한다.
그러나 종래기술의 경우 필연적으로 제작된 실리콘 나노와이어를 제 2의 유전체기판으로 트랜스퍼 해야 하기 때문에 트랜스퍼가 완벽하지 않을 경우 소자 제작의 수율을 저하시키는 문제점이 있었다. 또한, 트랜스퍼 효율은 제작된 나노와이어의 굵기 및 길이, 스탬핑 공정에서의 많은 공정변수들에 영향을 받기 때문에 완벽한 트랜스퍼 효율을 달성하는 것은 고도의 기술이 요구되며 상당히 난해하였다.
한편, 실리콘 나노와이어가 100% 트랜스퍼 되었다고 가정한다 하더라도 실리콘 나노와이어의 양단에 전극 형성시 실리콘 나노와이어가 굉장히 얇기 때문에 금속전극과의 낮은 접촉저항을 달성하는 것은 고도의 기술이 요구되는 매우 어려운 과제이다. 보통 반도체 공정에서 실리콘과 금속 전극과의 낮은 접촉저항을 달성하기 위해 Silicide 형성 공정을 이용한다. 예를 들어, 300nm 이상의 비교적 큰 선폭의 CMOS 트랜지스터 공정에서는 낮은 접촉저항을 달성하기 위해 TiSi2 형성 공정을 이용하였다. 최근 트랜지시터의 크기가 100nm 이하로 줄어들면서 TiSi2는 100nm 이하의 크기에서는 접촉저항이 너무 커서 더 이상 이용하지 못하고 다른 종류의 Silicide 즉, CoSi2, NiSi 등을 이용하고 있다.
하지만 상기의 과정 역시 공정조건이 까다로워 매우 정교한 공정 콘트롤이 요구된다. 특히 실리콘 나노와이어 굵기가 100nm, 50nm, 20nm로 얇아질수록 센서의 감도는 좋아지지만 금속 전극과의 접촉저항을 낮추는 문제는 점점 어려워지게 된다. 따라서 종래의 실리콘 나노와이어 트랜스퍼 공정에 의한 실리콘 나노와이어 소자 제조 공정에 있어서 낮은 접촉저항을 달성하는 문제는 해결해야할 가장 중요한 기술적인 문제가 되고 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로, 실리콘 나노와이어 트랜스퍼 공정시 스탬핑 공정을 이용하지 않고 기판 본딩 공정 및 연마공정을 이용함으로써 실리콘 나노와이어의 굵기 및 길이에 관계 없이 100%의 트랜스퍼 효율을 달성할 수 있으며, 또한 전극 형성시 종래의 기술에서는 얇은 실리콘 나노와이어의 양 끝에 전극을 형성시킴으로 인해 낮은 접촉저항 달성이 어려우나, 본 발명에서는 실리콘 나노와이어와 연결된 넓은 지지부에 금속 전극을 형성시키기 때문에 낮은 접촉 저항 달성이 용이한 실리콘 나노와이어 소자의 구조 및 그 제조방법을 제공 한다.
상기 목적을 달성하기 위하여 본 발명은,
제 1 실리콘 기판의 중앙부에 실리콘 나노와이어를 제작하는 제 1 단계; 상기 제 1 실리콘 기판의 실리콘 나노와이어가 형성된 일측에 접착물질을 코팅하고, 상기 접착물질의 일측에 제 2 유전체기판을 본딩하는 제 2 단계; 상기 제 1 실리콘 기판의 하부를 연마하여 중앙부의 실리콘 나노와이어 센싱부를 외부로 노출시키고, 상기 노출된 실리콘 나노와이어를 지지하고 있는 양측의 넓은 지지 구조물에 전극을 형성하는 제 3 단계; 상기 전극에 전극보호물질을 형성하는 제 4 단계; 및 상기 노출된 실리콘 나노와이어를 덮고 있는 산화막을 제거한 후 상기 전극보호물질을 제거하는 제 5단계를 포함하는 실리콘 나노와이어 소자 제조방법을 제공한다. 본 발명인 실리콘 나노와이어 소자 제조 방법에 있어서, 상기 센싱부인 실리콘 나노와이어는 실리콘 기판에 실리콘 질화막을 형성하는 제 1 단계; 상기 실리콘 기판에 건식 식각공정을 통해 칼럼구조를 형성하는 제 2 단계; 칼럼구조가 형성된 상기 실리콘 기판에 비등방성 습식 식각공정을 통해 지지 구조물 및 나노와이어 형성을 위한 역삼각형의 실리콘 구조물을 형성하는 제 3 단계; 및 상기 실리콘 기판에 열산화막 형성공정을 통해 실리콘 나노와이어를 형성하는 제 4 단계를 포함하는 단계로 제조된다.
상기 나노와이어의 단면 크기 조절은 상기 열산화막 형성 두께를 조절함으로써 이루어진다. 또한, 상기 지지 구조물은 상기 나노와이어의 양쪽끝이 연결된 구조를 가지는 것을 특징으로 한다.
나노와이어를 제조하는 방법에 있어서, 상기 제 2 단계는 건식식각으로 이루어지며, 상기 제 3 단계는 이방성 식각 용액을 사용하여 습식식각하는 것이 바람직하다. 상기와 같이 제조된 나노와이어의 단면은 역삼각형 구조인 것을 특징으로 하며, 상기 나노와이어의 길이는 수 ㎛ 내지 수백 ㎛로 형성시킬 수 있다.
본 발명의 다른 실시예에 의하면, 제 1 실리콘 기판에 실리콘 나노와이어를 제작하는 제 1 단계; 상기 기판의 실리콘 나노와이어가 형성된 일측에 접착물질을 코팅하고, 상기 접착물질의 일측에 제 2 유전체기판을 본딩하는 제 2 단계; 상기 제 1 실리콘 기판의 하부에 전극을 형성하는 제 3 단계; 상기 제 1 실리콘 기판의 하부 에 포토레지스트를 코팅하고 패터닝하는 제 4 단계; 실리콘 DRIE(deep reactive ion etching) 공정을 이용하여 상기 포토레지스트 패터닝으로 드러난 제 1 실리콘 기판의 하부를 식각하여 중앙의 실리콘 나노와이어 센싱부가 드러나도록 하는 제 5 단계; 및 상기 드러난 실리콘 나노와이어를 덮고 있는 산화막을 제거한 후 포토레지스트를 제거하는 제 6 단계를 포함하는 실리콘 나노와이어 소자 제조방법을 제공한다.
본 발명에 따르면, 실리콘 나노와이어 소자 제조 공정시 실리콘 나노와이어가 제작된 제 1 실리콘 기판을 제 2 유전체기판에 본딩한 후 제 1 실리콘 기판의 하부를 일정 두께 만큼 연마하기 때문에 실리콘 나노와이어의 굵기 및 길이에 관계 없이 100%의 트랜스퍼 효율이 달성되며, 또한 전극 형성시 얇은 실리콘 나노와이어의 양 끝이 아닌 실리콘 나노와이어와 연결된 양측의 넓은 지지부에 금속 전극을 형성시키기 때문에 낮은 접촉 저항 달성이 매우 용이한 효과가 있다.
본 발명은 실리콘 나노와이어가 중앙부에 형성되어 있는 제 1 실리콘 기판; 상기 실리콘 나노와이어의 양끝에 연결되어 있는 넓은 실리콘 지지부; 상기 제 1 실리콘 기판 상에 형성되고, 제 2 유전체기판과의 본딩을 위해 코팅되어 있는 접착층; 상기 접착층 상에 부착되는 제 2 유전체 기판; 제 2 유전체기판이 접착된 후 중앙부의 실리콘 나노와이어가 노출되도록 기판의 하부가 연마된 제 1 실리콘 기판; 상기 노출된 실리콘 나노와이어의 양측의 넓은 실리콘 지지부에 형성된 전극층; 상기 전극층이 형성된 후 실리콘 나노와이어를 덮고 있는 산화막이 제거된 제 1 실리콘 기판을 포함하는 실리콘 나노와이어 소자를 제공한다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 실리콘 나노와이어 소자(100)의 일 실시예를 보여주는 사시도이다. 상기 실리콘 나노와이어 소자(100)는 중앙부의 실리콘 나노와이어(150), 상기 실리콘 나노와이어의 양끝에 연결되어 있는 넓은 실리콘 지지부(140), 상기 실리콘 지지부 상에 형성된 전극층(195), 상기 실리콘 나노와이어와 실리콘 지지부 및 전극층이 접착층(180)을 매개체로 하여 부착된 제 2 유전체기판(190)으로 구성되어 있다.
상기 도 1에 나와 있는 것과 같이, 실리콘 기판을 가공하여 제작된 실리콘 나노와이어(150) 및 지지 구조물(140)이 접착층(180)을 매개체로 하여 제 2의 유전체기판(190)에 부착되어 있으며, 상기 실리콘 나노와이어(150)의 양단에 연결되어 있는 넓은 지지부(140) 상에 전극층(195)이 형성되어 있는 구조이다.
상기와 같이 본 발명에 따른 실리콘 나노와이어 소자의 장점은 종래의 기술에서와 같은 스탬핑 공정을 통한 나노와이어 트랜스퍼 공정을 포함하고 있지 않으며 기판 본딩 및 연마 공정 등 매우 단순한 공정을 이용하면서도 100%의 트랜스퍼 효율을 달성할 수 있다. 또한 실리콘 나노와이어에 연결되어 있는 넓은 지지부에 전극을 형성시킬 수 있기 때문에 실리콘 나노와이어의 굵기에 상관 없는 매우 낮은 접촉저항을 실현할 수 있다.
먼저, 상기 실리콘 나노와이어 제조공정에 대해서 상세히 설명한다.
도 2a 내지 2f는 본 발명의 일 실시예에 따른 실리콘 나노와이어 제조공정을 단계별로 나타낸 공정도이고, 도3은 상기와 같이 제작된 나노와이어 어레이를 나타내는 사시도이다.
상기 도면을 참조하면, 실리콘 웨이퍼를 식각하여 실리콘 나노와이어를 제조하는 것으로, 결정구조가 (100) 방향을 갖는 실리콘 기판에 실리콘 질화막(111)을 증착시키고(도 2a), 사진식각공정 및 건식 식각공정으로 실리콘 질화막을 패터닝한다.(도 2b) 이때 실리콘 질화막 패터닝을 위한 마스크 패턴의 선폭은 0.4㎛ 내지 2㎛ 이며, 전자빔 리소그라피(e-beam lithography)를 사용할 필요없이 사진식각 공정을 이용하여 패턴을 형성할 수 있다.
그리고 실리콘 deep-RIE 공정과 같은 실리콘 건식식각 공정으로 실리콘 이방성 식각을 통해 칼럼구조(120)를 형성한다(도 2c). 다음으로, 형성된 칼럼구조(120)에 KOH 등의 실리콘 이방성 식각 용액을 이용하여 실리콘 기판(110)을 습식식각한다.(도 2d) 습식식각을 통해 실리콘 기판(110)의 (100) 결정 방향의 식각 특성으 로 인해 실리콘 구조물(160)은 단면이 소정의 경사를 갖는 역삼각형 구조로 형성된다.
실리콘 습식식각이 완료된 후 수십 ㎚ 크기의 직경을 갖는 실리콘 나노와이어(150)를 제조하기 위해 실리콘 기판(110)을 열산화시킨다. (도 2e) 상기 열산화 공정의 시간을 조절함으로써 실리콘 나노와이어(150)의 직경을 조절할 수 있게 된다.
열산화 공정을 통해 실리콘 나노와이어(150) 제작이 완료되면 인산용액을 이용하여 실리콘 질화막(111)을 제거하면 실리콘 나노와이어 제작이 완료된다.(도 2f)
도 3에서 보는 바와 같이 제작된 실리콘 나노와이어(150)의 양쪽 끝단에는 나노와이어 양단에 연결된 넓은 지지 구조물(140)을 형성시킨다. 상기 지지기둥 구조물(140)의 크기는 실리콘 나노와이어(150)의 선폭보다는 넓은 폭을 가지도록 해야 하며, 후술하는 기판 접착 과정에서 제 2 기판과의 넓은 접촉면적을 유지할 수 있도록 가능한 크게 하는 것이 바람직하다.
상기 실리콘 기판(110)과 기판의 상부에 위치하는 실리콘 나노와이어(150) 사이의 거리는 수백 ㎚ 내지 수 ㎛가 바람직하며, 상기 거리는 건식식각된 칼럼구조(120)의 깊이와 실리콘 구조물(160) 형성시 이용한 습식식각을 통한 실리콘 기판(110)의 식각 정도에 의해 결정됨이 바람직하다. 제작되는 실리콘 나노와이어(150)는 소정의 저항 및 전도성을 가져야 함이 바람직하고, 이러한 저항및 전도성은 실리콘 기판(110)에 주입되는 불순물의 종류와 도핑 농도에 따라 조절이 가능하다.
상기의 과정이 완료되면, 제 1 실리콘 기판(110)에 제작된 실리콘 나노와이어(150)는 열산화막(130)에 의하여 지지되어 있다.
다음으로, 상기의 제조공정으로 제작된 실리콘 나노와이어 구조물에 추가 공정을 통해 실리콘 나노와이어 소자를 제작하는 공정에 대해서 설명한다.
도 4a 내지 4g는 본 발명의 일 실시예에 따른 실리콘 나노와이어 소자 제조공정에 대한 단계도이다
도 4a 내지 도 4g를 참고하면, 제 1 실리콘 기판(110)을 이용하여 실리콘 나노와이어(150)가 제작되고 나면(도 4a) 실리콘 나노와이어가 형성된 면에 접착물질(180)을 도포한다.(도 4b) 이 때, 접착물질(180)은 스핀 코팅이 가능하며 고온에서 접착성이 있는 물질을 선택한다. 또한, 접착물질(180)은 전기 절연성이 좋고, 열적으로 안정한 물질을 사용한다.
특히, 접착물질(180)은 상온에서 고체를 형성하고 고온에서 접착성이 생기는 물질을 포함한다. 예를 들면, 접착물질(180)은 벤조시틀로부텐(BCB, benzocyclobutene)를 포함한다.
한편, 실리콘 실리콘 나노와이어(150)가 제조된 제 1 실리콘 기판(110)과 대향되게 제 2 유전체기판(190)을 준비한다.(도 4c)
제 2 유전체기판(190)은 적용하고자하는 분야에 따라, 기판 자체가 점착 특성을 갖는 플렉시블 기판(flexible substrate) 또는 점성 기판(sticky substrate) 등을 사용하거나, 실리콘, 수정, 세라믹, 유리 및 폴리머(polymer) 등을 사용할 수 있다. 제 2 유전체기판(190)이 실리콘일 경우, 제 2 유전체기판(190)상에 절연막을 형성할 수 있다.
제 2 유전체기판(190)을 실리콘으로 적용할 경우, 열 산화막이 형성된 실리콘 기판이나 기타 절연막이 형성된 기판을 사용하는 것이 바람직하다.
접착물질(180)을 도포한 후, 제 2 유전체기판(190)을 제 1 실리콘 기판(110)과 본딩한다.(도 4c)
이 때, 제 2 유전체기판(190)의 재료에 따라 다양한 본딩 방법이 사용된다. 예를 들면, 제 2 유전체기판(190)이 유리기판인 경우에는 접착물질(180)을 사용하지 않고 anodic bonding 공정에 의하여 본딩한다. 반면, 제 2 유전체기판(190)이 산화막이 형성된 실리콘인 경우 SDB(silicon direct bonding) 공정에 의하여 본딩한다. 이하에서는 설명의 편의를 위하여 접착물질(180)로 제 2 유전체기판(190)을 본딩하는 방법을 중심으로 설명하기로 한다.
한편, 실리콘 나노와이어 기판(110)과 제 2 유전체기판(190)을 본딩한 후, 제 1 실리콘 기판(110)의 하부를 소정두께로 갈아내고 연마한다. 이 때, 제 1 실리콘 기판(110)의 하부에 열산화막(130)이 드러날 때까지 계속해서 갈아낸다.(도 4d)
이 때, 상기의 과정을 수행하면, 제 1 실리콘 기판중 실리콘 나노와이어(150)의 하부에 존재하던 제 1 실리콘 기판(110)의 바디가 완전히 제거된다. 또한, 제 1 실리콘 기판(110)의 상부의 일부가 양쪽에 양분되며 그 사이를 실리콘 나노와이어(150)가 연결하고 있는 형태가 된다.
상기한 바와 같이 실리콘 나노와이어(150)가 형성된 제 1 실리콘 기판을 제 2 유전체 기판에 본딩한 후 제 1 실리콘 기판의 하부를 연마하는 과정을 통하여 실리 콘 나노와이어(150)를 제 2 기판으로 트랜스퍼하기 때문에 100% 트랜스퍼 효율을 달성할 수 있으며 공정이 매우 단순하다.상기의 연마 공정을 통해 열산화막(130)이 드러나면, 실리콘 나노와이어(150)가 형성된 제 1 실리콘 기판의 일측에 전극(195)을 형성한다.(도 4e) 이 때, 전극(195)은 제 1 실리콘 기판(110)에 형성된 실리콘 나노와이어(150)에 연결되어 있는 넓은 지지 구조물(140)의 상부에 형성된다. 상기한 바와 같이 넓은 지지 구조물(140) 상에 전극(195)을 형성하기 때문에 금속과 실리콘과의 접촉면적이 넓기 때문에 낮은 접촉저항을 달성하는 것이 매우 용이하게 된다. 또한 실리콘 나노와이어(150)의 끝단이 아닌 실리콘 나노와이어(150)에 연결된 넓은 지지 구조물(140) 상에 전극을 형성하기 때문에 실리콘 나노와이어(150)의 굵기에 관계 없는 낮은 접촉저항을 달성하는 것이 가능하다. 전극(195)이 형성된 후에는 실리콘 나노와이어(150)를 덮고 있는 열산화막(130)을 제거하기 위하여 제 1 실리콘 기판(110)의 일측에 전극보호물질(196)을 도포하고 패터닝한다.(도 4f) 전극보호물질(196)은 열산화막(130)을 제거하는 공정중에 전극(196)을 보호한다.
전극보호물질(196)의 패터닝이 완료되면, 열산화막(130)을 BOE(buffered oxide etch) 용액으로 제거한다. 또한, 열산화막(130)을 제거한 후 전극보호물질(196)을 제거한다.(도 4g)
도 5는 상기 공정을 통해 제작된 실리콘 나노와이어 소자의 구조를 나타내는 사시도이다.
상기 도면에서와 같이 실리콘 나노와이어 소자는, 제 1 실리콘 기판(110)을 가공하여 제작된 실리콘 나노와이어(150) 및 지지 구조물(140), 상기 지지 구조 물(140)상에 제작된 전극층(195), 기판 본딩을 위한 접착층(180) 및 제 2 유전체 기판의 구조임을 알 수 있다.
또한, 실리콘 나노와이어 소자 구조를 통해 제 2 유전체기판(190) 상에 부착되고, 연마되어 트랜스퍼된 제 1 실리콘 기판(110)은 실리콘 body가 양단은 완전히 양분되어 있고 둘 사이에는 실리콘 나노와이어(150)를 통해서만 전류가 흐르게 됨을 알 수 있으며, 실리콘 나노와이어 표면에 생화학적, 전기적 영향이 가해짐에 따라 나노와이어의 표면 전계효과(field effect) 따른 저항 변화만이 두 전극 사이의 전류변화에 영향을 주는 것을 알 수 있으며, 상기 양분된 실리콘 바디는 상기에서 설명한 제 2 기판에 의해 지지되어 안전한 구조를 가지게 된다.
도 6a 내지 도 6g는 본 발명에 따른 실리콘 나노와이어 소자의 다른 실시예를 보여주는 순서도이다.
도 6a 내지 도 6g를 참고하면, 먼저 도 6a는 도 2a 내지 도 2f의 과정을 통해 제 1 실리콘 기판(210)을 가공하여 실리콘 나노와이어(250)가 형성된 모습이다. 실리콘 나노와이어(250)이 제작되면 제 1 실리콘 기판(210)의 일측에 접착물질(280)를 도포한다.(도 6b) 접착물질(280)을 도포한 후, 제 2 유전체기판(290)을 제 1 실리콘 기판(210)과 본딩한다.(도 6c) 이 때, 제 2 유전체기판(290)의 재료에 따라 다양한 본딩 방법이 사용된다.
예를 들면, 제 2 유전체기판(290)이 유리기판인 경우에는 접착물질(280)을 사용하지 않고 anodic bonding 공정에 의하여 본딩한다. 반면, 제 2 유전체기판(290)이 산화막이 형성된 실리콘인 경우 SDB(silicon direct bonding) 공정에 의하여 본 딩한다. 이하에서는 설명의 편의를 위하여 접착물질(280)로 제 2 유전체기판(290)을 본딩하는 방법을 중심으로 설명하기로 한다.
상기 두 기판이 본딩되면 제 1 실리콘 기판(210)의 일측에 전극(295)을 형성한다.(도 6d) .
한편, 전극(295)을 형성한 후, 포토레지스트(296)를 전극(295)이 형성된 면에 코팅하고 패터닝한다.(도 6e) 이 후 실리콘 DRIE(deep reactive ion etching) 공정을 이용하여 상기 포토레지스트 패터닝을 통해 드러난 제 1 실리콘 기판(210)을 식각한다.(도 6f)
DRIE 공정을 이용한 제 1 실리콘 기판(210)을 식각하면, 열산화막(230)이 외부로 노출된다. 이 때, 열산화막(230)이 드러나면 DRIE 식각속도는 실리콘에 비해 굉장히 느리다. 따라서 열산화막(230)이 실리콘 나노와이어(250)가 식각되지 않도록 보호해 주는 역할을 해준다. 또한, DRIE 공정으로 식각된 부분은 트랜치 또는 채널 구조를 형성한다.
한편, DRIE(deep reactive ion etching) 공정이 완료되면, BOE(bufferded oxide etch)용액을 이용하여 열산화막(230)을 제거하고 전극(295)을 보고하고 있던 포토레지스트(296)를 제거한다. 따라서 열산화막(230) 및 상기 포토레지스트(296)를 제거함으로써 실리콘 나노와이어 소자 제조공정이 완성된다.
한편, 본 발명에 의한 실리콘 나노와이어 소자는 바이오 센서로 활용할 수 있다. 본 발명의 실리콘 나노와이어 소자를 바이오 센서로 적용할 경우 전극(295)의 상부에 절연층 보호막을 형성시켜 줌으로써 생화학 물질 등의 용액과 전극이 직접 접하는 것을 방지함으로써 이들 용액에 의한 노이즈를 감소시키고, 용액내에 존재하는 검출 대상 물질이 실리콘 나노와이어(250) 표면에 부착되어 이들 부착된 물질의 전계효과에 의한 실리콘 나노와이어의 저항 변화를 통해 감지되어 나오는 신호만을 용이하게 검출할 수 있도록 하여 센서의 감도를 향상시킬 수 있게 된다.
다음으로, 노출된 실리콘 나노와이어(250)의 표면개질을 통해 나노와이어 표면에 검출 대상 분자를 특이적으로 인지하도록 적절한 화학적 기능기를 도입함으로써 바이오 센서로 적용될 수 있다.
실리콘 나노와이어(250) 표면의 활성화는 황산(H2SO4) 또는 산소 플라즈마(O2 plasma)를 이용하며, 실리콘 나노와이어(250)의 표면에 형성된 자연산화막(미도시)의 상부에 유기실란층(미도시) 및 수용기(미도시)가 형성되어 시료로서 준비한 전해질 용액에 포함되어 있는 분석대상물, 예를 들어 단백질을 고정화된 수용체로 포착하고 검출할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1은 본 발명에 따른 실리콘 나노와이어 소자의 일 실시예를 보여주는 사시도이다.
도 2a 내지 도 2g는 도 1에 도시된 실리콘 나노와이어 소자의 제조방법의 일 실시예를 보여주는 순서도이다.
도 3은 도 2a 내지 도 2f에 도시된 실리콘 나노와이어의 제조방법에 의하여 생산된 실리콘 나노와이어를 보여주는 사시도이다.
도 4a 내지 도 4g는 도 3에 도시된 실리콘 나노와이어가 제작된 기판을 이용하여 실리콘 나노와이어 소자를 제조하는 제조방법을 보여주는 사시도이다.
도 5는 본 발명에 따른 실리콘 나노와이어 소자의 구조를 보여주는 사시도이다.
도 6a 내지 도 6g는 도 3에 도시된 실리콘 나노와이어가 제작된 기판을 이용하여 실리콘 나노와이어 소자를 제조하는 다른 실시예를 보여주는 사시도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
100 : 실리콘 나노와이어 소자 110 : 제 1 실리콘 기판
111 : 실리콘 질화막 190 : 제 2 유전체기판

Claims (24)

  1. 제 1 실리콘 기판의 중앙부에 실리콘 나노와이어를 제작하는 제 1 단계;
    상기 제 1 실리콘 기판의 실리콘 나노와이어가 형성된 일측에 접착물질을 코팅하고, 상기 접착물질의 일측에 제 2 유전체기판을 본딩하는 제 2 단계;
    상기 제 1 실리콘 기판의 하부를 연마하여 중앙부의 실리콘 나노와이어 센싱부를 외부로 노출시키고, 상기 노출된 실리콘 나노와이어를 지지하고 있는 양측의 넓은 지지 구조물에 전극을 형성하는 제 3 단계;
    상기 전극에 전극보호물질을 형성하는 제 4 단계; 및
    상기 노출된 실리콘 나노와이어를 덮고 있는 산화막을 제거한 후 상기 전극보호물질을 제거하는 제 5단계;를 포함하는 실리콘 나노와이어 소자 제조방법.
  2. 청구항 1에 있어서,
    상기 제 1 단계는,
    상기 제 1 실리콘 기판에 실리콘 질화막을 형성하는 제 a 단계,
    상기 제 1 실리콘 기판에 건식 식각공정을 통해 칼럼구조를 형성하는 제 b 단계,
    상기 칼럼구조가 형성된 실리콘 기판에 비등방성 습식 식각공정을 통해 지지 구조물 및 나노와이어 형성을 위한 역삼각형의 실리콘 구조물을 형성하는 제 c 단계,
    상기 실리콘 기판에 열산화막 형성공정을 통해 실리콘 나노와이어를 형성하는 제 d 단계를 포함하는 실리콘 나노와이어 제조방법.
  3. 청구항 2에 있어서,
    상기 제 b 단계에서 상기 건식 식각은 DRIE(Deep reactive ion etching) 공정인 실리콘 나노와이어 제조방법.
  4. 청구항 2에 있어서,
    상기 c 단계에서 있어서 비등방성 식각 용액은 수산화칼륨(KOH)를 포함하는 실리콘 나노와이어 제조방법.
  5. 청구항 1에 있어서,
    상기 제 2 유전체기판은 실리콘, 유리, 수정, 폴리머 중 적어도 하나인 실리콘 나노와이어 소자 제조방법.
  6. 청구항 1에 있어서,
    상기 접착물질은 상온에서 고체상태를 유지하고 열을 가하면 접착성이 발생하는 실리콘 나노와이어 소자 제조방법.
  7. 청구항 6에 있어서,
    상기 접착물질은 벤조시클로부텐(BCB)인 실리콘 나노와이어 소자 제조방법.
  8. 청구항 1에 있어서,
    상기 접착물질은 스핀 코팅되는 실리콘 나노와이어 소자 제조방법.
  9. 청구항 1에 있어서,
    상기 제 1 실리콘 기판과 상기 제 2 유전체기판은 열팽창 계수가 유사한 실리콘 나노와이어 소자 제조방법.
  10. 청구항 1에 있어서,
    상기 제 2 유전체 기판이 유리 기판인 경우 제 1 실리콘 기판과 본딩시 상기 접착물질을 이용하지 않고 anodic bonding 공정을 이용하여 본딩하는 실리콘 나노와이어 소자 제조방법.
  11. 청구항 1에 있어서,
    상기 제 2 유전체 기판이 실리콘 산화막이 형성된 실리콘 기판인 경우 제 1 실리콘 기판과 본딩시 상기 접착물질을 이용하지 않고 SDB(silicon direct boonding) 공정을 이용하여 본딩하는 실리콘 나노와이어 소자 제조방법.
  12. 청구항 1에 있어서,
    상기 제 5 단계에서 상기 산화막은 BOE(Buffered oxide etch)용액을 이용한 습식식각법 또는 RIE(Reactive ion etch)의 건식식각법 중 하나로 상기 실리콘 나노와이어 덮고 있는 실리콘 산화막을 선택적으로 식각하는 실리콘 나노와이어 소자 제조방법.
  13. 제 1 실리콘 기판의 중앙부에 실리콘 나노와이어를 제작하는 제 1 단계;
    상기 제 1 실리콘 기판의 실리콘 나노와이어가 형성된 일측에 접착물질을 코팅하고, 상기 접착물질의 일측에 제 2 유전체기판을 본딩하는 제 2 단계;
    상기 제 1 실리콘 기판의 일측에 전극을 형성하는 제 3 단계;
    상기 제 1 실리콘 기판의 상기 전극이 형성된 면에 포토레지스트를 코팅하고 패터닝하는 제 4 단계;
    상기 포토레지스트 패터닝 공정을 통해 드러난 제 1 실리콘 기판을 건식 식각공정을 이용하여 제 1 실리콘 기판의 중앙부에 형성된 실리콘 나노와이어를 덮고 있는 열산화막이 드러나도록 식각하는 제 5 단계; 및
    상기 드러난 열산화막을 제거한 후 상기 포토레지스트층을 제거하는 제 6단계를 포함하는 실리콘 나노와이어 소자 제조 방법
  14. 청구항 13에 있어서,
    상기 제 1 단계는,
    상기 제 1 실리콘 기판에 실리콘 질화막을 형성하는 제 a 단계,
    상기 제 1 실리콘 기판에 건식 식각공정을 통해 칼럼구조를 형성하는 제 b 단계,
    상기 칼럼고조가 형성된 실리콘 기판에 비등방성 습식 식각공정을 통해 지지 구조물 및 나노와이어 형성을 위한 역삼각형의 실리콘 구조물을 형성하는 제 c 단계,
    상기 실리콘 기판에 열산화막 형성공정을 통해 실리콘 나노와이어를 형성하는 제 d 단계를 포함하는 실리콘 나노와이어 제조방법.
  15. 청구항 14에 있어서,
    상기 제 b 단계에서 상기 건식 식각은 DRIE(Deep reactive ion etching) 공정인 실리콘 나노와이어 제조방법.
  16. 청구항 14에 있어서,
    상기 c 단계에서 있어서 비등방성 식각 용액은 수산화칼륨(KOH)를 포함하는 실리콘 나노와이어 제조방법.
  17. 청구항 13에 있어서,
    상기 제 2 유전체기판은 실리콘, 유리, 수정, 폴리머 중 적어도 하나인 실리콘 나노와이어 소자 제조방법.
  18. 청구항 13에 있어서,
    상기 접착물질은 상온에서 고체상태를 유지하고 열을 가하면 접착성이 발생하는 실리콘 나노와이어 소자 제조방법.
  19. 청구항 18에 있어서,
    상기 접착물질은 벤조시클로부텐(BCB)인 실리콘 나노와이어 소자 제조방법.
  20. 청구항 13에 있어서,
    상기 접착물질은 스핀 코팅되는 실리콘 나노와이어 소자 제조방법.
  21. 청구항 13에 있어서,
    상기 제 1 실리콘 기판과 상기 제 2 유전체기판은 열팽창 계수가 유사한 실리콘 나노와이어 소자 제조방법.
  22. 청구항 13에 있어서,
    상기 제 2 유전체 기판이 유리 기판인 경우 제 1 실리콘 기판과 본딩시 상기 접착물질을 이용하지 않고 anodic bonding 공정을 이용하여 본딩하는 실리콘 나노와이어 소자 제조방법.
  23. 청구항 13에 있어서,
    상기 제 2 유전체 기판이 실리콘 산화막이 형성된 실리콘 기판인 경우 제 1 실리콘 기판과 본딩시 상기 접착물질을 이용하지 않고 SDB(silicon direct boonding) 공정을 이용하여 본딩하는 실리콘 나노와이어 소자 제조방법.
  24. 청구항 13에 있어서,
    상기 제 6 단계에서 상기 산화막은 BOE(Buffered oxide etch)용액을 이용한 습식식각법 또는 RIE(Reactive ion etch)의 건식식각법 중 하나로 상기 실리콘 나노와이어 덮고 있는 실리콘 산화막을 선택적으로 식각하는 실리콘 나노와이어 소자 제조방법
KR1020090133183A 2009-12-29 2009-12-29 실리콘 나노와이어 소자 제조방법 KR101163202B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090133183A KR101163202B1 (ko) 2009-12-29 2009-12-29 실리콘 나노와이어 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133183A KR101163202B1 (ko) 2009-12-29 2009-12-29 실리콘 나노와이어 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20110076465A true KR20110076465A (ko) 2011-07-06
KR101163202B1 KR101163202B1 (ko) 2012-07-05

Family

ID=44916361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133183A KR101163202B1 (ko) 2009-12-29 2009-12-29 실리콘 나노와이어 소자 제조방법

Country Status (1)

Country Link
KR (1) KR101163202B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475732B1 (ko) * 2011-08-31 2014-12-24 전자부품연구원 실리콘 나노와이어 소자
US9899473B2 (en) 2015-09-10 2018-02-20 Samsung Electronics Co., Ltd. Method of forming nanostructure, method of manufacturing semiconductor device using the same, and semiconductor device including nanostructure
KR20180131889A (ko) * 2017-06-01 2018-12-11 서울대학교산학협력단 마이크로 스케일 실리콘 구조물과 통합되는 실리콘 나노 와이어 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716937B1 (ko) 2006-05-02 2007-05-14 전자부품연구원 나노와이어 소자 제조 방법
KR100702531B1 (ko) 2006-03-20 2007-04-02 전자부품연구원 나노와이어 소자 및 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475732B1 (ko) * 2011-08-31 2014-12-24 전자부품연구원 실리콘 나노와이어 소자
US9899473B2 (en) 2015-09-10 2018-02-20 Samsung Electronics Co., Ltd. Method of forming nanostructure, method of manufacturing semiconductor device using the same, and semiconductor device including nanostructure
KR20180131889A (ko) * 2017-06-01 2018-12-11 서울대학교산학협력단 마이크로 스케일 실리콘 구조물과 통합되는 실리콘 나노 와이어 제조방법

Also Published As

Publication number Publication date
KR101163202B1 (ko) 2012-07-05

Similar Documents

Publication Publication Date Title
KR100740531B1 (ko) 나노와이어 소자 제조 방법
JP4869847B2 (ja) ナノワイヤ素子の製造方法
US8698481B2 (en) High-resolution molecular sensor
KR101906967B1 (ko) 나노갭 센서 및 이의 제조 방법
KR100702531B1 (ko) 나노와이어 소자 및 제조방법
KR101910978B1 (ko) 나노 센서 및 그의 제조 방법
KR20090064693A (ko) 마이크로 가스 센서 및 그 제작 방법
KR20100053082A (ko) 정전용량형 습도센서 및 그 제조방법
US11460433B2 (en) Floating gate semiconductor nanostructure-based biosensor and method for manufacturing same
US20090267164A1 (en) Method of manufacturing a semiconductor sensor device and semiconductor sensor device
KR101163202B1 (ko) 실리콘 나노와이어 소자 제조방법
KR101767670B1 (ko) 재사용이 가능하고 민감도와 안정성이 우수한 생화학 센서 및 제조 방법
KR101759093B1 (ko) 나노포어 구조체, 나노포어 구조를 이용한 이온소자 및 나노멤브레인 구조체 제조방법
EP3347708A1 (en) Gas sensor platform and the method of making the same
KR100537093B1 (ko) Ｍｅｍｓ 구조물을 이용한 탄소나노튜브 가스센서 및 그제작방법
KR101145665B1 (ko) 플렉서블 기판을 이용한 압력센서 및 이를 이용한 5.1 채널 마이크로폰 제조방법
KR101220285B1 (ko) 실리콘 나노와이어 바이오 센서 제조방법
KR101994892B1 (ko) 촉각센서 및 이의 제조방법
Humayun et al. Fabrication techniques of electrical nanogap biosensor
KR20090056038A (ko) 표면 개질형 나노선 센서 및 그 제작 방법
Sun et al. Fabrication of Sub-100-nm silicon nanowire devices on SOI wafer by CMOS compatible fabrication process
WO2012057603A1 (en) Isfet device with membrane
CN116519979A (zh) 原子力显微镜悬臂探针及其制作方法
TWI341823B (en) Method for manufacturing cmos compatible biosensor
WO2012154027A1 (en) An apparatus for sensor applications and method of manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 7