CN101075610A - 半导体器件及形成该半导体器件的方法 - Google Patents
半导体器件及形成该半导体器件的方法 Download PDFInfo
- Publication number
- CN101075610A CN101075610A CNA2007101023091A CN200710102309A CN101075610A CN 101075610 A CN101075610 A CN 101075610A CN A2007101023091 A CNA2007101023091 A CN A2007101023091A CN 200710102309 A CN200710102309 A CN 200710102309A CN 101075610 A CN101075610 A CN 101075610A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- conducting element
- conductive nanotube
- passage opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000002071 nanotube Substances 0.000 claims description 76
- 230000004888 barrier function Effects 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical group Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000002041 carbon nanotube Substances 0.000 claims 2
- 229910021393 carbon nanotube Inorganic materials 0.000 claims 2
- 239000013043 chemical agent Substances 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 24
- 229910052802 copper Inorganic materials 0.000 description 24
- 239000010949 copper Substances 0.000 description 24
- 239000004020 conductor Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 239000000203 mixture Substances 0.000 description 7
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
- H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体器件和形成该器件的方法。该半导体器件包括在第一导电元件上面形成的导电纳米管，使得在导电纳米管的底侧与第一导电元件的顶侧之间存在第一间隙。在该导电纳米管上面形成第二绝缘层。在该导电纳米管的顶侧与第二绝缘层的第一部分之间存在第二间隙。第一通路开口和第二通路开口延伸穿过该第二绝缘层，并进入第二间隙。
Description
技术领域
本发明涉及一种包括封闭的纳米管结构的半导体器件。
背景技术
在电子结构上形成的器件典型地没有受到外部元件的保护，这会导致器件失效。因此，需要有一种结构和相关的方法，使在电子结构上形成的元件受到外部元件的保护。
发明内容
本发明提供了一种半导体器件，其包括：
基片；
第一导电元件，其在所述基片的第一部分上形成；
第一绝缘层，其形成于所述基片的第二部分上；
导电纳米管，其形成于所述第一绝缘层和所述第一导电元件的上面，使得在所述导电纳米管的底侧与所述第一导电元件的顶侧之间存在第一间隙，其中所述导电纳米管适合于被激活，使得使所述导电纳米管与所述第一导电元件电连接；
第二导电元件，其形成于所述第一绝缘层的上面，并与所述导电纳米管电连接；
第三导电元件，其形成于所述第一绝缘层的上面，并与所述导电纳米管电连接；
第二绝缘层，其形成于所述第二导电元件、所述第三导电元件和所述导电纳米管的上面，其中在导电纳米管的顶侧与所述第二绝缘层的第一部分之间存在第二间隙，其中第一通路开口延伸穿过所述第二绝缘层并进入所述第二间隙，并且其中第二通路开口延伸穿过所述第二绝缘层并进入所述第二间隙；和
第三绝缘层，其形成于所述第二层、所述第一通路开口和所述第二通路开口的上面。
本发明提供了一种制造半导体器件的方法，其包括：
提供基片；
在所述基片的第一部分上形成一结构，所述结构包括在第一导电元件的上面形成的第一层心轴材料；
在所述基片的第二部分上形成第一绝缘层；
在所述第一绝缘层和所述第一层可除去材料的上面形成导电纳米管；
在所述第一绝缘层的上面形成第二导电元件、第三导电元件和心轴结构，并与所述导电纳米管电连接，所述第二导电元件与所述导电纳米管在与所述第三导电元件相对的一侧电连接，所述第二导电元件、所述第三导电元件和所述心轴结构均由所述心轴材料形成；
在所述第二导电元件、所述笫三导电元件、所述心轴结构和所述导电纳米管的上面形成第二绝缘层；
形成第一通路开口和第二通路开口，它们延伸穿过所述第二绝缘层并位于所述心轴结构的上面；和
除去所述心轴结构和所述第一层心轴材料，使得在所述导电纳米管的底侧与所述第一导电元件的顶侧之间存在第一间隙，在所述导电纳米管的顶侧与所述第二绝缘层的第一部分之间存在第二间隙，其中所述第一通路开口延伸进入所述第二间隙，并且所述第二通路开口延伸进入所述第二间隙；和
在所述第二层、所述第一通路开口和所述第二通路开口的上面形成第三绝缘层。
本发明有利地提供了一种结构和相关方法，用于使在电结构上形成的器件受到外部元件的保护。
附图说明
图1A图解了根据本发明的实施例的提供给制造工艺的半导体结构。
图1B图解了根据本发明的实施例，图1A的半导体结构在形成了电极结构之后的情况。
图1C图解了根据本发明的实施例，图1B的半导体结构在基片上形成(或淀积)了电介质层之后的情况。
图1D图解了根据本发明的实施例，图1C的半导体结构在电介质层上淀积(并构图)了纳米管结构之后的情况。
图1E图解了根据本发明的实施例，图1D的半导体结构在该纳米管结构的部分位置上淀积(并构图)了抗蚀剂层之后的情况。
图1F图解了根据本发明的实施例，图1E的半导体结构在该纳米管结构上淀积了心轴层之后的情况。
图1G图解了根据本发明的实施例，图1F的半导体结构在剥去抗蚀剂层并淀积了电介质层之后的情况。
图1H图解了根据本发明的实施例，图1G的半导体结构在形成了铜通路互连结构和铜导线之后的情况。
图1I图解了根据本发明的实施例，图1H的半导体结构在淀积了电介质层之后的情况。
图1J图解了根据本发明的实施例，图1I的半导体结构在除去了上心轴和心轴材料之后的情况。
图1K图解了根据本发明的实施例，图1J的半导体结构在心轴去除通路开口35a和35b上淀积了电介质层之后的情况。
图1L图解了根据本发明的实施例，图1K的半导体结构在形成了铜通路互连结构32c、铜导线32d和铜导线47之后的情况。
图1M图解了根据本发明的实施例，图1L的半导体结构在向电极结构施加了电场之后的情况。
图2A-2L图解了根据本发明实施例的图1A-1L的制造工艺的可选择制造工艺。
图3A图解了根据本发明的实施例，图1J和2J半导体结构的顶视图。
图3B图解了根据本发明的实施例，图3A顶视图的可选择顶视图。
具体实施方式
图1A-1L图解了根据本发明实施例的半导体结构2的制造工艺的详细阶段。图1A-1L中图解的半导体结构2是剖面图。参考图1A-1L描述的制造工艺图解了一种非易失性电子/机械存储结构(例如纳米管随机存取存储器(NRAM)结构的形成)，其在半导体结构2内包括封闭的纳米管结构40(见图1L中半导体结构2的完成图)。
在图1A中，根据本发明的实施例，提供半导体结构2用于制造工艺。该半导体结构2包括基片5，其具有形成于基片5上面的第一电极层7、形成于第一电极层7上面的第二电极层9、形成于第二电极层9上面的心轴层11、和形成于心轴层11上面的光抗蚀剂层14。基片5可以包括本领域普通技术人员已知的任何类型的用于使半导体器件绝缘的电介质材料，其中包括二氧化硅基片、氟化二氧化硅基片、硅玻璃基片等。第一电极层7可以包括本领域普通技术人员已知的任何类型电极材料，其中包括钛等。第二电极层9可以包括本领域普通技术人员已知的任何类型的电极材料，其中包括Pd、Cr、Ti等。心轴层11可以包括例如Al、W、Ge、聚酰亚胺、Si等。第一电极层7、第二电极层9和心轴层11的每一个都可以用任何淀积处理加以形成，包括物理气相淀积(PVD)处理、化学气相淀积(CVD)处理、旋涂淀积处理(spin-on deposition process)等。
图1B图解了根据本发明的实施例，图1A的半导体结构2在形成了电极结构15之后的情况。电极结构15的厚度T1范围可以选自大约160nm-大约650nm。电极结构15包括在通过使用标准的光抗蚀剂处理之后留下的第一电极层7、第二电极层9和心轴层11的各部分，该标准的光抗蚀剂处理被使用以便通过光刻产生图形，并通过使用标准含氟RIE化学的反应离子刻蚀处理将该图形转移到第一电极层7、第二电极层9和心轴层11上。使用本领域普通技术人员已知的标准技术剥离第一电极层7、第二电极层9和心轴层11的各部分(也就是，生成电极结构15)。
图1C图解了根据本发明的实施例，图1B的半导体结构2在基片5上形成(或淀积)了电介质层17之后的情况。电介质层17沉积的厚度T2大于或等于电极结构15的厚度T1。电介质层17可以用包括例如CVD处理的任何处理沉积。电介质层17可以用例如化学机械抛光(CMP)处理加以平面化，化学机械抛光停止在心轴层11上。电介质层17可以包括例如二氧化硅、FSG、SiCOH、聚合物材料等。
图1D图解了根据本发明的实施例，图1C的半导体结构2在电介质层17上淀积(并构图)了纳米管结构20之后的情况。纳米管结构20可以用例如旋涂淀积处理加以淀积，并用光刻和RIE(例如用O2基等离子体)处理进行构图。纳米管结构20可以是例如碳纳米管结构。
图1E图解了根据本发明的实施例，图1D的半导体结构2在该纳米管结构20的部分位置上淀积(并构图)了抗蚀剂层22之后的情况。抗蚀剂层22的淀积厚度T3可以是大约200nm。抗蚀剂层22可以用例如光刻处理、利用干法刻蚀或湿法刻蚀的光刻处理等来构图。选择地，抗蚀剂层22可以是旋涂电介质层，其包括例如聚酰亚胺材料、聚合物电介质材料、氢化倍半硅氧烷(HSQ)、甲基倍半硅氧烷(MSQ)等。
图1F图解了根据本发明的实施例，图1E的半导体结构2在该纳米管结构20和电介质层17上淀积了心轴层27之后的情况。心轴层27包括上心轴27b、电极结构27a和电极结构27c。心轴层27可以包括例如铝、钨等。心轴层27的厚度T4可以大于或等于大约200nm(也就是，至少等于抗蚀剂层22的厚度T3)。心轴层27可以通过CMP处理加以构图(也就是形成上心轴27b、电极结构27a和电极结构27c)。
图1G图解了根据本发明的实施例，图1F的半导体结构2在剥去抗蚀剂层22并且上心轴27b、电极结构27a和电极结构27c、和纳米管结构20上面淀积了电介质层30之后的情况。电介质层30的厚度T5可以是大约500nm。电介质层30可以包括例如二氧化硅等。电介质层30可以用CVD处理加以淀积，并用CMP处理加以平面化。
图1H图解了根据本发明的实施例，图1G的半导体结构2在电极结构27c上面形成了铜通路互连结构32a和铜导线32b之后的情况。铜通路互连结构32a将电极结构27c与铜导线32b电连接。铜通路互连结构32a和铜导线32b可以用本领域普通技术人员已知的任何技术加以形成，包括例如双镶嵌处理。
图1I图解了根据本发明的实施例，图1H的半导体结构2在电介质层30和铜通路互连结构32a上面淀积了电介质层37，并形成了心轴去除通路开口35a和35b之后的情况。电介质层37可以包括例如SiN、SiC、SiCN、SiCON等。电介质层37可以通过CVD处理加以淀积，其厚度T6为大约50nm。心轴去除通路开口35a和35b的形成可以使用光刻处理和RIE处理。
图1J图解了根据本发明的实施例，图1I的半导体结构2在除去了上心轴27b和心轴层11之后的情况。上心轴27b和心轴层11可以通过经由心轴去除通路开口35a和35b进行湿法刻蚀处理加以除去。湿法刻蚀处理可以包括任何类型的湿法刻蚀处理，包括例如氢氯酸湿法刻蚀处理、过氧化氢湿法刻蚀处理等。除去上心轴27b可以在纳米管结构20的上表面20a与电介质层30的下表面30a之间建立间隙G1。除去心轴层11可以在纳米管结构20的下表面20b与第二电极层9的上表面9a之间建立间隙G2。心轴去除通路开口35a和35b延伸穿过电介质层37、电介质层30，并进入间隙G1。注意，心轴去除通路开口35a和35b并不直接位于纳米管结构20的上面(见图3A和3B中半导体结构2的顶视图)。
图1K图解了根据本发明的实施例，图1J的半导体结构2在电介质层37和心轴去除通路开口35a和35b上淀积了电介质层42之后的情况。电介质层42可以包括厚度T7大约50nm的二氧化硅。电介质层42可以用非共形CVD处理加以淀积。电介质层42为心轴去除通路开口35a和35b、间隙G1和间隙G2提供了气密密封，由此在半导体结构2内形成密封的(也就是，处于包括通路开口35a和35b、间隙G1和间隙G2的空腔内)纳米管结构40。密封的纳米管结构40被保护免于外部(也就是，半导体器件2的外部)任何能够损伤纳米管结构40的粒子或湿气。
图1L图解了根据本发明的实施例，图1K的半导体结构2在电介质层42内形成了铜通路互连结构32c、铜导线32d和铜导线47并在电介质层42上面形成电介质层45之后的情况。图1L的半导体结构2代表非易失性电子/机械存储结构(例如纳米管随机存取存储器(NRAM)结构)的一部分，其包括密封的纳米管结构40。NRAM结构包括纳米管结构(例如，见纳米管结构40)的阵列。每个纳米管结构与两个电极结构(例如，见电极结构27a和27c)电连接，并扫过间隙(例如，见间隙G2)，或者悬置于接触电极结构(例如，见电极结构9)的上面。该接触电极结构具有外加电压。当两个电极结构(例如，见电极结构27a和27c)没有外加电场(例如电压)时，纳米管结构不被激活，因此保持如图1L所示的垂直状态。保持如图1L所示垂直状态的纳米管结构不与接触电极结构(例如，见电极结构9)电接触，因此在NRAM中表示逻辑0或关闭状态。当向两个电极结构(例如，见电极结构27a和27c)施加电场(例如，电压)时，纳米管结构被激活，并沿着方向50弯曲(例如，见图1M)，导致在纳米管结构与接触电极结构(例如，见电极结构9)之间产生电连接，因此在NRAM中表示逻辑1或开启状态，电场被从两个电极结构除去。纳米管结构保持弯曲并与接触电极结构(例如，见电极结构9)相接触直到再次向两个电极结构施加电场(例如，电压)。前述的过程代表随机存取存储器(NRAM)结构的操作。
图1M图解了根据本发明的实施例，图1L的半导体结构2在向电极结构27a和27c施加了电场(例如，电压)之后的情况。在图1M中，纳米管结构20被激活并沿着方向50弯曲，导致纳米管结构与电极结构9之间产生电连接。纳米管结构与电板结构9之间的电连接代表NRAM中的逻辑1。
图2A-2L图解了根据本发明实施例的图1A-1L的制造工艺的可选择制造工艺。图2A-2L详细描绘了半导体结构2a制造工艺的各个阶段。图2A-2L所示的半导体结构2是剖面图。图2A-2G的制造工艺包括与参考图1A-1G说明的相同的制造工艺。
图2H图解了根据本发明的实施例，当图2G中的半导体结构2a在电极结构27c上面形成了铜通路互连结构32a和铜导线32b，并在上心轴27b上面形成了导电通路54a和54b之后的情况。铜通路互连结构32a将电极结构27c与铜导线32b电连接。铜通路互连结构32a、铜导线32b和导电通路54a和54b可以用任何本领域普通技术人员已知的技术加以形成，包括例如镶嵌处理。
图2I图解了根据本发明的实施例，当图2H的半导体结构2a在电介质层30上面形成了电介质层37，并在电介质层37的部分上形成了光抗蚀剂层58之后的情况。电介质层37可以包括例如氮化硅。电介质层37可以通过CVD处理加以淀积，厚度T6大约为50nm。
图2J图解了根据本发明的实施例，当图2I的半导体结构2a除去了心轴去除通路开口35a和35b，除去了部分的电介质层37，并除去了上心轴27b和心轴层11之后的情况。心轴去除通路开口35a和35b可以用光刻处理和RIE处理加以形成。上心轴27b和心轴层11可以用通过心轴去除通路开口35a和35b进行湿法刻蚀处理加以除去。湿法刻蚀处理可以包括任何类型的湿法刻蚀处理，包括例如氢氯酸湿法刻蚀处理、过氧化氢湿法刻蚀处理等。除去的上心轴27b在纳米管结构20的上表面20a和电介质层30的下表面30a之间建立间隙G1。除去的心轴层11在纳米管结构20的下表面20b和第二电极层9的上表面9a之间建立间隙G2。心轴去除通路开口35a和35b延伸穿过电介质层30并进入间隙G1。
图2K图解了根据本发明的实施例，当图2J的半导体结构2a在电介质层37和心轴去除通路开口35a和35b的剩余部分上面淀积了电介质层42之后的情况。电介质层42可以包括二氧化硅，其厚度T7为大约50nm。电介质层42可以用CVD处理加以淀积。电介质层42为心轴去除通路开口35a和35b、间隙G1和间隙G2提供了气密密封，由此在半导体结构2内形成密封的(也就是，处于包括通路开口35a和35b、间隙G1和间隙G2的空腔内)纳米管结构40。密封的纳米管结构40被保护免于外部(也就是，半导体器件2的外部)任何能够损伤纳米管结构40的粒子或湿气。
图2L图解了根据本发明的实施例，图2K的半导体结构2a在电介质层42内形成了铜通路互连结构32c、铜导线32d和铜导线47并在电介质层42上面形成电介质层45之后的情况。图2L的半导体结构2a代表非易失性电子/机械存储结构(例如纳米管随机存取存储器(NRAM)结构)的一部分，其包括密封的纳米管结构40。
图3A图解了根据本发明的实施例，图1J和2J半导体结构2的顶视图。图3A中半导体结构2的顶视图图解了心轴去除通路开口35a和35b，它们并不直接位于纳米管结构20的上面。此外，图3A图解了多个纳米管结构21a...21j，和附加的心轴去除通路开口35c和35d，它们分别与纳米管结构20和心轴去除通路开口35a和35b包括相同的结构，并用相同的方法加以形成。间隙G1位于每个纳米管结构20和21a...21j的上表面(例如，纳米管结构20的上表面20a)和电介质层30的下表面30a之间。
图3B图解了根据本发明的实施例，图3A顶视图的可选择顶视图。与图3A相对比的，图3B的半导体器件包括三个单独的间隙G1、G3和G4，而不是一个间隙(也就是，图3A中的间隙G1)，并包括附加的心轴去除通路开口35e和35f。
尽管本文出于例证的目的说明本发明的实施例，但是对于本领域的技术人员而言可以显见许多的修改和变化。因此，附加的权利要求试图涵盖属于本发明真实精神和范围内的所有这些修改和变化。
Claims (20)
1.一种半导体器件，包括：
基片；
第一导电元件，其形成于所述基片的第一部分上；
第一绝缘层，其形成于所述基片的第二部分上；
导电纳米管，其形成于所述第一绝缘层和所述第一导电元件的上面，使得在所述导电纳米管的底侧与所述第一导电元件的顶侧之间存在第一间隙，其中所述导电纳米管适合于被激活，使得使所述导电纳米管与所述第一导电元件电连接；
第二导电元件，其形成于所述第一绝缘层的上面，并与所述导电纳米管电接触；
第三导电元件，其形成于所述第一绝缘层的上面，并与所述导电纳米管电接触；
第二绝缘层，其形成于所述第二导电元件、所述第三导电元件和所述导电纳米管的上面，其中在导电纳米管的顶侧与所述第二绝缘层的第一部分之间存在第二间隙，其中第一通路开口延伸穿过所述第二绝缘层并进入所述第二间隙，并且其中第二通路开口延伸穿过所述第二绝缘层并进入所述第二间隙；以及
第三绝缘层，其形成于所述第二层、所述第一通路开口和所述第二通路开口的上面。
2.根据权利要求1的半导体器件，进一步包括：
第四绝缘层，其形成于所述第二绝缘层的一部分与所述第三绝缘层的一部分之间。
3.根据权利要求2的半导体器件，其中所述第一通路开口进一步延伸穿过所述第四绝缘层，并且其中所述第二通路开口进一步延伸穿过所述第四绝缘层。
4.根据权利要求2的半导体器件，其中所述第四绝缘层包括氮化硅。
5.根据权利要求2的半导体器件，其中所述第四绝缘层不在所述第一通路开口和所述第二通路开口的上面延伸。
6.根据权利要求1的半导体器件，其中所述基片、所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的每一个都包括二氧化硅。
7.根据权利要求1的半导体器件，其中所述导电纳米管被包封在由所述第一导电元件、所述第一绝缘层和所述第二绝缘层形成的空腔内。
8.根据权利要求1的半导体器件，其中所述第二绝缘层的厚度为的至少大约50nm。
9.根据权利要求1的半导体器件，其中所述导电纳米管、所述第一导电元件、所述第二导电元件和所述第三导电元件组合形成非易失性存储器件。
10.根据权利要求1的半导体器件，其中所述导电纳米管包括碳纳米管。
11.一种制造半导体器件的方法，其包括：
提供基片；
在所述基片的第一部分上形成一结构，所述结构包括在第一导电元件的上面形成的第一层心轴材料；
在所述基片的第二部分上形成第一绝缘层；
在所述第一绝缘层和所述第一层可除去材料的上面形成导电纳米管；
在所述第一绝缘层的上面形成第二导电元件、第三导电元件和心轴结构，并与所述导电纳米管电接触，所述第二导电元件与所述导电纳米管在与所述第三导电元件相对的一侧电接触，所述第二导电元件、所述第三导电元件和所述心轴结构的每一个由所述心轴材料形成；
在所述第二导电元件、所述第三导电元件、所述心轴结构和所述导电纳米管的上面形成第二绝缘层；
形成第一通路开口和第二通路开口，它们延伸穿过所述第二绝缘层并位于所述心轴结构的上面；和
除去所述心轴结构和所述第一层心轴材料，使得在所述导电纳米管的底侧与所述第一导电元件的顶侧之间存在第一间隙，在所述导电纳米管的顶侧与所述第二绝缘层的第一部分之间存在第二间隙，其中所述第一通路开口延伸进入所述第二间隙，并且所述第二通路开口延伸进入所述第二间隙；以及
在所述第二层、所述第一通路开口和所述第二通路开口的上面形成第三绝缘层。
12.根据权利要求11的方法，进一步包括：
在所述第二绝缘层的一部分上面形成第四绝缘层，其中所述第四绝缘层在所述第三绝缘层形成之前形成，并且其中所述第四绝缘层存在于所述第三绝缘层的一部分与所述第二绝缘层的所述部分之间。
13.根据权利要求12的方法，其中所述形成所述第一通路开口和所述第二通路开口进一步包括使所述第一通路开口和所述第二通路开口延伸穿过所述第四绝缘层。
14.根据权利要求12的方法，其中所述第四绝缘层不在所述第一通路开口和所述第二通路开口的上面延伸。
15.根据权利要求11的方法，其中所述形成所述第二导电元件、所述第三导电元件和所述心轴结构包括使用镶嵌处理。
16.根据权利要求11的方法，其中所述除去所述心轴结构和所述第一层心轴材料导致所述导电纳米管包封在由所述第一导电元件、所述第一绝缘层和所述第二绝缘层形成的空腔内。
17.根据权利要求11的方法，其中所述除去所述心轴结构和所述第一层心轴材料包括使用通过所述第一通路开口和所述第二通路开口施加的湿法刻蚀处理。
18.根据权利要求17的方法，其中所述湿法刻蚀处理包括使用选自氢氯酸和过氧化氢的化学剂。
19.根据权利要求11的方法，其中所述心轴结构和所述第一层心轴材料的每一个都包括选自铝、锗、钨和聚酰亚胺的材料。
20.根据权利要求11的方法，其中所述导电纳米管包括碳纳米管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/419,329 US7781267B2 (en) | 2006-05-19 | 2006-05-19 | Enclosed nanotube structure and method for forming |
| US11/419,329 | 2006-05-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101075610A true CN101075610A (zh) | 2007-11-21 |
| CN100461407C CN100461407C (zh) | 2009-02-11 |
Family
ID=38844302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101023091A Active CN100461407C (zh) | 2006-05-19 | 2007-04-27 | 半导体器件及形成该半导体器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7781267B2 (zh) |
| JP (1) | JP5068100B2 (zh) |
| CN (1) | CN100461407C (zh) |
| TW (1) | TW200810017A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610604A (zh) * | 2011-01-20 | 2012-07-25 | 国际商业机器公司 | 具有限定的热流的集成器件及其制造方法 |
| CN103227165A (zh) * | 2012-01-25 | 2013-07-31 | 飞思卡尔半导体公司 | 具有纳米管层的半导体器件及其形成方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4581011B2 (ja) * | 2008-01-25 | 2010-11-17 | 株式会社東芝 | 電気部品とその製造方法 |
| KR20230021517A (ko) * | 2021-08-05 | 2023-02-14 | 삼성전자주식회사 | 반도체 소자, 반도체 소자 어레이 구조, 반도체 소자를 포함하는 뉴로모픽 회로 및 뉴로모픽 회로를 포함하는 컴퓨팅 장치 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3859199B2 (ja) | 2000-07-18 | 2006-12-20 | エルジー エレクトロニクス インコーポレイティド | カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ |
| WO2002080360A1 (en) * | 2001-03-30 | 2002-10-10 | California Institute Of Technology | Pattern-aligned carbon nanotube growth and tunable resonator apparatus |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6919592B2 (en) * | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| JP4461673B2 (ja) | 2002-12-09 | 2010-05-12 | 富士ゼロックス株式会社 | 能動的電子素子および電子装置 |
| CA2520661A1 (en) * | 2003-03-28 | 2004-10-14 | Nantero, Inc. | Nanotube-on-gate fet structures and applications |
| US6913994B2 (en) * | 2003-04-09 | 2005-07-05 | Agency For Science, Technology And Research | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects |
| US20040238907A1 (en) * | 2003-06-02 | 2004-12-02 | Pinkerton Joseph F. | Nanoelectromechanical transistors and switch systems |
| US6982903B2 (en) * | 2003-06-09 | 2006-01-03 | Nantero, Inc. | Field effect devices having a source controlled via a nanotube switching element |
| WO2005017967A2 (en) * | 2003-08-13 | 2005-02-24 | Nantero, Inc. | Nanotube device structure and methods of fabrication |
| US7289357B2 (en) * | 2003-08-13 | 2007-10-30 | Nantero, Inc. | Isolation structure for deflectable nanotube elements |
| EP1665278A4 (en) * | 2003-08-13 | 2007-11-07 | Nantero Inc | NANOROUS-BASED SWITCHING ELEMENTS WITH MULTIPLE CONTROLS AND CIRCUITS MADE THEREFROM |
| JP2005142346A (ja) * | 2003-11-06 | 2005-06-02 | Fujitsu Ltd | ユニポーラトランジスタ及び半導体集積回路装置 |
| JP4843760B2 (ja) * | 2005-12-26 | 2011-12-21 | 株式会社発明屋 | カーボンナノチューブを用いた記憶素子 |
-
2006
- 2006-05-19 US US11/419,329 patent/US7781267B2/en not_active Expired - Fee Related
-
2007
- 2007-04-27 CN CNB2007101023091A patent/CN100461407C/zh active Active
- 2007-05-07 TW TW096116139A patent/TW200810017A/zh unknown
- 2007-05-16 JP JP2007130660A patent/JP5068100B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610604A (zh) * | 2011-01-20 | 2012-07-25 | 国际商业机器公司 | 具有限定的热流的集成器件及其制造方法 |
| US8878071B2 (en) | 2011-01-20 | 2014-11-04 | International Business Machines Corporation | Integrated device with defined heat flow |
| CN102610604B (zh) * | 2011-01-20 | 2015-01-28 | 国际商业机器公司 | 具有限定的热流的集成器件及其制造方法 |
| US9406563B2 (en) | 2011-01-20 | 2016-08-02 | International Business Machines Corporation | Integrated device with defined heat flow |
| CN103227165A (zh) * | 2012-01-25 | 2013-07-31 | 飞思卡尔半导体公司 | 具有纳米管层的半导体器件及其形成方法 |
| CN103227165B (zh) * | 2012-01-25 | 2017-10-24 | 飞思卡尔半导体公司 | 具有纳米管层的半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5068100B2 (ja) | 2012-11-07 |
| US7781267B2 (en) | 2010-08-24 |
| US20100187502A1 (en) | 2010-07-29 |
| JP2007311797A (ja) | 2007-11-29 |
| CN100461407C (zh) | 2009-02-11 |
| TW200810017A (en) | 2008-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1297000C (zh) | 包含应力调节覆盖层的互连结构及其制造方法 | |
| CN1959976A (zh) | 后端金属化结构及其制造方法 | |
| EP1521302A1 (en) | Method for formation of airgaps around an interconnect | |
| CN1967799A (zh) | 一种具有空气间隔的集成电路的制作方法 | |
| CN1815711A (zh) | 内连线结构及其形成方法 | |
| CN1909206A (zh) | 半导体元件中内连线结构的制造方法 | |
| CN1139111C (zh) | 半导体器件及其制造方法 | |
| CN1783476A (zh) | 集成电路的内连线结构 | |
| CN1828845A (zh) | 镶嵌结构与其形成方法 | |
| CN101034708A (zh) | 纳米线存储器件及其制造方法 | |
| CN1881558A (zh) | 双镶嵌结构、内连结构及其制造方法 | |
| CN1967845A (zh) | 半导体器件及其制造方法 | |
| CN1638089A (zh) | 用于低k介电材料的包括回蚀的镶嵌互连结构 | |
| CN1343372A (zh) | 自对准通道结构中的气隙电介质 | |
| CN1799137A (zh) | 对线路和通孔导体使用不同材料的双重镶嵌互连结构 | |
| CN1949502A (zh) | 半导体装置及集成电路装置 | |
| CN1838408A (zh) | 半导体装置及形成辅助介层窗的方法 | |
| CN1707788A (zh) | 半导体器件及其制造方法 | |
| CN1300850C (zh) | 半导体器件及其制造方法 | |
| CN101075610A (zh) | 半导体器件及形成该半导体器件的方法 | |
| CN1115725C (zh) | 形成多级互连结构的方法 | |
| CN1278409C (zh) | 半导体器件的制造方法和半导体器件 | |
| CN1825562A (zh) | 半导体元件之制造方法 | |
| CN1501492A (zh) | 一种具有空气间隔的集成电路结构及其制作方法 | |
| CN1263109C (zh) | 用于低k工艺的铜通孔的铬粘结层 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171123 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171123 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |