JP5068100B2 - 密閉ナノチューブ構造を含む半導体デバイスおよびその製造方法 - Google Patents
密閉ナノチューブ構造を含む半導体デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP5068100B2 JP5068100B2 JP2007130660A JP2007130660A JP5068100B2 JP 5068100 B2 JP5068100 B2 JP 5068100B2 JP 2007130660 A JP2007130660 A JP 2007130660A JP 2007130660 A JP2007130660 A JP 2007130660A JP 5068100 B2 JP5068100 B2 JP 5068100B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductive
- conductive member
- nanotube
- via opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002071 nanotube Substances 0.000 title claims description 80
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000000034 method Methods 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title description 34
- 239000000758 substrate Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000002041 carbon nanotube Substances 0.000 claims 1
- 229910021393 carbon nanotube Inorganic materials 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 23
- 238000000151 deposition Methods 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- -1 SiCOH Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
- H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
Description
本発明は、密閉ナノチューブ構造を含む半導体デバイスに関する。
電気的構造上に形成されるデバイスは、通常、このデバイスに動作不良を引き起こす恐れのある外部要素から保護されていない。このため、電気的構造上に形成されたデバイスを外部要素から保護するための構造およびそれに関連する方法が必要とされている。
この発明の目的は、電気的構造上に形成されたデバイスを外部要素から保護するための構造およびそれに関連する方法を提供することにある。
本発明は、半導体デバイスを提供する。これは、
基板と、
前記基板の第１の部分の上に形成した第１の導電性部材と、
前記基板の第２の部分の上に形成した第１の絶縁層と、
前記第１の絶縁層の上および前記第１の導電性部材の上に形成した導電性ナノチューブであって、前記導電性ナノチューブの下側と前記第１の導電性部材の上側との間に第１の間隙が存在するようになっており、前記導電性ナノチューブが活性化されて前記導電性ナノチューブが前記第１の導電性部材に電気的に接続するように構成されている、導電性ナノチューブと、
前記第１の絶縁層の上に、前記導電性ナノチューブに電気的に接触して形成された第２の導電性部材と、
前記第１の絶縁層の上に、前記導電性ナノチューブに電気的に接触して形成された第３の導電性部材と、
前記第２の導電性部材、前記第３の導電性部材、および前記導電性ナノチューブの上に形成された第２の絶縁層であって、前記導電性ナノチューブの上側と前記第２の絶縁層の第１の部分との間に第２の間隙が存在し、前記第２の絶縁層を通って前記第２の間隙内まで第１のバイア開口が延出し、前記第２の絶縁層を通って前記第２の間隙内まで第２のバイア開口が延出する、第２の絶縁層と、
前記第２の層、前記第１のバイア開口、および前記第２のバイア開口の上に形成された第３の絶縁層と、
を含む。
基板と、
前記基板の第１の部分の上に形成した第１の導電性部材と、
前記基板の第２の部分の上に形成した第１の絶縁層と、
前記第１の絶縁層の上および前記第１の導電性部材の上に形成した導電性ナノチューブであって、前記導電性ナノチューブの下側と前記第１の導電性部材の上側との間に第１の間隙が存在するようになっており、前記導電性ナノチューブが活性化されて前記導電性ナノチューブが前記第１の導電性部材に電気的に接続するように構成されている、導電性ナノチューブと、
前記第１の絶縁層の上に、前記導電性ナノチューブに電気的に接触して形成された第２の導電性部材と、
前記第１の絶縁層の上に、前記導電性ナノチューブに電気的に接触して形成された第３の導電性部材と、
前記第２の導電性部材、前記第３の導電性部材、および前記導電性ナノチューブの上に形成された第２の絶縁層であって、前記導電性ナノチューブの上側と前記第２の絶縁層の第１の部分との間に第２の間隙が存在し、前記第２の絶縁層を通って前記第２の間隙内まで第１のバイア開口が延出し、前記第２の絶縁層を通って前記第２の間隙内まで第２のバイア開口が延出する、第２の絶縁層と、
前記第２の層、前記第１のバイア開口、および前記第２のバイア開口の上に形成された第３の絶縁層と、
を含む。
本発明は、半導体デバイスを形成するための方法を提供する。これは、
基板を設けるステップと、
前記基板の第１の部分の上に構造を形成するステップであって、前記構造が第１の導電性部材の上に形成された第１のマンドレル材料層を含む、ステップと、
前記基板の第２の部分の上に第１の絶縁層を形成するステップと、
前記第１の絶縁層の上および前記第１のマンドレル材料層の上に導電性ナノチューブを形成するステップと、
前記第１の絶縁層の上に、前記導電性ナノチューブに電気的に接触して、第２の導電性部材、第３の導電性部材、およびマンドレル構造を形成するステップであって、前記第２の導電性部材が前記第３の導電性部材とは対向する位置で前記導電性ナノチューブに電気的に接触し、前記第２の導電性部材、前記第３の導電性部材、および前記マンドレル構造の各々が前記マンドレル材料から形成される、ステップと、
前記第２の導電性部材、前記第３の導電性部材、前記マンドレル構造、および前記導電性ナノチューブの上に第２の絶縁層を形成するステップと、
前記第２の絶縁層を通って前記マンドレル構造の上に延出する第１のバイア開口および第２のバイア開口を形成する、ステップと、
前記導電性ナノチューブの下側と前記第１の導電性部材の上側との間に第１の間隙が存在し、前記導電性ナノチューブの上側と前記第２の絶縁層の第１の部分との間に第２の間隙が存在するように、前記マンドレル構造および前記第１のマンドレル材料層を除去するステップであって、前記第１のバイア開口が前記第２の間隙内まで延出し、前記第２のバイア開口が前記第２の間隙内まで延出する、ステップと、
前記第２の層、前記第１のバイア開口、および前記第２のバイア開口の上に第３の絶縁層を形成するステップと、
を含む。
基板を設けるステップと、
前記基板の第１の部分の上に構造を形成するステップであって、前記構造が第１の導電性部材の上に形成された第１のマンドレル材料層を含む、ステップと、
前記基板の第２の部分の上に第１の絶縁層を形成するステップと、
前記第１の絶縁層の上および前記第１のマンドレル材料層の上に導電性ナノチューブを形成するステップと、
前記第１の絶縁層の上に、前記導電性ナノチューブに電気的に接触して、第２の導電性部材、第３の導電性部材、およびマンドレル構造を形成するステップであって、前記第２の導電性部材が前記第３の導電性部材とは対向する位置で前記導電性ナノチューブに電気的に接触し、前記第２の導電性部材、前記第３の導電性部材、および前記マンドレル構造の各々が前記マンドレル材料から形成される、ステップと、
前記第２の導電性部材、前記第３の導電性部材、前記マンドレル構造、および前記導電性ナノチューブの上に第２の絶縁層を形成するステップと、
前記第２の絶縁層を通って前記マンドレル構造の上に延出する第１のバイア開口および第２のバイア開口を形成する、ステップと、
前記導電性ナノチューブの下側と前記第１の導電性部材の上側との間に第１の間隙が存在し、前記導電性ナノチューブの上側と前記第２の絶縁層の第１の部分との間に第２の間隙が存在するように、前記マンドレル構造および前記第１のマンドレル材料層を除去するステップであって、前記第１のバイア開口が前記第２の間隙内まで延出し、前記第２のバイア開口が前記第２の間隙内まで延出する、ステップと、
前記第２の層、前記第１のバイア開口、および前記第２のバイア開口の上に第３の絶縁層を形成するステップと、
を含む。
本発明は、電気的構造上に形成されたデバイスを外部要素から保護するための構造およびそれに関連する方法を提供するという利点がある。
図１から図１２は、本発明の実施形態に従った、半導体構造２の製造プロセスにおける段階を例示し詳細に表している。図１から図１２に示す半導体構造２は断面図である。図１から図１２に関連付けて説明する製造プロセスは、半導体構造２内に密閉ナノチューブ構造４０を含む不揮発性電気／機械メモリ構造（例えばナノチューブ・ランダム・アクセス・メモリ（ＮＲＡＭ）構造）の形成を例示している（図１２の完成した半導体構造２を参照）。
図１では、本発明の実施形態に従った、製造プロセスのための半導体構造２が提供されている。半導体構造２は、基板５を含み、この基板５の上に形成された第１の電極層７、第１の電極層７の上に形成された第２の電極層９、第２の電極層９の上に形成されたマンドレル層１１、マンドレル層１１の上に形成されたフォトレジスト層１４も含む。基板５は、当業者に既知の半導体デバイスを絶縁するために用いるいずれかのタイプの誘電材料を含むことができ、とりわけ、二酸化シリコン基板、フッ素化二酸化シリコン基板、シリコン・ガラス基板等を含む。第１の電極層７は、当業者に既知のいずれかのタイプの電極材料を含むことができ、とりわけチタン等を含む。第２の電極層９は、当業者に既知のいずれかのタイプの電極材料を含むことができ、とりわけ、Ｐｄ、Ｃｒ、Ｔｉ等を含む。マンドレル層１１は、とりわけ、Ａｌ、Ｗ、Ｇｅ、ポリイミド、Ｓｉ等を含むことができる。第１の電極層７、第２の電極層９、およびマンドレル層１１の各々は、とりわけ、物理気相付着（ＰＶＤ）プロセス、化学気相付着（ＣＶＤ）プロセス、スピン・オン堆積プロセス等を含むいずれかの堆積プロセスによって形成することができる。
図２は、本発明に実施形態に従った、電極構造１５を形成した後の図１の半導体構造２を示す。電極構造１５は、約１６０ｎｍから約６５０ｎｍまでの範囲から選択可能な厚さＴ１を備えることができる。電極構造１５は、第１の電極層７、第２の電極層９、およびマンドレル層１１の一部を含み、これらは、標準的なフォトレジスト・プロセスを用いてフォトリソグラフィによってパターンを生成し、標準的なフッ素含有反応性イオン・エッチング（ＲＩＥ）化学成分を用いたＲＩＥプロセスによって、そのパターンを第１の電極層７、第２の電極層９、およびマンドレル層１１に転写した後に残っているものである。第１の電極層７、第２の電極層９、およびマンドレル層１１の一部は、当業者に既知の標準的な技法を用いて剥ぎ取る（すなわち電極構造１５を生成する）。
図３は、本発明の実施形態に従った、基板５の上に誘電層１７を形成した（すなわち堆積した）後の図２の半導体構造２を示す。誘電層１７は、電極構造１５の厚さＴ１よりも大きいかまたはこれに等しい厚さＴ２に堆積することができる。誘電層１７は、とりわけ、ＣＶＤプロセスを含むいずれかのプロセスによって堆積することができる。誘電層１７は、とりわけ、マンドレル層１１上で停止する化学機械研磨（ＣＭＰ）プロセスを用いて平坦化することができる。誘電層１７は、とりわけ、二酸化シリコン、ＦＳＧ、ＳｉＣＯＨ、ポリマ材料等を含むことができる。
図４は、本発明の実施形態に従った、誘電層１７および電極構造１５の上にナノチューブ構造２０を堆積した（およびパターニングした）後の図３の半導体構造２を示す。ナノチューブ構造２０は、とりわけスピン・オン堆積プロセスを用いて堆積し、リソグラフィおよびＲＩＥ（例えばＯ2ベースのプラズマ）プロセスを用いてパターニングすることができる。ナノチューブ構造２０は、とりわけカーボン・ナノチューブ構造とすることができる。
図５は、本発明の実施形態に従った、ナノチューブ構造２０の一部の上にレジスト層２２を堆積した（およびパターニングした）後の図４の半導体構造２を示す。レジスト層２２は、約２００ｎｍの厚さＴ３に堆積することができる。レジスト層２２は、とりわけ、リソグラフィ・プロセス、ドライ・エッチングまたはウェット・エッチングを伴うリソグラフィ等を用いてパターニングすることができる。代替案として、レジスト層２２は、とりわけ、ポリイミド材料、ポリマ誘電材料、水素シルセスキオキサン（ＨＳＱ：hydrogen silsesquioxane）、メチルシルセキオキサン（ＭＳＱ）等を含むスピン・オン誘電層とすることができる。
図６は、本発明の実施形態に従った、ナノチューブ構造２０および誘電層１７の上にマンドレル層２７を堆積した後の図５の半導体構造２を示す。マンドレル層２７は、上部マンドレル２７ｂ、電極構造２７ａ、および電極構造２７ｃを含む。マンドレル層２７は、とりわけ、アルミニウム、タングステン等を含むことができる。マンドレル層２７は、約２００ｎｍよりも大きいかまたはこれに等しい厚さＴ４を備えることができる（すなわち、少なくともレジスト層２２の厚さＴ３と同じ）。マンドレル層２７は、ＣＭＰプロセスによってパターニングする（すなわち、上部マンドレル２７ｂ、電極構造２７ａ、および電極構造２７ｃを形成する）ことができる。
図７は、本発明の実施形態に従った、レジスト層２２を剥ぎ取って、上部マンドレル２７ｂ、電極構造２７ａ、電極構造２７ｃ、およびナノチューブ構造２０の上に誘電層３０を堆積した後の図６の半導体構造２を示す。誘電層３０は、約５００ｎｍの厚さＴ５を備えることができる。誘電層３０は、とりわけ二酸化シリコン等を含むことができる。誘電層３０は、ＣＶＤプロセスを用いて堆積し、ＣＭＰプロセスを用いて平坦化することができる。
図８は、本発明の実施形態に従った、電極構造２７ｃの上に銅バイア相互接続構造３２ａおよび銅ワイヤ３２ｂを形成した後の図７の半導体構造２を示す。銅バイア相互接続構造３２ａは、電極構造２７ｃを銅ワイヤ３２ｂに電気的に接続する。銅バイア相互接続構造３２ａおよび銅ワイヤ３２ｂは、とりわけデュアル・ダマシン・プロセスを含む当業者に既知のいずれかの技法を用いて形成することができる。
図９は、本発明の実施形態に従った、誘電層３０および同バイア相互接続構造３２ａの上に誘電層３７を堆積し、マンドレル除去バイア開口３５ａおよび３５ｂを形成した後の、図８の半導体構造２を示す。誘電層３７は、とりわけ、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯＮ等を含むことができる。誘電層３７は、ＣＶＤプロセスによって堆積し、約５０ｎｍの厚さＴ６を備えることができる。マンドレル除去バイア開口３５ａおよび３５ｂは、リソグラフィ・プロセスおよびＲＩＥプロセスを用いて形成することができる。
図１０は、本発明の実施形態に従った、上部マンドレル２７ｂおよびマンドレル層１１を除去した後の図９の半導体構造２を示す。上部マンドレル２７ｂおよびマンドレル層１１は、マンドレル除去バイア開口３５ａおよび３５ｂを介して適用したウェット・エッチング・プロセスを用いて除去することができる。ウェット・エッチング・プロセスは、とりわけ、塩酸ウェット・エッチング・プロセス、過酸化水素ウェット・エッチング・プロセス等を含むいずれかのタイプのウェット・エッチング・プロセスを含むことができる。除去された上部マンドレル２７ｂは、ナノチューブ構造２０の上面２０ａと誘電層３０の下面３０ａとの間に間隙Ｇ１を生成する。除去されたマンドレル層１１は、ナノチューブ構造２０の下面２０ｂと第２の電極層９の上面９ａとの間に間隙Ｇ２を生成する。マンドレル除去バイア開口３５ａおよび３５ｂは、誘電層３７、誘電層３０を介して、間隙Ｇ１内まで延出する。マンドレル除去バイア開口３５ａおよび３５ｂは、ナノチューブ２０の直接上には位置しないことに留意すべきである（図２６および図２７の上面図の半導体構造２を参照）。
図１１は、本発明の実施形態に従った、誘電層３７およびマンドレル除去バイア開口３５ａおよび３５ｂの上に誘電層４２を堆積した後の図１０の半導体構造２を示す。誘電層４２は、約５０ｎｍの厚さＴ７を含む二酸化シリコンを含むことができる。誘電層４２は、非コンフォーマル（non-conformal）ＣＶＤプロセスを用いて堆積することができる。誘電層４２は、マンドレル除去バイア開口３５ａおよび３５ｂ、間隙Ｇ１、および間隙Ｇ２のための気密封止を与え、これによって、半導体構造２内に、密閉型（encapsulated）（すなわち、バイア開口３５ａ、３５ｂ、間隙Ｇ１、および間隙Ｇ２を含む空隙内に）ナノチューブ構造４０を生成する。密閉ナノチューブ構造４０は、このナノチューブ構造４０に損傷を与える恐れのあるいずれの外部（すなわち半導体デバイス２の外部）粒子または水分からも保護されている。
図１２は、本発明の実施形態に従った、誘電層４２内に、銅バイア相互接続構造３２ｃ、銅ワイヤ３２ｄ、および銅ワイヤ４７を形成し、誘電層４２上に誘電層４５を形成した後の、図１１の半導体構造２を示す。図１２の半導体構造２は、密閉ナノチューブ構造４０を含む不揮発性電気／機械メモリ構造（例えばナノチューブ・ランダム・アクセス・メモリ（ＮＲＡＭ）構造）の一部を表す。１つのＮＲＡＭ構造には、ナノチューブ構造（例えばナノチューブ構造４０を参照）のアレイが含まれる。各ナノチューブ構造は、２つの電極構造（例えば電極構造２７ａおよび２７ｃを参照）に電気的に接続され、間隙（例えば間隙Ｇ２を参照）の上に延在するか、またはコンタクト電極構造（例えば電極構造９を参照）の上にある。コンタクト電極構造は、印加された電圧を含む。２つの電極構造（例えば電極構造２７ａおよび２７ｃを参照）に電界（例えば電圧）が印加されていない場合、ナノチューブ構造は活性化されず、従って図１２に示すようにまっすぐのままである。図１２に示すようにまっすぐのままのナノチューブ構造は、コンタクト電極構造（例えば電極構造９を参照）に電気的に接触せず、従って、論理０またはオフ状態がＮＲＡＭに表される。２つの電極構造（例えば電極構造２７ａおよび２７ｃを参照）に電界（例えば電圧）が印加されると、ナノチューブ構造は活性化されて、方向５０に曲がり（例えば図１３を参照）、この結果、ナノチューブ構造とコンタクト電極構造（例えば電極構造９）との間に電気的接続が生じ、従って、ＮＲＡＭに論理１またはオン状態が表され、２つの電極構造から電界が取り除かれる。２つの電極構造に再び電界（例えば電圧）が印加されるまで、ナノチューブ構造は曲がったままであり、コンタクト電極構造（例えば電極構造９を参照）に接続されたままである。上述のプロセスは、ランダム・アクセス・メモリ（ＮＲＡＭ）構造の動作を表す。
図１３は、本発明の実施形態に従った、電極構造２７ａおよび２７ｃに電界（例えば電圧）を印加した後の図１２の半導体構造２を示す。図１３において、ナノチューブ構造２０は活性化されて方向５０に曲がり、この結果、ナノチューブ構造と電極構造９との間に電気的接続が生じる。ナノチューブ構造と電極構造９との間の電気的接続は、ＮＲＡＭにおいて論理１を表す。
図１４から図２５は、本発明の実施形態に従った図１から図１２の製造プロセスの代替的な製造プロセスを示す。図１４から図２５は、半導体構造２ａの製造プロセスにおける段階を詳しく示す。図１４から図２５における半導体構造２は、断面図である。図１４から図２０の製造プロセスは、図１から図９に関して記載したものと同じ製造プロセスである。
図２１は、本発明の実施形態に従った、電極構造２７ｃの上に銅バイア相互接続構造３２および銅ワイヤ３２ｂを形成し、上部マンドレル２７ｂの上に導電性バイア５４ａおよび５４ｂを形成した後の、図２０の半導体構造２ａを示す。銅バイア相互接続構造３２ａは、電極構造２７ｃを銅ワイヤ３２ｂに電気的に接続する。銅バイア相互接続構造３２ａ、銅ワイヤ３２ｂ、および導電性バイア５４ａおよび５４ｂは、とりわけダマシン・プロセスを含む当業者に公知のいずれかの技法を用いて形成することができる。
図２２は、本発明の実施形態に従った、誘電層３０の上に誘電層３７を堆積し、誘電層３７の一部の上にフォトレジスト層５８を形成した後の図２１の半導体構造２ａを示す。誘電層３７は、とりわけ窒化シリコンを含むことができる。誘電層３７は、ＣＶＤプロセスによって堆積し、約５０ｎｍの厚さＴ６を備えることができる。
図２３は、本発明の実施形態に従った、マンドレル除去バイア開口３５ａおよび３５ｂを形成し、誘電層３７の一部を除去し、上部マンドレル２７ｂおよびマンドレル層１１を除去した後の、図２２の半導体構造２ａを示す。マンドレル除去バイア開口３５ａおよび３５ｂは、リソグラフィ・プロセスおよびＲＩＥプロセスを用いて形成することができる。上部マンドレル２７ｂおよびマンドレル層１１は、マンドレル除去バイア開口３５ａおよび３５ｂを介して適用したウェット・エッチング・プロセスを用いて除去することができる。ウェット・エッチング・プロセスは、とりわけ、塩酸ウェット・エッチング・プロセス、過酸化水素ウェット・エッチング・プロセス等を含むいずれかのタイプのウェット・エッチング・プロセスを含むことができる。除去された上部マンドレル２７ｂは、ナノチューブ構造２０の上面２０ａと誘電層３０の下面３０ａとの間に間隙Ｇ１を生成する。除去されたマンドレル層１１は、ナノチューブ構造２０の下面２０ｂと第２の電極層９の上面９ａとの間に間隙Ｇ２を生成する。マンドレル除去バイア開口３５ａおよび３５ｂは、誘電層３０を介して間隙Ｇ１内まで延出する。
図２４は、本発明の実施形態に従った、誘電層３７およびマンドレル除去バイア開口３５ａおよび３５ｂの残りの部分の上に誘電層４２を堆積した後の、図２３の半導体構造２ａを示す。誘電層４２は、約５０ｎｍの厚さＴ７を備えた二酸化シリコンを含むことができる。誘電層４２はＣＶＤプロセスを用いて堆積することができる。誘電層４２は、マンドレル除去バイア開口３５ａおよび３５ｂ、間隙Ｇ１、および間隙Ｇ２のための気密封止を与え、これによって、半導体構造２内に、密閉型（すなわち、バイア開口３５ａ、３５ｂ、間隙Ｇ１、および間隙Ｇ２を含む空隙内に）ナノチューブ構造４０を生成する。密閉ナノチューブ構造４０は、このナノチューブ構造４０に損傷を与える恐れのあるいずれの外部（すなわち半導体デバイス２の外部）粒子または水分からも保護されている。
図２５は、本発明の実施形態に従った、誘電層４２内に、銅バイア相互接続構造３２ｃ、銅ワイヤ３２ｄ、および銅ワイヤ４７を形成し、誘電層４２の上に誘電層４５を形成した後の、図２４の半導体構造２ａを示す。図２５の半導体構造２ａは、密閉ナノチューブ構造４０を含む不揮発性電気／機械メモリ構造（例えばナノチューブ・ランダム・アクセス・メモリ（ＮＲＡＭ）構造）の一部を表す。
図２６は、本発明の実施形態に従った図１０および図２３の半導体構造２の上面図を示す。図２６の半導体構造２の上面図は、ナノチューブ構造２０の直接上ではない位置にあるマンドレル除去バイア開口３５ａおよび３５ｂを示す。更に、図２６は、複数のナノチューブ構造２１ａから２１ｊおよび追加のマンドレル除去バイア開口３５ｃおよび３５ｄを示し、これらは、それぞれナノチューブ構造２０およびマンドレル除去バイア開口３５ａおよび３５ｂと同じ構造および形成方法を含む。間隙Ｇ１は、ナノチューブ構造２０および２１ａから２１ｊの各々の上面（例えばナノチューブ構造２０の上面２０ａ）と誘電層３０の下面３０ａとの間に位置する。
図２７は、本発明の実施形態に従った、図２６の上面図の代替的な上面図を示す。図２６とは異なり、図２７の半導体デバイスは、１つの間隙（すなわち図２６の間隙Ｇ１）の代わりに別個の間隙Ｇ１、Ｇ３、およびＧ４を含み、更に、追加のマンドレル除去バイア開口３５ｅおよび３５ｆを含む。
本発明の実施形態について例示の目的で説明してきたが、当業者には多くの変形および変更が明らかであろう。従って、特許請求の範囲は、本発明の真の精神および範囲内に該当する全てのそのような変形および変更を包含することを意図するものである。
５ 基板
９ 第２の電極層
１７ 誘電層
２０ ナノチューブ構造
２７ａ、２７ｃ 電極構造
３０ 誘電層
３５ａ、３５ｂ マンドレル除去バイア開口
３７ 誘電層
４２ 誘電層
９ 第２の電極層
１７ 誘電層
２０ ナノチューブ構造
２７ａ、２７ｃ 電極構造
３０ 誘電層
３５ａ、３５ｂ マンドレル除去バイア開口
３７ 誘電層
４２ 誘電層
Claims (17)
- 半導体デバイスであって、
基板と、
前記基板の第１の部分の上に形成した第１の導電性部材と、
前記基板の第２の部分の上に形成した第１の絶縁層と、
前記第１の絶縁層の上および前記第１の導電性部材の上に形成した導電性ナノチューブであって、前記導電性ナノチューブの下側と前記第１の導電性部材の上側との間に第１の間隙が存在するようになっており、前記導電性ナノチューブが活性化されて前記導電性ナノチューブが前記第１の導電性部材に電気的に接続するように構成されている、導電性ナノチューブと、
前記第１の絶縁層の上に、前記導電性ナノチューブに電気的に接触して形成された第２の導電性部材と、
前記第１の絶縁層の上に、前記導電性ナノチューブに電気的に接触して形成された第３の導電性部材と、
前記第２の導電性部材、前記第３の導電性部材、および前記導電性ナノチューブの上に形成された第２の絶縁層であって、前記導電性ナノチューブの上側と前記第２の絶縁層の第１の部分との間に第２の間隙が存在し、前記第２の絶縁層を通って前記第２の間隙内まで第１のバイア開口が延出し、前記第２の絶縁層を通って前記第２の間隙内まで第２のバイア開口が延出する、第２の絶縁層と、
前記第２の層、前記第１のバイア開口、および前記第２のバイア開口の上に形成された第３の絶縁層と、
を含む、半導体デバイス。 - 前記第２の絶縁層の一部と前記第３の絶縁層の一部との間に形成された第４の絶縁層を更に含む、請求項１に記載の半導体デバイス。
- 前記第１のバイア開口が更に前記第４の絶縁層を通って延出し、前記第２のバイア開口が更に前記第４の絶縁層を通って延出する、請求項２に記載の半導体デバイス。
- 前記第４の絶縁層が窒化シリコンを含む、請求項２に記載の半導体デバイス。
- 前記第４の絶縁層が前記第１のバイア開口の上および前記第２のバイア開口の上に延出しない、請求項２に記載の半導体デバイス。
- 前記基板、前記第１の絶縁層、前記第２の絶縁層、および前記第３の絶縁層の各々が二酸化シリコンを含む、請求項１に記載の半導体デバイス。
- 前記導電性ナノチューブが、前記第１の導電性部材、前記第１の絶縁層、および前記第２の絶縁層によって形成された空隙内に密閉されている、請求項１に記載の半導体デバイス。
- 前記第２の絶縁層が少なくとも約５０ｎｍの厚さを含む、請求項１に記載の半導体デバイス。
- 前記導電性ナノチューブ、前記第１の導電性部材、前記第２の導電性部材、および前記第３の導電性部材が組み合わさって不揮発性メモリ・デバイスを形成する、請求項１に記載の半導体デバイス。
- 前記導電性ナノチューブがカーボン・ナノチューブを含む、請求項１に記載の半導体デバイス。
- 半導体デバイスを形成する方法であって、
基板を設けるステップと、
前記基板の第１の部分の上に構造を形成するステップであって、前記構造が第１の導電性部材の上に形成された第１のマンドレル材料層を含む、前記構造を形成するステップと、
前記基板の第２の部分の上に第１の絶縁層を形成するステップと、
前記第１の絶縁層の上および前記第１のマンドレル材料層の上に導電性ナノチューブを形成するステップと、
前記第１の絶縁層の上に、前記導電性ナノチューブに電気的に接触して、第２の導電性部材、第３の導電性部材、およびマンドレル構造を形成するステップであって、前記第２の導電性部材が前記第３の導電性部材とは対向する位置で前記導電性ナノチューブに電気的に接触し、前記第２の導電性部材、前記第３の導電性部材、および前記マンドレル構造の各々が前記マンドレル材料から形成される、ステップと、
前記第２の導電性部材、前記第３の導電性部材、前記マンドレル構造、および前記導電性ナノチューブの上に第２の絶縁層を形成するステップと、
前記第２の絶縁層を通って前記マンドレル構造の上に延出する第１のバイア開口および第２のバイア開口を形成する、ステップと、
前記導電性ナノチューブの下側と前記第１の導電性部材の上側との間に第１の間隙が存在し、前記導電性ナノチューブの上側と前記第２の絶縁層の第１の部分との間に第２の間隙が存在するように、前記マンドレル構造および前記第１のマンドレル材料層を除去するステップであって、前記第１のバイア開口が前記第２の間隙内まで延出し、前記第２のバイア開口が前記第２の間隙内まで延出する、ステップと、
前記第２の層、前記第１のバイア開口、および前記第２のバイア開口の上に第３の絶縁層を形成するステップと、
を含む、方法。 - 前記第２の絶縁層の一部の上に第４の絶縁層を形成するステップを更に含み、前記第４の絶縁層が前記第３の絶縁層を形成する前に形成され、前記第４の絶縁層が前記第３の絶縁層の一部と前記第２の絶縁層の前記一部との間に存在する、請求項１１に記載の方法。
- 前記第１のバイア開口および前記第２のバイア開口を形成するステップが、前記第１のバイア開口および前記第２のバイア開口を前記第４の絶縁層を通って延出させるステップを更に含む、請求項１２に記載の方法。
- 前記第４の絶縁層が前記第１のバイア開口の上および前記第２のバイア開口の上に延出しない、請求項１２に記載の方法。
- 前記第２の導電性部材、前記第３の導電性部材、および前記マンドレル構造を形成する前記ステップが、ダマシン・プロセスの使用を含む、請求項１１に記載の方法。
- 前記マンドレル構造および前記第１のマンドレル材料層を除去する前記ステップの結果、前記第１の導電性部材、前記第１の絶縁層、および前記第２の絶縁層によって形成された空隙内に前記導電性ナノチューブが密閉される、請求項１１に記載の方法。
- 前記マンドレル構造および前記第１のマンドレル材料層を除去する前記ステップが、前記第１のバイア開口および前記第２のバイア開口を介して適用されるウェット・エッチング・プロセスの使用を含む、請求項１１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/419329 | 2006-05-19 | ||
| US11/419,329 US7781267B2 (en) | 2006-05-19 | 2006-05-19 | Enclosed nanotube structure and method for forming |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007311797A JP2007311797A (ja) | 2007-11-29 |
| JP5068100B2 true JP5068100B2 (ja) | 2012-11-07 |
Family
ID=38844302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007130660A Expired - Fee Related JP5068100B2 (ja) | 2006-05-19 | 2007-05-16 | 密閉ナノチューブ構造を含む半導体デバイスおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7781267B2 (ja) |
| JP (1) | JP5068100B2 (ja) |
| CN (1) | CN100461407C (ja) |
| TW (1) | TW200810017A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4581011B2 (ja) | 2008-01-25 | 2010-11-17 | 株式会社東芝 | 電気部品とその製造方法 |
| US8878071B2 (en) | 2011-01-20 | 2014-11-04 | International Business Machines Corporation | Integrated device with defined heat flow |
| US8883639B2 (en) * | 2012-01-25 | 2014-11-11 | Freescale Semiconductor, Inc. | Semiconductor device having a nanotube layer and method for forming |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2364933B (en) * | 2000-07-18 | 2002-12-31 | Lg Electronics Inc | Method of horizontally growing carbon nanotubes |
| WO2002080360A1 (en) * | 2001-03-30 | 2002-10-10 | California Institute Of Technology | Pattern-aligned carbon nanotube growth and tunable resonator apparatus |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6919592B2 (en) * | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| JP4461673B2 (ja) | 2002-12-09 | 2010-05-12 | 富士ゼロックス株式会社 | 能動的電子素子および電子装置 |
| EP1609188A4 (en) * | 2003-03-28 | 2007-11-07 | Nantero Inc | NANOTUBE ON GRID TEC STRUCTURES AND CORRESPONDING APPLICATIONS |
| US6913994B2 (en) * | 2003-04-09 | 2005-07-05 | Agency For Science, Technology And Research | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects |
| US20040238907A1 (en) * | 2003-06-02 | 2004-12-02 | Pinkerton Joseph F. | Nanoelectromechanical transistors and switch systems |
| WO2005001899A2 (en) * | 2003-06-09 | 2005-01-06 | Nantero, Inc. | Non-volatile electromechanical field effect devices and circuits using same and methods of forming same |
| US7289357B2 (en) * | 2003-08-13 | 2007-10-30 | Nantero, Inc. | Isolation structure for deflectable nanotube elements |
| WO2005017967A2 (en) * | 2003-08-13 | 2005-02-24 | Nantero, Inc. | Nanotube device structure and methods of fabrication |
| WO2005048296A2 (en) * | 2003-08-13 | 2005-05-26 | Nantero, Inc. | Nanotube-based switching elements with multiple controls and circuits made from same |
| JP2005142346A (ja) * | 2003-11-06 | 2005-06-02 | Fujitsu Ltd | ユニポーラトランジスタ及び半導体集積回路装置 |
| JP4843760B2 (ja) * | 2005-12-26 | 2011-12-21 | 株式会社発明屋 | カーボンナノチューブを用いた記憶素子 |
-
2006
- 2006-05-19 US US11/419,329 patent/US7781267B2/en not_active Expired - Fee Related
-
2007
- 2007-04-27 CN CNB2007101023091A patent/CN100461407C/zh active Active
- 2007-05-07 TW TW096116139A patent/TW200810017A/zh unknown
- 2007-05-16 JP JP2007130660A patent/JP5068100B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007311797A (ja) | 2007-11-29 |
| CN101075610A (zh) | 2007-11-21 |
| CN100461407C (zh) | 2009-02-11 |
| US20100187502A1 (en) | 2010-07-29 |
| US7781267B2 (en) | 2010-08-24 |
| TW200810017A (en) | 2008-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7993950B2 (en) | System and method of encapsulation | |
| JP5255292B2 (ja) | ２層金属キャップを有する相互接続構造体及びその製造方法 | |
| US7541216B2 (en) | Method of aligning deposited nanotubes onto an etched feature using a spacer | |
| JP5089575B2 (ja) | 相互接続構造体及びその製造方法 | |
| US7741228B2 (en) | Method for fabricating semiconductor device | |
| TWI473233B (zh) | 具有銅插塞的半導體元件 | |
| US20060073695A1 (en) | Gas dielectric structure forming methods | |
| US20080173976A1 (en) | Air gap under on-chip passive device | |
| JP5372515B2 (ja) | 横方向に成長したナノチューブの形成方法 | |
| US20070040188A1 (en) | Contact or via hole structure with enlarged bottom critical dimension | |
| CN111211109A (zh) | 顶电极互连结构 | |
| JP4317015B2 (ja) | カーボン含有アンチヒューズ材料を使用した金属対金属アンチヒューズ | |
| JP5068100B2 (ja) | 密閉ナノチューブ構造を含む半導体デバイスおよびその製造方法 | |
| TWI708356B (zh) | 在多重圖案化製程期間之電熔絲形成 | |
| TW201729267A (zh) | 半導體結構的形成方法 | |
| US10199261B1 (en) | Via and skip via structures | |
| TW201812995A (zh) | 形成具有改進黏附性的低電阻率貴金屬互連的裝置及方法 | |
| CN108231535A (zh) | 具有钝化层的半导体装置的制造方法 | |
| US7824946B1 (en) | Isolated metal plug process for use in fabricating carbon nanotube memory cells | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| TWI701768B (zh) | 內連線結構的製造方法 | |
| TW202303896A (zh) | 積體晶片 | |
| KR100818439B1 (ko) | 반도체 소자의 콘택 제조 방법 | |
| TW202301556A (zh) | 積體晶片 | |
| KR100800649B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100219 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |