TW202303896A - 積體晶片 - Google Patents

積體晶片 Download PDF

Info

Publication number
TW202303896A
TW202303896A TW111111784A TW111111784A TW202303896A TW 202303896 A TW202303896 A TW 202303896A TW 111111784 A TW111111784 A TW 111111784A TW 111111784 A TW111111784 A TW 111111784A TW 202303896 A TW202303896 A TW 202303896A
Authority
TW
Taiwan
Prior art keywords
conductive
interconnect
conductive structure
interconnection
layer
Prior art date
Application number
TW111111784A
Other languages
English (en)
Inventor
戴羽騰
田希文
廖韋豪
姚欣潔
呂志偉
李忠儒
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202303896A publication Critical patent/TW202303896A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一些實施例中，本揭露係關於一種積體晶片，包括一第一內連接介電層，排置於一基底上；一第二內連接介電層，排置於第一內連接介電層上；以及一內連接導電結構，排置於第二內連接介電層內。內連接導電結構包括一外部，其包括第一導電材料。再者，內連接導電結構包括一中心部，具有多個最外層側壁由內連接導電結構的外部所環繞。此中心部包括不同於第一導電材料的一第二導電材料。

Description

積體晶片
本發明實施例係關於一種半導體技術，且特別是關於積體晶片及其形成方法。
隨著半導體積體電路(IC)的尺寸及特徵部件大小的微縮，增加了積體電路(IC)的元件密度，且縮減了元件之間的間距。 此間距的縮減受到了微影技術的光繞射、光罩對準、隔離及裝置效能等因素的限制。隨著任何兩相鄰的導電特徵部件之間的距離縮減，增加了電容值，因而導致功耗及時間延遲的增加。因此，正在研究製造技術及裝置設計來降低積體電路(IC)尺寸，同時維持或提升積體電路(IC)的效能。
在一些實施例中，提供一種積體晶片，包括：一第一內連接介電層，排置於一基底上；一第二內連接介電層，排置於第一內連接介電層上；以及一內連接導電結構，排置於第二內連接介電層內，且包括：一外部，具有一第一導電材料；以及一中心部，具有不同於第一導電材料的一第二導電材料，其中外部橫向環繞中心部的多個最外層側壁。
在一些實施例中，提供一種積體晶片，包括：一內連接介電層，排置於一基底上；一第一內連接導電結構，排置於內連接介電層內，且具有一第一導電材料；以及一第二內連接導電結構，排置於內連接介電層內、橫向排置於第一內連接導電結構旁側，並包括：一外部，具有一第一導電材料；以及一中心部，具有不同於第一導電材料的一第二導電材料，其中外部橫向環繞中心部的多個最外層側壁。
在一些實施例中，提供一種積體晶片之形成方法，包括：形成一蝕刻停止層於一基底上；形成一第一導電層於蝕刻停止層上；形成一硬式罩幕層於第一導電層上；按照一第一罩幕結構去除部分的硬式罩幕層及部分的第一導電層，以形成與一第二內連接導電結構間隔開的一第一內連接導電結構於蝕刻停止層上；形成一內連接介電層於蝕刻停止層上，且橫向環繞第一及第二內連接導電結構；去除硬式罩幕層；形成一間隔層於內連接介電層上及於第一及第二內連接導電結構上；去除間隔層的實質上水平部分；去除由間隔層所覆蓋的第二內連接導電結構部分，以形成一開口於第二內連接導電結構內；以及在第二內連接導電結構上的開口內形成一第二導電層。
以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵部件。而以下的揭露內容為敘述各個部件及其排列方式的特定範例，以求簡化本揭露內容。當然，這些僅為範例說明並非用以定義本發明。舉例來說，若為以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件為直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本揭露於各個不同範例中會重複標號及/或文字。重複是為了達到簡化及明確目的，而非自列指定所探討的各個不同實施例及/或配置之間的關係。
再者，於空間上的相關用語，例如“下方”、“之下”、“下”、“之上”、“上方”等等於此處係用以容易表達出本說明書中所繪示的圖式中元件或特徵部件與另外的元件或特徵部件的關係。這些空間上的相關用語除了涵蓋圖式所繪示的方位外，也涵蓋裝置於使用或操作中的不同方位。此裝置可具有不同方位(旋轉90度或其它方位)且此處所使用的空間上的相關符號同樣有相應的解釋。
積體晶片可包括若干半導體裝置(例如，電晶體、電容器、電感器等) 及/或記憶體裝置設置於半導體基底上及/或半導體基底內。一內連接結構可設置於半導體基底上，並耦接至半導體裝置。內連接結構可包括內連接導電結構，例如位於內連接介電層內的內連接導線及內連接介層連接窗(via)。內連接導電結構在排置於半導體基底內及/或上方的不同半導體裝置之間提供電通路。
內連接結構的一些實施例包括一第一內連接導電結構及一第二內連接導電結構，設置於一內連接介電層內。在一些實施例中，第一及第二內連接導電結構在橫向上彼此相鄰，並包括相同的導電材料。然而，在一些實施例中，第二內連接導電結構的關鍵圖形尺寸(critical dimension)大於第一內連接導電結構的關鍵圖形尺寸，其中，關鍵圖形尺寸可定義為特徵部件的最小尺寸。在一些實施例中，不同的導電材料更適合於不同的關鍵圖形尺寸以滿足電性目標。舉例來說，在一些實施例中，相較於小於既定關鍵圖形尺寸閾值(例如，約15nm)的關鍵圖形尺寸相比，銅的關鍵圖形尺寸大於既定關鍵圖形尺寸閾值具有更好的電阻率。因此，在第一及第二內連接導電結構具有不同關鍵圖形尺寸的實施例中，第一及第二內連接導電結構使用相同的導電材料會造成不可靠的內連接結構。
本揭露的各種實施例係有關於形成第一內連接導電結構(具有低於既定關鍵圖形尺寸閾值的第一關鍵圖形尺寸)橫向相鄰於第二內連接導電結構(具有高於既定關鍵圖形尺寸閾值的第二關鍵圖形尺寸)。在上述實施例中，第一內連接導電結構可包括第一導電材料，而第二內連接導電結構可包括由第一導電材料組成的一外部，環繞由第二導電材料組成的一中心部的最外側壁。包括第一及第二導電材料的第二內連接導電結構的製作可以透過先形成包括第一導電材料的第一及第二內連接導電結構。然後，可以選擇性移除第二內連接導電結構的第一導電材料的一部分，並由第二導電材料取代。因此，第一內連接導電結構可包括第一導電材料(對低於既定關鍵圖形尺寸閾值的關鍵圖形尺寸具有合適屬性)，而第二內連接導電結構可包括第二導電材料(對高於既定關鍵圖形尺寸閾值的關鍵圖形尺寸具有合適屬性)，而形成更可靠的內連接結構。
第1圖繪示出積體晶片的一些實施例的一示意剖面100，積體晶片包括一內連接結構，具有由兩種導電材料構成的一些內連接導電結構。
第1圖的示意剖面100包括一內連接結構103，排置於一基底102上。在一些實施例中，一內連接結構包括一第一內連接介電層104、排置於第一內連接介電層104上方的一第二內連接介電層108、排置於第二內連接介電層108內的一第一內連接導電結構116、以及排置於第二內連接介電層108內並橫向位於第一內連接導電結構116內的第二內連接導電結構110旁側。在一些實施例中，一蝕刻停止層106直接排置於第一內連接介電層104與第二內連接介電層108之間。在一些實施例中，蝕刻停止層106可包括二氧化矽、氮氧化矽、碳化矽、碳氧化矽、氮碳化矽、氫氧化矽或其他合適的介電材料。
在一些實施例中，一或多個半導體裝置及/或記憶體裝置(未繪示)排置於基底102上方或內部。內連接結構103可提供排置於內連接結構103上方及下方的各種裝置之間信號傳輸(例如，電流、電壓)的導電路徑。在一些實施例中，第一內連接導電結構116及第二內連接導電結構110可稱為內連接介層連接窗(via)、內連接線(wire)、接點介層連接窗(contact via)或相似物。
在一些實施例中，第一內連接結構116具有一第一關鍵圖形尺寸d 1，而第二內連接結構110具有一第二關鍵圖形尺寸d 2。在一些實施例中，關鍵圖形尺寸可定義為特徵部件的最小尺寸。在一些實施例中，第一內連接導電結構116的第一關鍵圖形尺寸d 1小於第二內連接導電結構110的第二關鍵圖形尺寸d 2。再者，在一些實施例中，第一關鍵圖形尺寸d 1小於既定關鍵圖形尺寸閾值，而第二關鍵圖形尺寸d 2大於既定關鍵圖形尺寸閾值。在一些實施例中，既定關鍵圖形尺寸閾值可約在10nm至20nm之間的範圍。舉例來說，在一些實施例中，既定關鍵圖形尺寸閾值可等於約15nm。
在一些實施例中，既定關鍵圖形尺寸閾值可取決於第一內連接導電結構116的第一導電材料。舉例來說，在一些實施例中，當第一導電材料形成於具有小於既定關鍵圖形尺寸的結構時，包括第一導電材料的結構具有可靠的電特性(例如，電阻率)；然而，若第一導電材料形成於具有大於既定關鍵圖形尺寸的結構時，包括第一導電材料的結構可能具有損害的電特性。
因此，在一些實施例中，第一內連接導電結構116的第一關鍵圖形尺寸d 1小於既定關鍵圖形尺寸閾值，且第一內連接導電結構116包括第一導電材料。再者，在一些實施例中，第二內連接導電結構110的第二關鍵圖形尺寸d 2大於既定關鍵圖形尺寸閾值，且第二內連接導電結構110包括一中心部114(包括第二導電材料，與第一導電材料相比，在關鍵圖形尺寸大於既定關鍵圖形尺寸閾值時具有更可靠的電特性(例如，電阻率等))。在一些實施例中，第二內連接導電結構110的中心部114具有最外側的側壁，於橫向上由包括第一導電材料的外部112所環繞。透過移除第二內連接導電結構110的一部分的第一導電材料，並將此第一導電材料部分取代為第二導電材料。儘管關鍵尺寸不同，第二內連接導電結構110可以橫向形成於第一內連接導電結構116旁側，使內連接結構103變得可靠。
第2圖繪示出包括具有由兩種導電材料構成的一些內連接導電結構的內連接結構的積體晶片的一些其他實施例的示意剖面200。
在一些實施例中，內連接結構103更包括一間隔結構202。在一些實施例中，間隔結構202直接排置於包括第一導電材料的特徵部件上，並且不直接排置於包括第二導電材料的特徵部件上。因此，在一些實施例中，間隔結構202直接排置於第一內連接導電結構116上，並直接排置於第二內連接導電結構110的外部112上。在一些實施例中，在第二內連接導電結構110的中心部114形成期間，間隔結構202作為一罩幕結構。在上述實施例中，移除未被間隔結構202直接覆蓋的第一導電材料部分，並取代為第二導電材料，以形成第二內連接導電結構110的中心部114。在一些實施例中，在形成第二內連接導電結構110的中心部114之後，如示意剖面200所示，間隔結構202沒有透過平坦化製程完全移除。
在一些實施例中，間隔結構202具有一上表面實質上共平面於第二內連接介電層108及第二內連接導電結構116的中心部114的上表面。在一些實施例中，第二內連接導電結構110的中心部114具有一最上表面高於第二內連接導電結構110的外部112的最上表面。在一些實施例中，間隔結構202包括二氧化矽、碳氧化矽、碳化矽、氮碳化矽、氮氧化矽、氫氧化矽、氮化鋁、氮氧化鋁、氮化鈦、氮化鉭、氧化鈦、氧化鉿或相似物。在一些實施例中，間隔結構202的厚度可約在10埃至400埃之間的範圍。
再者，在一些實施例中，第一內連接導電結構116及第二內連接導電結構110的外部112的第一導電材料可包括鈷、鋁、鎢、釕、銠、鈦、鉭、其組合或相似物。在一些實施例中，第二內連接導電結構110的中心部114的第二導電材料可包括銅、鈷、鋁、鎢、釕、銠、鈦、鉭、其組合或相似物。然而，第二導電材料與第一導電材料不同。再者，在一些實施例中，第一內連接導電結構116及第二內連接導電結構110的厚度可約在50埃至600埃之間的範圍。在一些實施例中，第一內連接介電層104及第二內連接介電層108各自可以包括二氧化矽、碳化矽、碳氧化矽、氮化矽、氮氧化矽、氫氧化矽或相似物。在一些實施例中，第一內連接介電層104及第二內連接介電層108各自的厚度可約在10埃至400埃之間的範圍。
第3圖繪示出積體晶片的一些實施例的示意剖面300，積體晶片包括一內連接結構，包括一內連接導電特徵部件，具有兩種導電材料，其中內連接結構耦接至位於下方的半導體裝置。
在一些實施例中，第一內連接導電結構116的最上表面比其最下表面更窄。相似地，在一些實施例中，第二內連接導電結構110的最上表面比其最下表面更窄，其中第二內連接導電結構110的最上表面及最下表面包括第二內連接導電結構110的中心部114及外部112的最上表面及最下表面。在一些實施例中，第二內連接導電結構110的中心部114具有一最上表面寬於第二內連接導電結構110的中心部114的最下表面。
在一些實施例中，內連接結構103更包括一接點結構310，排置於第一內連接介電層104內。在一些實施例中，接點結構310可延伸穿過蝕刻停止層106，以直接接觸第一內連接導電結構116或第二內連接導電結構110。在一些實施例中，接點結構310可以包括鎢、銅、鋁或相似物。
在一些實施例中，接點結構310耦接至位於下方的半導體裝置302。在一些實施例中，位於下方的半導體裝置302可以包括場效電晶體(field effect transistor, FET)。在上述實施例中，半導體裝置302可以包括源極/汲極區304，排置於基底102上方或內部。源極/汲極區304可以包括基底102的摻雜部。再者，在一些實施例中，半導體裝置302可以包括一閘極電極306，排置於基底102上及源極/汲極區304之間。在一些實施例中，一閘極介電層308可以直接排置於閘極電極306與基底102之間。在一些實施例中，接點結構310耦接至源極/汲極區304的其中一者。而在其他實施例中，接點結構310可以耦接至半導體裝置302的閘極電極306。又一些實施例中，可以理解的是，內連接結構103可以將半導體裝置302耦接至其他一些半導體裝置、記憶體裝置、光電裝置或其他一些電子裝置。可以理解的是，除圖式所繪示的半導體裝置302為場效電晶體(FET)之外，其他電子/半導體裝置也涵蓋於本揭露的範圍內。
第4-15圖繪示出形成內連接結構於半導體基底上的方法的一些實施例的示意剖面400-1500，內連接結構包括一第一內連接導電結構(具有第一導電材料)及多個第二內連接導電結構(具有第二導電材料，由基於既定關鍵圖形尺寸閾值的第一導電材料所環繞)。儘管第4-15圖以方法進行說明，但可以理解的是，第4-15圖所揭露的結構不限於上述的方法，而是可以脫離於上述方法而獨立存在的結構。
如第4圖的示意剖面400所示，提供一基底102。在一些實施例中，基底102可以是或包括任何類型的半導體本體(例如，矽/CMOS塊材、SiGe、SOI等)，例如半導體晶圓或晶圓上的一或多個晶粒，以及形成於其上及/或以其他方式相關的任何其他類型的半導體及/或磊晶層。在一些實施例中，形成一第一內連接介電層104於基底102上。在一些實施例中，各種半導體裝置(例如，電晶體、電感器、電容器等)及/或記憶體裝置(未繪示)可排置於基底102上方及/或內部且位於第一內連接介電層104下方。在一些實施例中，內連接線、內連接介層連接窗及/或接點介層連接窗(未繪示)也可形成於第一內連接介電層104內並耦接至各種半導體裝置及/或記憶體裝置(未繪示)的其中一或多個。
在一些實施例中，第一內連接介電層104可以透過沉積製程(例如，化學氣相沉積(chemical vapor deposition, CVD)、電漿增強化學氣相沉積(plasma enhanced CVD, PE-CVD)、原子層沉積(atomic layer deposition, ALD)等)的方式形成。在一些實施例中，第一內連接介電層104的厚度可約在10埃至400埃之間的範圍。在一些實施例中，第一內連接介電層104可以包括，碳化矽、二氧化矽、碳氧化矽、氮化矽、氮碳化矽、氮氧化矽、氮碳氧化矽、氫氧化矽，或其他合適的介電材料。
再者，在一些實施例中，可形成一蝕刻停止層106於第一內連接介電層104上。在一些實施例中，蝕刻停止層106可保護第一內連接介電層104、任何位於下方的內連接導電結構及/或任何位於下方的半導體裝置免受未來圖案化步驟的影響。在一些實施例中，蝕刻停止層106包括不同於第一內連接介電層104的材料。在一些實施例中，蝕刻停止層106可以包括，二氧化矽、氮氧化矽、碳化矽、碳氧化矽、氮碳化矽、氫氧化矽或其他一些合適的介電材料。在一些實施例中，蝕刻停止層106可以透過沉積製程(例如，物理氣相沉積(physical vapor deposition, PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)的方式形成。在一些實施例中，蝕刻停止層106可以具有一厚度，約在10埃至200埃之間的範圍。
如第5圖的示意剖面500所示，在一些實施例中，形成包括第一導電材料的一第一導電層502於蝕刻停止層106上。在一些實施例中，第一導電層502可以透過沉積製程(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PE-CVD)、原子層沉積(ALD)、濺鍍等)的方式形成。在一些實施例中，第一導電層502的第一導電材料可以包括鈷、鋁、鎢、釕、銠、鈦、鉭、其組合，或一些其他合適的導電材料。在一些實施例中，第一導電層502可具有一厚度，約在50埃至600埃之間的。
再者，在一些實施例中，可形成一硬式罩幕層504於第一導電層502上。在一些實施例中，硬式罩幕層504可以透過沉積製程(例如，旋塗、物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)形成，並且可以包括氮化矽、氮氧化矽、碳化矽或一些其他合適的硬式罩幕材料。
如第6圖的示意剖面600所示，在一些實施例中，形成一第一罩幕結構602於硬式罩幕層504上。在一些實施例中，第一罩幕結構602透過微影及去除(例如，蝕刻)製程的方式形成。在一些實施例中，第一罩幕結構602包括光阻或硬式罩幕材料。在一些實施例中，第一罩幕結構602包括具有第一關鍵圖形尺寸d 1的一或多個第一區段602a及具有第二關鍵圖形尺寸d 2的一或多個第二區段602b。在一些實施例中，第二關鍵圖形尺寸d 2大於第一關鍵圖形尺寸d 1。在一些實施例中，第一關鍵圖形尺寸d 1可以約在5nm至20nm之間的範圍，而第二關鍵圖形尺寸d 2可以約在15nm至900nm之間的範圍。可以理解的是，第一關鍵圖形尺寸d1及第二關鍵圖形尺寸d2的其他數值也涵蓋於本揭露的範圍內。
如第7圖的示意剖面700所示，可以進行一第一去除製程702，以按照第一罩幕結構602去除部分的硬式罩幕層(第6圖的504)及部分的第一導電層(第6圖的502)，以形成一圖案化硬式罩幕層704及第一內連接導電結構116及第二內連接導電結構110。在一些實施例中，第一內連接導電結構116位於第一罩幕結構602的一或多個第一區段602a的正下方，因而第一內連接導電結構116具有第一關鍵尺寸d 1。相似地，在一些實施例中，第二內連接導電結構110位於第一罩幕結構602的一或多個第二區段602b的正下方，因而第二內連接導電結構110具有第二關鍵圖形尺寸d 2。
因此，第一去除製程702可為或包括蝕刻製程。在一些實施例中，第一去除製程702包括乾式蝕刻製程，例如，電漿蝕刻、反應離子蝕刻、電感耦接電漿及/或電容耦接電漿。在上述實施例中，第一去除製程702可以利用以下一或多種氣體蝕刻劑：氟化物基氣體(例如CH 3F、CHF 3、CH 2F 2、C 4F 8、C 4F 6、CF 4、NF 3)、氯氣、氧氣或其他一些合適的氣體。在一些實施例中，第一去除製程702可以在一反應室內進行，溫度設定約在15攝氏度至80攝氏度之間的範圍；壓力設定約在0.2毫托至40毫托之間的範圍。在一些實施例中，在第一去除製程702期間，基底102由靜電吸盤夾持於反應室內。
在一些實施例中，在第一去除製程702之後，第一內連接導電結構116及第二內連接導電結構110各自具有一最上表面，其比最下表面更窄。因此，從示意剖面700來看，在一些實施例中，第一內連接導電結構116及第二內連接導電結構110可以具有梯型輪廓。
如第8圖的示意剖面800所示，在一些實施例中，形成一第二內連接介電層108於蝕刻停止層106上，並橫向環繞第一內連接導電結構116及第二內連接導電結構110。在一些實施例中，第二內連接介電層108可以透過沉積製程(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)的方式形成，然後透過平坦化製程(例如，化學機械平坦化(chemical mechanical planarization, CMP))來去除排置於圖案化硬式罩幕層704上的任何第二內連接介電層108。在一些實施例中，第二內連接介電層108包括例如二氧化矽、碳氧化矽、碳化矽、氮碳化矽、氮氧化矽、氫氧化矽或相似物。在一些實施例中，第二內連接介電層108可具有一厚度，約在10埃至400埃之間的範圍。
如第9圖的示意剖面900所示，在一些實施例中，移除圖案化的硬式罩幕層(第8圖的704)，藉以露出第一內連接導電結構116及第二內連接導電結構110的最上表面。在一些實施例中，以濕式或乾式蝕刻劑去除圖案化硬式罩幕層(第8圖的704)，並且第二內連接介電層108與第一內連接導電結構116及第二內連接導電結構110實質上抵抗濕式或乾式蝕刻劑的去除。
如第10圖的示意剖面1000所示，在一些實施例中，形成一間隔層1002於第二內連接介電層108與第一內連接導電結構116及第二內連接導電結構110上。在一些實施例中，間隔層1002是透過沉積製程(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PE-CVD)、原子層沉積(ALD)等)的方式形成。在一些實施例中，間隔層1002可包括二氧化矽、碳氧化矽、碳化矽、氮碳化矽、氮氧化矽、氫氧化矽、氮化鋁、氮氧化鋁、氮化鈦、氮化鉭、氧化鈦、氧化鉿或相似物。在一些實施例中，間隔層1002具有一第一厚度t 1約在10埃至400埃之間的範圍。
如第11圖的示意剖面1100所示，可進行一第二去除製程1102，以去除間隔層(第10圖的1002)的實質上水平部分，因而形成一間隔結構202於第一導電結構116及第二內連接導電結構110上。在一些實施例中，第二去除製程1102可包括乾式蝕刻製程，例如，電漿蝕刻、反應離子蝕刻、電感耦接電漿及/或電容耦接電漿。在上述實施例中，第二去除製程1102可以利用以下一或多種氣體蝕刻劑：氟化物氣體(例如，CH3F、CHF 3、CH 2F 2、C 4F 8、C 4F 6、CF 4、NF 3)、氯氣、氧氣或一些其他合適的氣體。在一些實施例中，第二去除製程1102可以在一反應室內進行，溫度設定約在15攝氏度至80攝氏度之間的範圍；壓力設定約在0.2毫托至40毫托之間的範圍。在一些實施例中，在第二去除製程1102期間，基底102由靜電吸盤夾持於反應室內。
在一些實施例中，取決於第一厚度t 1，第二去除製程1102可以進行一預定時段，使第二去除製程1102去除間隔層(第10圖的1002)的實質上水平部分，而未從第一內連接導電結構116及/或第二內連接導電結構110完全去除間隔層(第10圖的1002)。
再者，在一些實施例中，間隔層1002的第一厚度t 1可以取決於第一內連接導電結構116的第一關鍵圖形尺寸d 1及第二內連接導電結構110的第二關鍵圖形尺寸d 2。在一些實施例中，第一內連接導電結構116的第一關鍵圖形尺寸d 1低於既定關鍵圖形尺寸閾值，其中當第一導電材料使用於低於既定關鍵圖形尺寸閾值的特徵部件(例如，第一內連接導電結構116)時，具有有利的電特性，例如電阻率。在一些實施例中，第二內連接導電結構110的第二關鍵圖形尺寸d 2高於既定關鍵圖形尺寸閾值，其中當第一導電材料使用於高於既定關鍵圖形尺寸閾值的特徵部件時，具有較不利的特性，例如電阻率。
在一些上述的實施例中，因為第一內連接導電結構116包括第一導電材料(其適合於第一關鍵圖形尺寸d 1)，因此間隔層(第10圖的1002)具有足夠高的第一厚度t 1，即使在第二去除製程1102之後也能完全覆蓋第一內連接導電結構116。因此，間隔結構202將保護第一內連接導電結構116免受未來的去除製程影響。然而，在一些上述實施例中，因為第二內連接導電結構110包括第二導電材料(其不太合適於第二關鍵圖形尺寸d 2)，因此間隔層(第10圖的1002)具有足夠小的第一厚度t 2，使得在第二去除製程1102之後，間隔結構202未覆蓋第二內連接導電結構110的一中心最上表面110t。如此，可以移除未位於間隔結構202正下方的第二內連接導電結構110的第一導電材料，並由具有更合適的電特性(例如，電阻率)的第二導電材料(其相較於第一導電材料，在既定關鍵圖形尺寸閾值以上)所取代。舉例來說，在一些實施例中，間隔層(第10圖的1002)的第一厚度t 1小於第二關鍵圖形尺寸d 2約一半，使得間隔結構202未完全覆蓋第二內連接導電結構110。
如第12圖的示意剖面1200所示，在一些實施例中，進行第三去除製程1202，以去除未位於間隔結構202正下方的第一內連接導電結構116部分及/或第二內連接導電結構110的第一導電材料部分。在一些實施例中，第三去除製程1202可包括乾式蝕刻製程，例如，電漿蝕刻、反應離子蝕刻、電感耦接電漿及/或電容耦接電漿。在上述實施例中，第三去除製程1202可以使用以下一或多種氣體蝕刻劑：氟化物氣體(例如，CH 3F、CHF 3、CH 2F 2、C 4F 8、C 4F 6、CF 4、NF 3)、氯氣、氧氣或一些其他合適的氣體。在一些實施例中，第三去除製程1202可以在一反應室中進行，溫度設定約在15攝氏度至80攝氏度之間的範圍；壓力設定約在0.2毫托至40毫托之間的範圍。在一些實施例中，在第三去除製程1202中，基底102由靜電吸盤夾持於反應室內。同樣地，在一些實施例中，間隔結構202及第二內連接介電層108可實質上抵抗來自第三去除製程1202的移除。換句話說，在一些實施例中，第三去除製程1202對於去除第一導電材料與去除間隔結構202相比，具有高度選擇性。在一些實施例中，蝕刻停止層106也可以實質上抵抗來自第三去除製程1202的移除。因此，在一些實施例中，間隔結構202、第二內連接介電層108及蝕刻停止層106在進行第三去除製程1202之後仍然存在。
在一些實施例中，在第三去除製程1202之後，第二內連接導電結構110包括一外部112，位於間隔結構202正下方，並包括第一導電材料。在第三去除製程1202之後，第二內連接導電結構110的外部112之間存在位於第二內連接導電結構110內的一開口1204。在一些實施例中，由於第三去除製程1202的殘效，開口1204的寬度越接近蝕刻停止層106的測量寬度就越小。
如第13圖的示意剖面1300所示，在一些實施例中，形成一第二導電層1302(具有不同於第一導電材料的第二導電材料)於第二內連接介電層108上，並位於第二內連接導電結構110的開口1204內。在一些實施例中，第二導電層1302可以透過沉積製程(例如，物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PE-CVD)、原子層沉積(ALD)、濺鍍等)的方式形成。在一些實施例中，第二導電層1302的第二導電材料可以包括，銅、鈷、鋁、鎢、釕、銠、鈦、鉭、其組合，或一些其他合適的導電材料。在一些實施例中，第二導電層1302的厚度可以約在50埃至600埃之間的範圍。第二導電層1302具有不同於第一導電層(第5的502)的材料。
在一些實施例中，相較於第一內連接導電結構116的第一導電材料，第二導電層1302的第二導電材料更適合用於具有大於既定關鍵圖形尺寸閾值的關鍵圖形尺寸(例如，第二關鍵圖形尺寸d 2)的特徵部件(例如，第二內連接導電結構110)。
舉例來說，在一些實施例中，既定關鍵圖形尺寸閾值可以約在10nm至20nm之間的範圍，並且第二導電層1302的第二導電材料可以包括銅。在上述實施例中，當包括銅的特徵部件具有大於約10nm至20nm之間的既定關鍵圖形尺寸閾值的關鍵圖形尺寸時，銅具有更合適的電特性(例如，電阻率)。在上述實施例中，第一內連接導電結構116的第一導電材料可以包括釕、鎢、鉬或銠，當具有上述材料的特徵部件具有小於既定關鍵圖形尺寸閾值的關鍵圖形尺寸時，其具有更合適的電特性(例如，電阻率)。可以理解的是，用於第一及第二導電材料的其他材料以及既定關鍵圖形尺寸閾值的其他數值也涵蓋於本揭露的範圍內。
如第14圖的示意剖面1400所示，在一些實施例中，進行一平坦化製程(例如，化學機械平坦化(CMP))，以去除排置於第二內連接介電層108上的第二導電層(第13圖的1302)部分。在第14圖的平坦化製程(例如，化學機械平坦化(CMP))之後，第二內連接導電結構110可包括一中心部114，由第二內連接導電結構110的外部112及間隔結構202所環繞，其中中心部114包括第二導電材料，而外部112包括第一導電材料。在一些實施例中，第二內連接導電結構110的中心部114的最上表面可以高於第二內連接導電結構110的外部112的最上表面，也高於第一內連接導電結構116的最上表面。再者，在一些實施例中，第二內連接導電結構110的中心部114可以具有最下表面更窄於第二內連接導電結構110的中心部114的最上表面。
在一些實施例中，第二內連接導電結構110的電特性(例如，電阻率)可以得到改善，因為第二內連接導電結構110的中心部114具有第二導電材料，其比第一導電材料更合適具有第二關鍵圖形尺寸d 2。如此，儘管第一內連接導電結構116及第二內連接導電結構110相較於既定關鍵圖形尺寸閾值具有各種變化關鍵圖形尺寸(例如，d 1、d 2)，然而同一第二內連接介電層108內仍可形成位於第一內連接導電結構116旁的第二內連接導電結構110，而未犧牲第一內連接導電結構116及第二內連接導電結構110的電特性(例如，電阻率)。
再者，可以理解的是，第一內連接介電層104、蝕刻停止層106、第二內連接介電層108、第一內連接導電結構116及第二內連接導電結構110為排置於基底102上的內連接結構103的一部分。也可以理解的是，內連接結構103可以包括許多更多或更少的內連接導電結構，具有第14圖的內連接結構103所繪示之外的其他關鍵尺寸。儘管如此，間隔結構(第14圖的202)及多種導電材料可用來形成內連接結構103，其在排置於內連接結構103上方及下方的各種半導體裝置、光電裝置及/或其他電子裝置(未繪示)之間可靠地傳輸信號(例如，電流、電壓)。
如第15圖的示意剖面1500所示，在一些實施例中，如第14圖所繪示的平坦化製程(例如，化學機械平坦化(CMP))也從第一內連接導電結構116及第二內連接導電結構110的外部112完全去除間隔結構(第15圖的202)。在上述實施例中，第一內連接導電結構116、第二內連接介電層108以及第二內連接導電結構110的外部112及中心部114可具有實質上共平面的最上表面。在一些實施例中，透過完全移除間隔結構(第14圖的202)，降低了內連接結構103的整體高度。
第16圖繪示出分別對應於第4-15圖的示意剖面400-1500的方法1600的一些實施例的流程圖。
儘管以下將方法1600說明及繪示為一連串的動作或情事，但可以理解的是，所說明的動作或情事的順序不應解釋為具有限制性的意義。舉例來說，一些動作可能以不同的順序發生及/或與本文說明及/或繪示的動作或情事之外的其他動作或情事同時發生。另外，並非所有說明的動作都需要實現本文所繪示的一或多個方面型態或實施例。再者，本文所繪示的一或多個動作可以在一或多個單獨的動作及/或階段中進行。
在動作1602中，形成一第一內連接介電層於基底上。第4圖繪示出對應於動作1602的一些實施例的示意剖面400。
在動作1604中，形成一蝕刻停止層於第一內連接介電層上。
在動作1606中，形成一第一導電層於蝕刻停止層上。
在動作1608中，形成一硬式罩幕層於第一導電層上。第5圖繪示出對應於動作1604、1606及1608的一些實施例的示意剖面500。
在動作1610中，按照硬式罩幕層上的一第一罩幕結構移除部分的硬式罩幕層及部分的第一導電層，以形成第一及第二內連接導電結構於蝕刻停止層上。第7圖繪示出對應於動作1610的一些實施例的示意剖面700。
在動作1612中，形成一第二內連接介電層，環繞第一及第二內連接導電結構。第8圖繪示出對應於動作1612的一些實施例的示意剖面800。
在動作1614中，移除硬式罩幕層。第9圖繪示出對應於動作1614的一些實施例的示意剖面900。
在動作1616中，形成一間隔層於第二內連接介電層與第一及第二內連接導電結構上。第10圖繪示出對應於動作1616的一些實施例的示意剖面1000。
在動作1618中，進行一垂直去除製程，以移除間隔層的實質上水平部分。第11圖繪示出對應於動作1618的一些實施例的示意剖面1100。
在動作1620中，移除未被間隔層所覆蓋的第二內連接導電結構部分，以形成一開口於第二內連接導電結構內。第12圖繪示出對應於動作1620的一些實施例的示意剖面1200。
在動作1622中，形成一第二導電層於第二內連接導電結構的開口內。第13圖繪示出對應於動作1622的一些實施例的示意剖面1300。
因此，本揭露係有關於一種橫向形成第一內連接導電結構於第二內連接導電結構旁側的方法，其中第一內連接導電結構具有比第二內連接導電結構更小的關鍵圖形尺寸，第一內連接導電結構包括第一導電材料，而第二內連接導電結構包括第二導電材料，以提高整體內連接結構的可靠度。
因此，在一些實施例中，本揭露為關於一種積體晶片，包括：一第一內連接介電層，排置於一基底上；一第二內連接介電層，排置於第一內連接介電層上；以及一內連接導電結構，排置於第二內連接介電層內，且包括：一外部，具有一第一導電材料；以及一中心部，具有不同於第一導電材料的一第二導電材料，其中外部橫向環繞中心部的多個最外層側壁。
在一些實施例中，內連接導電結構的關鍵圖形尺寸大於約15奈米。在一些實施例中，第二導電材料包括銅。在一些實施例中，內連接導電結構的最上表面的寬度小於內連接導電結構的最下表面的寬度。在一些實施例中，積體晶片更包括：一間隔結構，排置於內連接導電結構的外部正上方，其中間隔結構具有一最上表面，其與內連接導電結構的中心部及第二內連接介電層的最上表面實質上共平面。在一些實施例中，積體晶片更包括：一額外的內連接導電結構，橫向排置於內連接導電結構旁側，排置於第二內連接介電層內，且具有第一導電材料。再者，在一些實施例中，額外的內連接導電結構具有比內連接導電結構更小的關鍵圖形尺寸。另外，在一些實施例中，額外的內連接導電結構的關鍵圖形尺寸大於0奈米小於15奈米。
在其他實施例中，本揭露為關於一種積體晶片，包括：一內連接介電層，排置於一基底上；一第一內連接導電結構，排置於內連接介電層內，且具有一第一導電材料；以及一第二內連接導電結構，排置於內連接介電層內、橫向排置於第一內連接導電結構旁側，並包括：一外部，具有一第一導電材料；以及一中心部，具有不同於第一導電材料的一第二導電材料，其中外部橫向環繞中心部的多個最外層側壁。
在一些實施例中，第二內連接導電結構具有多個最外側壁直接接觸內連接介電層。在一些實施例中，第二內連接導電結構具有比第一內連接導電結構更大的關鍵圖形尺寸。在一些實施例中，第二內連接導電結構的中心部的一最上表面高於第二內連接導電結構的外部的一最上表面。在一些實施例中，第二內連接導電結構的一最上表面具有比第二內連接導電結構的一最下表面更小的寬度，且其中第二內連接導電結構的中心部的一最上表面具有比第二內連接導電結構的中心部的一最下表面更大的寬度。在一些實施例中，第二導電材料包括銅。在一些實施例中，積體晶片更包括：一間隔結構，排置於第二內連接導電結構的外部正上方，其中間隔結構具有多個最上表面，其與第二內連接導電結構的中心部分及內連接介電層的最上表面實質上共平面。再者，在一些實施例中，間隔結構排置於第一內連接導電結構的一最上表面正上方。
在另一些實施例中，本揭露為關於一種積體晶片之形成方法，包括：形成一蝕刻停止層於一基底上；形成一第一導電層於蝕刻停止層上；形成一硬式罩幕層於第一導電層上；按照一第一罩幕結構去除部分的硬式罩幕層及部分的第一導電層，以形成與一第二內連接導電結構間隔開的一第一內連接導電結構於蝕刻停止層上；形成一內連接介電層於蝕刻停止層上，且橫向環繞第一及第二內連接導電結構；去除硬式罩幕層；形成一間隔層於內連接介電層上及於第一及第二內連接導電結構上；去除間隔層的實質上水平部分；去除由間隔層所覆蓋的第二內連接導電結構部分，以形成一開口於第二內連接導電結構內；以及在第二內連接導電結構上的開口內形成一第二導電層。
在一些實施例中，第一內連接導電結構具有一關鍵圖形尺寸小於既定關鍵圖形尺寸閾值，且其中第二內連接導電結構具有一關鍵圖形尺寸大於既定關鍵圖形尺寸閾值。在一些實施例中，在垂直方向上使用乾式蝕刻製程去除間隔層的實質上水平部分。在一些實施例中，上述方法更包括：進行一平坦化製程，以從第一內連接導電結構及第二內連接導電結構去除間隔層。
以上概略說明瞭本發明數個實施例的特徵部件，使所屬技術領域中具有通常知識者對於本揭露的型態可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到可輕易利用本揭露作為其它製程或結構的變更或設計基礎，以進行相同於此處所述實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構並未脫離本揭露之精神及保護範圍，且可於不脫離本揭露之精神及範圍，當可作更動、替代與潤飾。
100,200,300,400,500,600,700,800,900,1000,1100,1200,1300,1400,1500:示意剖面 102:基底 103:內連接結構 104:第一內連接介電層 106:蝕刻停止層 108:第二內連接介電層 110:第二內連接導電結構 110t:中心最上表面 112:外部 114:中心部 116:第一內連接導電結構 202:間隔結構 302:半導體裝置 304:源極/汲極區 306:閘極電極 308:閘極介電層 310:接點結構 502:第一導電層 504:硬式罩幕層 602:第一罩幕結構 602a:第一區段 602b:第二區段 702:第一去除製程 704:圖案化硬式罩幕層 1002:間隔層 1102:第二去除製程 1202:第三去除製程 1204:開口 1302:第二導電層 1600:方法 1602,1604,1606,1608,1610,1612,1614,1616,1618,1620,1622:動作 d 1:第一關鍵圖形尺寸 d 2:第二關鍵圖形尺寸 t 1:第一厚度
第1圖繪示出一些實施例之一種具有內連接結構的積體晶片的剖面示意圖，內連接結構包括一內連接導電結構，包括具有第一導電材料的一外部，環繞具有第二導電材料的中心部的多個最外側壁。 第2圖繪示出一些實施例之一種具有內連接結構的積體晶片的剖面示意圖，內連接結構包括一內連接導電結構，包括具有第一導電材料的外部，環繞具有第二導電材料的中心部的多個最外側壁。 第3圖繪示出一些實施例之一種具有內連接結構的積體晶片的剖面示意圖，內連接結構包括具有第一導電材料的外部，環繞具有第二導電材料的中心部的多個最外側壁，其中內連接導電結構耦接至一半導體裝置。 第4-15圖繪示出一些實施例之一種積體晶片的形成方法的剖面示意圖，積體晶片包括一內連接導電結構，當內連接導電結構具有比既定關鍵圖形尺寸閾值更大的關鍵圖形尺寸時，內連接導電結構包括具有第一導電材料的外部，環繞具有第二導電材料的中心部的多個最外側壁。 第16圖繪示出一些實施例之對應於第4-15圖所繪示的方法的流程圖。
無
100:示意剖面
102:基底
103:內連接結構
104:第一內連接介電層
106:蝕刻停止層
108:第二內連接介電層
110:第二內連接導電結構
112:外部
114:中心部
116:第一內連接導電結構
d1:第一關鍵圖形尺寸
d2:第二關鍵圖形尺寸

Claims (1)

  1. 一種積體晶片，包括： 一第一內連接介電層，排置於一基底上； 一第二內連接介電層，排置於該第一內連接介電層上；以及 一內連接導電結構，排置於該第二內連接介電層內，且包括：以及； 一外部，具有一第一導電材料；及 一中心部，具有不同於該第一導電材料的一第二導電材料，其中該外部橫向環繞該中心部的複數個最外層側壁。
TW111111784A 2021-07-08 2022-03-29 積體晶片 TW202303896A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/370,087 US20230009072A1 (en) 2021-07-08 2021-07-08 Interconnect conductive structure comprising two conductive materials
US17/370,087 2021-07-08

Publications (1)

Publication Number Publication Date
TW202303896A true TW202303896A (zh) 2023-01-16

Family

ID=83915690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111111784A TW202303896A (zh) 2021-07-08 2022-03-29 積體晶片

Country Status (3)

Country Link
US (1) US20230009072A1 (zh)
CN (1) CN115332157A (zh)
TW (1) TW202303896A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837354B2 (en) * 2014-07-02 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid copper structure for advance interconnect usage
US9502350B1 (en) * 2016-01-28 2016-11-22 International Business Machines Corporation Interconnect scaling method including forming dielectric layer over subtractively etched first conductive layer and forming second conductive material on dielectric layer
US11177171B2 (en) * 2019-10-01 2021-11-16 International Business Machines Corporation Encapsulated top via interconnects

Also Published As

Publication number Publication date
CN115332157A (zh) 2022-11-11
US20230009072A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US11737263B2 (en) 3D NAND memory device and method of forming the same
US20070040188A1 (en) Contact or via hole structure with enlarged bottom critical dimension
US10153285B2 (en) Formation method of semiconductor device with embedded capacitor
TWI686880B (zh) 半導體裝置和其製造方法
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
TWI777609B (zh) 記憶體裝置和其製造方法
US11855128B2 (en) Metal insulator metal (MIM) structure and manufacturing method thereof
TW202125748A (zh) 積體晶片
TW202145392A (zh) 半導體結構
US20230275028A1 (en) Dielectric on wire structure to increase processing window for overlying via
TW201729267A (zh) 半導體結構的形成方法
US20090258469A1 (en) Method of manufacturing semiconductor device
US20060019489A1 (en) Method for forming storage node contact of semiconductor device
TW202303849A (zh) 積體晶片
TW202303896A (zh) 積體晶片
TW202236503A (zh) 積體晶片及其形成方法
US20020119618A1 (en) Method for forming contacts of memory devices using an etch stop layer
US20230154753A1 (en) Patterned Semiconductor Device and Method
US20230369064A1 (en) Pre-etch treatment for metal etch
CN113937162A (zh) 半导体器件及其形成方法
CN113013142A (zh) 集成芯片
KR100818439B1 (ko) 반도체 소자의 콘택 제조 방법
KR20060075427A (ko) 반도체 소자의 제조방법
KR20050000057A (ko) 반도체 소자의 구리배선 형성방법
KR20060095610A (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법