CN1542920A - 用碳纳米管形成半导体装置用导电线的方法及半导体装置 - Google Patents

用碳纳米管形成半导体装置用导电线的方法及半导体装置 Download PDF

Info

Publication number
CN1542920A
CN1542920A CNA2004100348285A CN200410034828A CN1542920A CN 1542920 A CN1542920 A CN 1542920A CN A2004100348285 A CNA2004100348285 A CN A2004100348285A CN 200410034828 A CN200410034828 A CN 200410034828A CN 1542920 A CN1542920 A CN 1542920A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
gas
metal layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100348285A
Other languages
English (en)
Other versions
CN100369205C (zh
Inventor
崔原凤
裵恩珠
堀井秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1542920A publication Critical patent/CN1542920A/zh
Application granted granted Critical
Publication of CN100369205C publication Critical patent/CN100369205C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/16—Memory cell being a nanotube, e.g. suspended nanotube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y10S977/75—Single-walled

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开一种使用碳纳米管来形成用于半导体装置的导电线的方法以及用该方法制造的半导体装置。该方法包括：采用表面预处理法活化半导体装置的电极的表面；在电极表面上形成一绝缘层并在该绝缘层中形成一接触孔，以使得电极的部分活化表面暴露在外；通过接触孔向电极的活化表面通入含碳元素的气体，以在电极的活化表面上生长形成导电线的碳纳米管。电极表面的活化过程可被在电极表面上形成催化金属层的步骤所代替。按照该方法，具有高电流密度的碳纳米管可形成用于半导体装置的导电线，并因此可制造出超高集成化的半导体装置。

Description

用碳纳米管形成半导体装置用导电线的方法及半导体装置
技术领域
本发明涉及一种形成用于半导体装置的导电线的方法，尤其涉及一种使用碳纳米管来形成用于半导体装置的导电线的方法。本发明也涉及使用该方法制造的半导体装置。
背景技术
现在有很多不同种类的半导体装置，尤其是一些半导体存储器，如DRAM(Dynamic Random Access Memory，动态随机存取存储器，动态RAM)，SRAM(静态RAM)，PRAM(Phase-change RAM，相变RAM)以及MRAM(Magnetic RAM，磁性RAM)。在这些半导体存储装置中，MOS(Metal Oxide Semiconductor，金属氧化物半导体)晶体管通常被用来作为开关元件。除此之外，半导体存储器还配备有导电线，如接触和互联，以作为电子迁移的路径。
近来，由于半导体存储器的高度集成化，导电线的宽度减小而每单位表面积的电流强度即电流密度增大了。基于这种考虑，可以预见半导体装置用导电线的电流密度在2010年左右将达到106A/cm2。
而且，在传统的半导体装置中主要使用的是金属导电线。公知的是金属导电线的最小宽度是70nm，其最大电流密度大约是106A/cm2。半导体装置的高度集成化需要减小导电线的宽度和增加其电流密度。然而，由于前述原因，在不久的将来，可以预见使用金属导电线的半导体装置将要受到集成化的限制。
因此，为了持续获得半导体装置的高度集成化，就需要开发用于导电线的新材料，即使这种新材料的宽度小于金属导电线的宽度也能提供高电流密度。
发明内容
本发明提供一种形成用于半导体装置的导电线的方法，包括在一电极的表面上生长一碳纳米管，这使得实现半导体装置的高度集成化成为可能。
本发明还提供了能够高度集成化的一半导体装置，该半导体装置具有由使用前述方法形成的碳纳米管构成的导电线。
根据本发明的第一方面，提供一种形成用于半导体装置的导电线的方法，该方法包括：
(a)使用表面预处理方法活化半导体装置的电极表面；
(b)在该电极表面上形成一绝缘层，并以这样一种方式在该绝缘层中形成一接触孔，即使得电极的部分活化表面暴露在外；和
(c)通过接触孔向电极的活化表面通入含碳元素的气体，以在电极的活化表面上生长一碳纳米管，该碳纳米管形成导电线。
根据本发明的一个特定实施例，在步骤(a)中，可以通过在300～700℃温度范围向电极表面通入至少一种预处理气体，该气体可以是氮气(N2)、氩气(Ar)及氨气(NH3)，以将电极表面活化成多孔状态。
在步骤(a)中，可以通过使得电离化了的Ar气或N2气与电极表面发生相互碰撞来将电极表面活化成多孔状态。在这种情况下，步骤(a)可以在室温下完成。
在步骤(b)中，绝缘层可由氧化物制成，接触孔的直径大小可从几个nm到几十nm。
步骤(c)可以通过热化学气相沉积或等离子增强化学气相沉积在500～900℃温度范围下进行。
在步骤(c)中，含碳气体可以从以下气体中任意选择至少一种：CH4，C2H2，C2H4，C2H6，CO及CO2。这些含碳气体可以和H2、N2及Ar中的至少一种一起注入。
根据本发明的第二方面，提供一种形成用于半导体装置的导电线的方法，该方法包括：
(a)在半导体装置的电极表面上形成一催化金属层；
(b)在催化金属层上形成一绝缘层，并在该绝缘层中形成一接触孔，而使得部分催化金属层暴露在外；和
(c)通过接触孔向催化金属层通入含碳元素的气体，以在催化金属层上生长碳纳米管，该碳纳米管形成导电线。
根据本发明的一具体实施例，在步骤(a)中，催化金属层可以通过采用射频(RF)磁控溅射或电子束蒸发法在电极表面上沉积预定厚度催化金属的方式来实现。
可替换的，在步骤(a)中，催化金属层可以通过在电极表面上喷涂预定厚度催化金属粉末的方式来实现。
在步骤(a)中，催化金属层可以由以下过渡金属中的至少一种来制成，即W、Ni、Fe、Co、Y、Pd、Pt及Au。
在步骤(b)中，绝缘层可由氧化物制成，接触孔的直径大小可从几个nm到几十个nm。
步骤(c)可以通过热化学气相沉积或等离子增强化学气相沉积在500～900℃温度范围下实现。
在步骤(c)中，含碳气体可以从以下气体中任意选择至少一种：CH4，C2H2，C2H4，C2H6，CO及CO2。这些含碳气体可以和H2、N2及Ar中的至少一种一起注入。
根据本发明的第三方面，提供一种半导体装置，包括：衬底；形成在衬底上的电极；形成于电极表面上的多孔活化层；形成于活化层上的一绝缘层，该绝缘层具有一使得部分活化层暴露的接触孔；生长于接触孔内的活化层上的碳纳米管，该碳纳米管形成一作为电子迁移路径的导电线；以及一形成于绝缘层上并与碳纳米管之间呈电连接的存储薄膜。
根据本发明的一具体实施例，活化层的形成可以采用和本发明第一方面相同的方法。
衬底可以由硅或氧化物来制成，电极可以是MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)源电极，所述存储薄膜可以由相变材料制成。
根据本发明的第四方面，提供一种半导体装置，包括：衬底；形成在衬底上的电极；形成于电极表面上的催化金属层；形成于催化金属层上的一绝缘层，该绝缘层具有一使得部分催化金属层暴露的接触孔；生长于接触孔内的催化金属层上的碳纳米管，该碳纳米管形成一作为电子迁移路径的导电线；以及一形成于绝缘层上并与碳纳米管之间呈电连接的存储薄膜。
根据本发明的一具体实施例，催化金属层的形成可以采用和本发明第二方面相同的方法。
衬底可以由硅或氧化物来制成，电极可以是MOSFET源电极，存储薄膜可以由相变材料制成。
附图说明
通过参照附图对本发明的示例性实施例进行详细地描述，本发明的上述及其它特点和优点将变得更加明显，在附图中：
图1A至1D是根据本发明第一实施例采用碳纳米管来形成用于半导体装置的导电线的顺序步骤的剖面图；
图2A和2B是根据本发明第二实施例采用碳纳米管来形成用于半导体装置的导电线的工艺的剖面示意图；
图3是在图1C所示步骤后形成于电极上的活化层以及接触孔的结构的照片；
图4和图5是生长于电极表面上的碳纳米管的照片；
图6是根据本发明的导电线形成方法而形成于接触孔中的碳纳米管的规则阵列结构的照片；以及
图7是一个示意性剖面图，示出了一个半导体装置的例子，其具有由根据本发明的导电线形成方法而形成的碳纳米管所构成的导电线。
具体实施方式
在下文中，将参照相应附图对本发明的优选实施例进行详细地描述。附图中，相同的附图标记表示相同的构件。
图1A至1D是根据本发明第一实施例采用碳纳米管来形成用于半导体装置的导电线的顺序步骤的剖面图。
图1A显示在半导体装置用衬底110上形成电极120。参见图1A，衬底110可以是一块硅晶片、玻璃或者类似物。此时，电极120可以形成在预定的材料层如绝缘层上，从而代替衬底110。电极120可以由具有优良导电性能的金属或者掺杂硅制成。确切地说，当形成于硅衬底110上时，电极120可以由掺杂硅制成，就像MOSFET(金属氧化物半导体场效应晶体管)的源电极一样。另一方面，当形成于绝缘层上时，电极120可由具有优良导电性能的金属制成。
图1B显示了使用表面预处理法来活化电极120表面这一步骤的剖面图。参见图1B，当衬底110和电极120达到约300～700℃温度范围时，预处理气体通入到电极120的表面，这样将电极120的表面活化成多孔状态。结果，如图1B所示，在电极120的表面上形成了一活化层122，在其上将生长碳纳米管。这里，可以使用氮气(N2)、氩气(Ar)或氨气(NH3)来作为预处理气体。控制预处理气体的处理时间和流速，从而使得活化层122的厚度在约几个nm到几十nm的范围内。
可选择的是，可以通过使得电离化了的Ar或N2气与电极120的表面相互碰撞来将电极120的表面活化成多孔状态。该活化工艺也可形成能确保在电极120的表面上生长碳纳米管的多孔活化层122。该活化工艺可通过反应离子刻蚀(RIE)系统来实现。其优点在于，该活化过程可在室温下完成，而不需加热衬底110和电极120。
图1C显示的是形成于电极120上的绝缘层130和接触孔132的结构的剖视图。参见图1C，首先，绝缘层130形成在电极120上，如图1B所示，在电极120的表面上形成有活化层122。这里，绝缘层130可由氧化物如氧化硅(SiO2)制成。
其次，接触孔132形成于绝缘层130内，而使得部分活化层122的表面暴露在外。更确切地，在绝缘层130上涂覆一层光致抗蚀剂并将其构图成预定的形状。然后，使用该图案化的光致抗蚀剂作为刻蚀掩模将绝缘层130以各向异性的方式刻蚀，以形成接触孔132。这里，接触孔132所形成的直径大小可以从几个nm到几十个nm。
经过图1C所示的步骤后，活化层122形成在电极120的表面上，如图3的照片所示，接触孔132由活化层122和绝缘层130限定。
图1D显示了生长在接触孔132内的活化层122之上的碳纳米管140的结构剖视图。在图1D中，碳纳米管140的生长可利用热化学气相沉积或等离子增强化学气相沉积法来进行。碳纳米管140的生长也可由其它公知的方法来实现。
参见图1D，根据上文如图1A到1C所描述工序而形成的产物被置于一反应炉中，随后反应炉的温度设定在约500～900℃范围内。接着，向反应炉中通入含碳气体，如CH4、C2H2、C2H4、C2H6、CO及CO2等。这里，含碳气体与H2、N2或Ar气一起通入反应炉。注入到反应炉中的含碳气体通过接触孔132与形成于电极120表面上的活化层122相接触。结果，碳纳米管140从活化层122上沿垂直方向生长。
然后，尽管在图中未画出，但是另外一种类型的电极或存储薄膜可形成于绝缘层130之上，以便与碳纳米管140相连接。碳纳米管140形成一导电线，如接触或互联，来连接两个电极(电极120和其它类型的电极)或电极120和存储薄膜。
图2A和2B显示的是根据本发明第二实施例采用碳纳米管来形成用于半导体装置的导电线的工艺的剖面示意图。除了在电极表面上形成有一催化金属层124外，该实施例与第一实施例相同。因此，将简单叙述该实施例不同于第一实施例的方面。
图2A显示的是形成于电极120表面上的催化金属层124的结构的剖面图。参见图2A，可确保碳纳米管生长的催化金属层124可以通过采用射频(RF)磁控溅射或电子束蒸发法在电极120的表面上沉积预定厚度催化金属的方式来实现。这里，催化金属可以是一种过渡金属，如W、Ni、Fe、Co、Y、Pd、Pt及Au。催化金属层124的厚度可从几个nm到几十个nm。
可选择的是，催化金属层124也可通过向电极120的表面涂覆预定厚度催化金属粉末的方式来实现。这里，使用喷涂法可使得过渡金属粉末涂覆的厚度在几个nm到几十个nm之间。该方法的优点是，催化金属层124可以更容易地形成为粗糙多孔状态。
通过这种方式，根据本发明的第二实施例，催化金属层124可单独地形成于电极120的表面上以生长碳纳米管。因此，第二实施例与第一实施例不相同，在第一实施例中，直接活化电极120的表面来生长碳纳米管。但是，在第二实施例中在电极120的表面上形成催化金属层124的后续步骤与前述第一实施例中的步骤相同。因此，将参见图2B对形成催化金属层124的后续步骤作简短描述。
如图2B所示，由氧化物(举例来说)制成的绝缘层130形成于催化金属层124上。随后，使用图案化的光致抗蚀剂作为刻蚀掩模将绝缘层130以各向异性的方式刻蚀，以形成接触孔132，接触孔132所形成的直径大小从几个nm到几十个nm。结果，催化金属层124的部分表面通过接触孔132暴露在外。
然后，当含碳气体如CH4、C2H2、C2H4、C2H6、CO及CO2与H2、N2或Ar气一起通入到温度范围约为500～900℃的反应室内时，碳纳米管140从催化金属层124的表面上沿垂直方向生长。
图4和5的照片显示的是生长于电极活性表面上的碳纳米管。图6的照片显示的是根据本发明的导电线形成方法而形成于接触孔内的碳纳米管的规则阵列结构。
正如上文已描述的，根据本发明第一和第二实施例中的导电线形成方法，碳纳米管可形成一导电线，如接触和互联，来连接两个电极(电极120和其它类型的电极)或电极120和存储薄膜。这种碳纳米管的电流密度可达1010A/cm2，这大约是传统金属导电线电流密度的10,000倍。因此，由碳纳米管构成的导电线可被形成为直径大小从几个nm到几十个nm，并因此可用于制备超高集成化的半导体装置。
图7一个示意性剖面图，示出了一个半导体装置的例子，其具有由根据本发明的导电线形成方法而形成的碳纳米管构成的导电线。
图7所示的半导体装置是一采用MOSFET作为开关元件的相变随机存取存储器(PRAM：相变RAM)。PRAM是使用相变材料的存储装置，该相变材料根据其不同的结晶状态而改变电阻的大小。通过改变施加给该相变材料膜的电流密度，可以改变部分相变材料膜的结晶状态。
参见图7，众所周知，MOSFET包括形成于衬底210上预定区域的一源电极221和一漏电极223，以及一栅电极224，其中栅电极224通过第一绝缘层230与源电极221和漏电极223隔开。源电极221和漏电极223可由掺杂硅或金属制成，而栅电极224主要由金属制成。
第一多孔活化层222通过前述的导电线形成方法形成在源电极221的表面上。与此同时，也可形成催化金属层来代替活化层222。在第一活化层222上形成有第一绝缘层230。第一接触孔232由第一绝缘层230和第一活化层222所限定。在第一接触孔232内从第一活化层222上沿垂直方向生长有第一碳纳米管240。这里，根据第一接触孔232的直径，第一碳纳米管240的直径可以从几个nm至几十个nm。
随后，中间电极250形成于第一绝缘层230上，以便连接到第一碳纳米管240上。因此，第一碳纳米管240形成了一使得源电极221和中间电极250相互电连接的导电线。
同样的，按照本发明的导电线形成方法，在中间电极250的表面上形成第二多孔活化层252或催化金属层。第二绝缘层260形成在第二活化层252上。第二接触孔262被第二绝缘层260和第二活化层252所限定。在第二接触孔262内从第二活化层252上沿垂直方向生长第二碳纳米管270。
随后，存储薄膜280形成在第二绝缘层260上，以便连接到第二碳纳米管270上。存储薄膜280由相变材料制成。因此，第二碳纳米管270形成了使得中间电极250和存储薄膜280相互电连接的导电线。
可替换地，在缺少中间电极250和形成于其上的第二碳纳米管270的情况下，存储薄膜280也可直接形成在生长于源电极221上的第一碳纳米管240之上。
在存储薄膜280上形成有第三绝缘层290。第三接触孔292被第三绝缘层290和存储薄膜280所限定。存储薄膜280与形成于第三接触孔292内及第三绝缘层290上的上电极295相连。
到现在为止，已经展示了将本发明的导电线形成方法应用到PRAM装置上的例子。但是，除了PRAM外，本发明的导电线形成方法也可以应用到各种类型的半导体存储器中，如DRAM(动态随机存取存储器，动态RAM)，SRAM(静态RAM)，及MRAM(磁性RAM)等。在这些半导体存储器中，除MOSFET之外，各种类型的晶体管也可被设置成开关元件。
从上面的描述可以明显地看出，根据本发明的形成半导体装置用导电线的方法，可使用碳纳米管来形成一导电线，该导电线例如为接触和互联，来连接两个电极或一个电极和一存储薄膜。这种碳纳米管的电流密度可达1010A/cm2，这大约是传统金属导电线电流密度的10,000倍。因此，由碳纳米管构成的导电线可被形成为其直径大小从几个nm到几十个nm，并因此可用于制备超高集成化的半导体装置。
虽然以上参考示范性实施例对本发明作了详细地展示和描述，但对于本领域内的普通技术人员来说，可在不偏离本发明精神和范围的前提下对本发明做出形式和细节上的各种改变，这些改变都落入由所附权利要求限定的保护范围内。

Claims (36)

1、一种形成用于半导体装置的导电线的方法，该方法包括：
(a)使用表面预处理方法活化所述半导体装置的电极表面；
(b)在该电极表面上形成一绝缘层，并在该绝缘层中形成一接触孔，使得该电极的部分活化表面暴露在外；以及
(c)通过该接触孔向该电极的活化表面通入含碳元素的气体，以在该电极的活化表面生长形成所述导电线的碳纳米管。
2、如权利要求1所述的方法，其中在步骤(a)中，通过在300～700℃温度范围内向所述电极表面通入从由氮气(N2)、氩气(Ar)及氨气(NH3)组成的组中选取的至少一种预处理气体来将所述电极的表面活化成多孔状态。
3、如权利要求1所述的方法，其中在步骤(a)中，通过使电离化了的Ar气或N2气与所述电极表面相互碰撞来将该电极表面活化成多孔状态。
4、如权利要求3所述的方法，其中步骤(a)在室温下完成。
5、如权利要求1所述的方法，其中在步骤(a)中，所述电极的活化表面的厚度从几个nm至几十个nm。
6、如权利要求1所述的方法，其中在步骤(b)中，所述绝缘层由氧化物制成。
7.如权利要求1所述的方法，其中在步骤(b)中，使用图案化光致抗蚀剂作为刻蚀掩模以各向异性的方式刻蚀所述绝缘层以形成所述接触孔。
8、如权利要求1所述的方法，其中在步骤(b)中，所述接触孔所形成的直径大小从几个nm到几十个nm。
9、如权利要求1所述的方法，其中步骤(c)在500～900℃温度范围内进行。
10、如权利要求1所述的方法，其中在步骤(c)中，所述含碳气体是从由CH4、C2H2、C2H4、C2H6、CO及CO2组成的组中选取的至少一种气体。
11、如权利要求1所述的方法，其中在步骤(c)中，所述含碳气体和从由H2、N2及Ar气组成的组中选取的至少一种气体一起注入。
12、如权利要求1所述的方法，其中步骤(c)通过热化学气相沉积或等离子增强化学气相沉积法来进行。
13、一种形成用于半导体装置的导电线的方法，该方法包括：
(a)在该半导体装置的电极表面上形成一催化金属层；
(b)在该催化金属层上形成一绝缘层，并在该绝缘层中形成一接触孔，使得部分所述催化金属层暴露在外；和
(c)通过所述接触孔向所述催化金属层通入含碳元素的气体，以在该催化金属层生长形成所述导电线的碳纳米管。
14、如权利要求13所述的方法，其中在步骤(a)中，该催化金属层通过采用射频(RF)磁控溅射或电子束蒸发法在所述电极表面上沉积预设厚度催化金属的方式来实现。
15、如权利要求13所述的方法，其中在步骤(a)中，所述通过向所述电极表面喷涂预定厚度催化金属粉末的方式来形成所述催化金属层。
16、如权利要求13所述的方法，其中在步骤(a)中，所述催化金属层被形成为厚度从几个nm到几十个nm。
17、如权利要求13所述的方法，其中在步骤(a)中，所述催化金属层由至少一种从由W、Ni、Fe、Co、Y、Pd、Pt及Au组成的组中选取的过渡金属制成。
18、如权利要求13所述的方法，其中在步骤(b)中，所述绝缘层由氧化物制成。
19、如权利要求13所述的方法，其中在步骤(b)中，使用图案化光致抗蚀剂作为刻蚀掩模以各向异性的方式刻蚀所述绝缘层以形成所述接触孔。
20、如权利要求13所述的方法，其中在步骤(b)中，形成的所述接触孔的直径大小从几个nm到几十个nm。
21、如权利要求13所述的方法，其中步骤(c)在500～900℃温度范围下进行。
22、如权利要求13所述的方法，其中在步骤(c)中，所述含碳气体是至少一种从由CH4、C2H2、C2H4、C2H6、CO及CO2组成的组中选取的气体。
23、如权利要求13所述的方法，其中在步骤(c)中，所述含碳气体和从由H2、N2及Ar气组成的组中选取的至少一种气体一起注入。
24、如权利要求13所述的方法，其中步骤(c)通过热化学气相沉积或等离子增强化学气相沉积法来进行。
25、一种半导体装置，包括：
一衬底；
形成于该衬底上的一电极；
形成于该电极的表面上的一多孔活化层；
形成于该活化层上的一绝缘层，其具有一使得部分所述活化层暴露的接触孔；
生长于所述接触孔内的所述活化层之上的一碳纳米管，其形成作为电子迁移路径的导电线；以及
一存储薄膜，其形成于所述绝缘层上且与所述碳纳米管电连接。
26、如权利要求25所述的半导体装置，其中通过在300～700℃温度范围内向所述电极表面通入至少一种从由N2、Ar及NH3组成的组中选取的预处理气体来形成所述活化层。
27、如权利要求25所述的半导体装置，其中通过使电离化了的Ar气或N2气与所述电极表面相互碰撞来形成所述活化层。
28、如权利要求25所述的半导体装置，其中所述衬底由硅或者氧化物制成。
29、如权利要求25所述的半导体装置，其中所述电极为MOSFET(金属氧化物半导体场效应晶体管)的源电极。
30、如权利要求25所述的半导体装置，其中所述存储薄膜由相变材料制成。
31、一种半导体装置，包括：
一衬底；
形成于该衬底上的一电极；
形成于该电极的表面上的一催化金属层；
形成于该催化金属层上的一绝缘层，其具有一使得部分所述催化金属层暴露的接触孔；
生长于所述接触孔内的所述催化金属层之上的一碳纳米管，其形成作为电子迁移路径的导电线；以及
一存储薄膜，其形成于所述绝缘层上且与所述碳纳米管电连接。
32、如权利要求31所述的半导体装置，其中通过采用RF磁控溅射或电子束蒸发法在所述电极表面上沉积预设厚度的至少一种从由W、Ni、Fe、Co、Y、Pd、Pt及Au组成的组中选取的过渡金属来形成所述催化金属层。
33、如权利要求31所述的半导体装置，其中通过向所述电极表面涂覆至少一种从由W、Ni、Fe、Co、Y、Pd、Pt及Au组成的组中选取的过渡金属粉末来形成所述催化金属层。
34、如权利要求31所述的半导体装置，其中所述衬底由硅或者氧化物制成。
35、如权利要求31所述的半导体装置，其中所述电极为MOSFET的源电极。
36、如权利要求31所述的半导体装置，其中所述存储薄膜由相变材料制成。
CNB2004100348285A 2003-05-01 2004-04-15 用碳纳米管形成半导体装置用导电线的方法及半导体装置 Expired - Lifetime CN100369205C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR28000/03 2003-05-01
KR1020030028000A KR100982419B1 (ko) 2003-05-01 2003-05-01 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자
KR28000/2003 2003-05-01

Publications (2)

Publication Number Publication Date
CN1542920A true CN1542920A (zh) 2004-11-03
CN100369205C CN100369205C (zh) 2008-02-13

Family

ID=32985946

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100348285A Expired - Lifetime CN100369205C (zh) 2003-05-01 2004-04-15 用碳纳米管形成半导体装置用导电线的方法及半导体装置

Country Status (5)

Country Link
US (2) US7060543B2 (zh)
EP (1) EP1473767B1 (zh)
JP (2) JP4777619B2 (zh)
KR (1) KR100982419B1 (zh)
CN (1) CN100369205C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789439A (zh) * 2010-02-11 2010-07-28 复旦大学 一种可用在柔性电路中的阻变存储器及其制备方法
CN1996634B (zh) * 2006-01-05 2010-10-13 韩国科学技术院 碳纳米管相变存储器的制作方法
CN101573797B (zh) * 2006-09-04 2011-01-26 皇家飞利浦电子股份有限公司 互连结构中的碳纳米结构生长的控制
WO2013082844A1 (en) * 2011-12-06 2013-06-13 Shanghai Ic R&D Center Co.,Ltd Interconnection structure and method for fabricating the same
CN103227165A (zh) * 2012-01-25 2013-07-31 飞思卡尔半导体公司 具有纳米管层的半导体器件及其形成方法
CN105441903A (zh) * 2008-02-25 2016-03-30 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
CN115057431A (zh) * 2022-06-24 2022-09-16 中山烯利来设备科技有限公司 一种碳纳米管的制造方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
CN101010793B (zh) 2004-06-30 2011-09-28 Nxp股份有限公司 制造具有通过纳米线接触的导电材料层的电子器件的方法
KR20070032824A (ko) * 2004-07-20 2007-03-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 및 그 제조 방법
DE102004049452A1 (de) * 2004-10-11 2006-04-20 Infineon Technologies Ag Mikroelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements
DE102004049453A1 (de) * 2004-10-11 2006-04-20 Infineon Technologies Ag Elektrischer Schaltkreis mit einer Nanostruktur und Verfahren zum Herstellen einer Kontaktierung einer Nanostruktur
DE102004054598A1 (de) * 2004-11-11 2006-05-24 Infineon Technologies Ag Halbleiterbauteil mit mindestens einem Halbleiterchip und Abdeckmasse und Verfahren zur Herstellung desselben
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100604419B1 (ko) * 2004-12-21 2006-07-25 매그나칩 반도체 유한회사 메탈로센 화합물을 이용한 탄소나노튜브 배선 형성 방법
JP4591821B2 (ja) * 2005-02-09 2010-12-01 エルピーダメモリ株式会社 半導体装置
JP4660221B2 (ja) * 2005-02-10 2011-03-30 学校法人 東洋大学 局所的巨大磁場発生装置
KR100707190B1 (ko) * 2005-05-07 2007-04-13 삼성전자주식회사 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법
KR100652410B1 (ko) 2005-05-07 2006-12-01 삼성전자주식회사 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법
KR100645064B1 (ko) * 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
KR100701693B1 (ko) * 2005-05-26 2007-03-29 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7420199B2 (en) * 2005-07-14 2008-09-02 Infineon Technologies Ag Resistivity changing memory cell having nanowire electrode
US7312531B2 (en) * 2005-10-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
DE102005051973B3 (de) * 2005-10-31 2007-06-28 Infineon Technologies Ag Herstellungsverfahren für vertikale Leitbahnstruktur, Speichervorrichtung sowie zugehöriges Herstellungsverfahren
US20070105356A1 (en) * 2005-11-10 2007-05-10 Wei Wu Method of controlling nanowire growth and device with controlled-growth nanowire
CN100383994C (zh) * 2005-11-25 2008-04-23 中国科学院上海微系统与信息技术研究所 采用硫系化合物纳米材料制备相变存储器器件单元的方法
KR100718142B1 (ko) * 2005-12-02 2007-05-14 삼성전자주식회사 금속층-절연층-금속층 구조의 스토리지 노드를 구비하는불휘발성 메모리 소자 및 그 동작 방법
KR100745735B1 (ko) * 2005-12-13 2007-08-02 삼성에스디아이 주식회사 탄소나노튜브의 형성방법 및 이를 이용한 전계방출소자의제조방법
KR100738060B1 (ko) * 2005-12-27 2007-07-12 삼성에스디아이 주식회사 탄소나노튜브의 형성방법 및 이를 이용한 반도체 소자의배선 형성 방법
KR100695166B1 (ko) * 2006-01-03 2007-03-14 삼성전자주식회사 플러렌층을 구비한 상변화 메모리 소자의 제조 방법
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
KR100721020B1 (ko) 2006-01-20 2007-05-23 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
US20070183189A1 (en) * 2006-02-08 2007-08-09 Thomas Nirschl Memory having nanotube transistor access device
JP4735314B2 (ja) * 2006-02-14 2011-07-27 ソニー株式会社 半導体装置およびその製造方法
WO2007093190A1 (de) * 2006-02-16 2007-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische kontakte minimaler kontaktfläche für nicht-flüchtige speicherzellen
US7410915B2 (en) * 2006-03-23 2008-08-12 Asm Japan K.K. Method of forming carbon polymer film using plasma CVD
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7473950B2 (en) * 2006-06-07 2009-01-06 Ovonyx, Inc. Nitrogenated carbon electrode for chalcogenide device and method of making same
US20070292985A1 (en) * 2006-06-16 2007-12-20 Yuegang Zhang Phase change memory with nanofiber heater
KR100813243B1 (ko) * 2006-07-04 2008-03-13 삼성에스디아이 주식회사 탄소나노튜브를 이용한 반도체 소자의 층간 배선 및 그제조 방법
US20080135892A1 (en) * 2006-07-25 2008-06-12 Paul Finnie Carbon nanotube field effect transistor and method of making thereof
KR100791948B1 (ko) * 2006-09-27 2008-01-04 삼성전자주식회사 탄소나노튜브 배선 형성방법 및 이를 이용한 반도체 소자의배선 형성방법
DE102007050843A1 (de) * 2006-10-26 2008-05-21 Samsung Electronics Co., Ltd., Suwon Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
KR100791347B1 (ko) 2006-10-26 2008-01-03 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
US8188569B2 (en) * 2006-12-15 2012-05-29 Qimonda Ag Phase change random access memory device with transistor, and method for fabricating a memory device
JP5119436B2 (ja) * 2006-12-28 2013-01-16 国立大学法人大阪大学 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法
DE102008004183A1 (de) 2007-01-12 2008-07-31 Samsung Electronics Co., Ltd., Suwon Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben
KR100881621B1 (ko) * 2007-01-12 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성방법
JP5233125B2 (ja) * 2007-02-01 2013-07-10 富士通株式会社 半導体装置
US7859036B2 (en) 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
JP2008270680A (ja) * 2007-04-25 2008-11-06 Ulvac Japan Ltd Ｃｎｔ成長用微細ホール形成方法、ｃｎｔ成長用基板、及びｃｎｔ成長方法
US20090004851A1 (en) * 2007-06-29 2009-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Salicidation process using electroless plating to deposit metal and introduce dopant impurities
TW200903724A (en) * 2007-07-09 2009-01-16 Ind Tech Res Inst Phase change memory device and method of fabricating the same
KR101478540B1 (ko) 2007-09-17 2015-01-02 삼성전자 주식회사 트랜지스터의 채널로 나노 물질을 이용하는 바이오 센서 및그 제조 방법
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
WO2010014650A2 (en) * 2008-07-29 2010-02-04 Honda Motor Co., Ltd. Preferential growth of single-walled carbon nanotubes with metallic conductivity
DE102008044985B4 (de) * 2008-08-29 2010-08-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements mit einem kohlenstoffenthaltenden leitenden Material für Durchgangskontakte
KR20100032572A (ko) * 2008-09-18 2010-03-26 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR101013445B1 (ko) * 2008-09-19 2011-02-14 주식회사 하이닉스반도체 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법
JP2010228970A (ja) * 2009-03-27 2010-10-14 Nippon Telegr & Teleph Corp <Ntt> カーボンナノチューブの製造方法およびカーボンナノチューブ構造
KR101585210B1 (ko) * 2009-04-01 2016-01-13 삼성전자주식회사 콘택 구조체 형성방법
KR20110008553A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9099537B2 (en) * 2009-08-28 2015-08-04 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam
KR101243837B1 (ko) 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
US20110298132A1 (en) * 2010-06-04 2011-12-08 Azad Naeemi Ultra-low power swnt interconnects for sub-threshold circuits
EP2541581A1 (en) * 2011-06-29 2013-01-02 Khalid Waqas Device comprising nanostructures and method of manufacturing thereof
US8647977B2 (en) * 2011-08-17 2014-02-11 Micron Technology, Inc. Methods of forming interconnects
CN102842568A (zh) * 2012-09-24 2012-12-26 复旦大学 一种基于碳纳米管的互连结构及其制造方法
KR102014988B1 (ko) * 2013-04-05 2019-10-21 삼성전자주식회사 위치 특이적으로 저항이 조절된 그래핀, 카본나노튜브, 풀러렌, 그래파이트, 또는 그 조합물을 제조하는 방법
JP2015032662A (ja) 2013-08-01 2015-02-16 株式会社東芝 半導体装置及びその製造方法
CN104979468A (zh) * 2014-04-10 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9171796B1 (en) * 2014-06-19 2015-10-27 International Business Machines Corporation Sidewall image transfer for heavy metal patterning in integrated circuits
KR102450023B1 (ko) * 2020-12-21 2022-09-30 한국세라믹기술원 칼코지나이드 나노선 메모리 소자 및 그의 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818700A (en) 1996-09-24 1998-10-06 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
JPH11354499A (ja) * 1998-04-07 1999-12-24 Oki Electric Ind Co Ltd コンタクトホール等の形成方法
KR20010074667A (ko) * 1998-06-19 2001-08-08 추후보정 자립 정렬형 탄소 나노튜브 및 그 합성방법
US6204158B1 (en) * 1998-12-18 2001-03-20 Advanced Technology Materials, Inc. Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate
EP1059266A3 (en) * 1999-06-11 2000-12-20 Iljin Nanotech Co., Ltd. Mass synthesis method of high purity carbon nanotubes vertically aligned over large-size substrate using thermal chemical vapor deposition
KR100376197B1 (ko) 1999-06-15 2003-03-15 일진나노텍 주식회사 탄소 소오스 가스 분해용 촉매금속막을 이용한탄소나노튜브의 저온 합성 방법
US6046084A (en) * 1999-09-03 2000-04-04 Vanguard International Semiconductor Corporation Isotropic etching of a hemispherical grain silicon layer to improve the quality of an overlying dielectric layer
DE10006964C2 (de) * 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
JP3539630B2 (ja) * 2000-03-22 2004-07-07 Ｔｄｋ株式会社 薄膜磁気ヘッドの製造方法
KR100382879B1 (ko) * 2000-09-22 2003-05-09 일진나노텍 주식회사 탄소 나노튜브 합성 방법 및 이에 이용되는 탄소 나노튜브합성장치.
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4212258B2 (ja) 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法
JP2002373937A (ja) * 2001-06-15 2002-12-26 Fujitsu Ltd 半導体装置及びその製造方法
JP3822806B2 (ja) * 2001-07-11 2006-09-20 喜萬 中山 カーボンナノコイルの量産方法
US6837928B1 (en) * 2001-08-30 2005-01-04 The Board Of Trustees Of The Leland Stanford Junior University Electric field orientation of carbon nanotubes
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US7183568B2 (en) * 2002-12-23 2007-02-27 International Business Machines Corporation Piezoelectric array with strain dependant conducting elements and method therefor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996634B (zh) * 2006-01-05 2010-10-13 韩国科学技术院 碳纳米管相变存储器的制作方法
CN101573797B (zh) * 2006-09-04 2011-01-26 皇家飞利浦电子股份有限公司 互连结构中的碳纳米结构生长的控制
CN105441903A (zh) * 2008-02-25 2016-03-30 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
CN105441903B (zh) * 2008-02-25 2018-04-24 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
CN101789439A (zh) * 2010-02-11 2010-07-28 复旦大学 一种可用在柔性电路中的阻变存储器及其制备方法
CN101789439B (zh) * 2010-02-11 2013-02-27 复旦大学 一种可用在柔性电路中的阻变存储器及其制备方法
WO2013082844A1 (en) * 2011-12-06 2013-06-13 Shanghai Ic R&D Center Co.,Ltd Interconnection structure and method for fabricating the same
CN103227165A (zh) * 2012-01-25 2013-07-31 飞思卡尔半导体公司 具有纳米管层的半导体器件及其形成方法
CN103227165B (zh) * 2012-01-25 2017-10-24 飞思卡尔半导体公司 具有纳米管层的半导体器件及其形成方法
CN115057431A (zh) * 2022-06-24 2022-09-16 中山烯利来设备科技有限公司 一种碳纳米管的制造方法

Also Published As

Publication number Publication date
CN100369205C (zh) 2008-02-13
JP4777619B2 (ja) 2011-09-21
US20060046445A1 (en) 2006-03-02
EP1473767A2 (en) 2004-11-03
EP1473767A3 (en) 2006-05-10
EP1473767B1 (en) 2012-05-09
JP5264672B2 (ja) 2013-08-14
KR100982419B1 (ko) 2010-09-15
JP2004336054A (ja) 2004-11-25
US20040219773A1 (en) 2004-11-04
JP2010004087A (ja) 2010-01-07
US7247897B2 (en) 2007-07-24
KR20040094065A (ko) 2004-11-09
US7060543B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
CN1542920A (zh) 用碳纳米管形成半导体装置用导电线的方法及半导体装置
JP4493344B2 (ja) カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法
CN1193430C (zh) 使用碳纳米管的竖直纳米尺寸晶体管及其制造方法
US7553472B2 (en) Nanotube forming methods
TW201800602A (zh) 含氮之相關電子材料元件之製造
US7709827B2 (en) Vertically integrated field-effect transistor having a nanostructure therein
US8664657B2 (en) Electrical circuit with a nanostructure and method for producing a contact connection of a nanostructure
JP2011517857A (ja) 選択的に製造されたカーボンナノチューブ可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法
CN1943055A (zh) 制造用于以阵列布置的垂直碳纳米管场效应晶体管的方法和由该方法形成的场效应晶体管及阵列
US20080182408A1 (en) Methods of Forming Carbon Nano-Tube Wires on a Catalyst Metal Layer and Related Methods of Wiring Semiconductor Devices Using Such Carbon Nano-Tube Wires
CN1741256A (zh) 制造薄膜晶体管的方法
JP2008016849A (ja) カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法
CN1886332A (zh) 拣选碳纳米管的方法
CN102479925A (zh) 具有高变比能力的电阻转变存储器结构及其制备方法
CN1933207A (zh) 相变存储器存储单元及其制备方法
TWI539636B (zh) 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置
CN1992198A (zh) 生长碳纳米管的方法及形成半导体器件的导电线的方法
CN109524544B (zh) 一种阻变存储器的制备方法
US20100133654A1 (en) Method for manufacturing capacitor of semiconductor
CN101587905B (zh) 一种相变纳米晶体管单元器件及其制作方法
US9306166B1 (en) Fabrication method of resistance variable memory apparatus
US20120007032A1 (en) Phase-change memory device and method of fabricating the same
CN1808735A (zh) 一种相变化存储器及其制造方法
CN1779947A (zh) 纳电子相变存储器器件单元的制备方法
CN1251247C (zh) 一种提高纳米材料电性能的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080213