CN1779947A - 纳电子相变存储器器件单元的制备方法 - Google Patents
纳电子相变存储器器件单元的制备方法 Download PDFInfo
- Publication number
- CN1779947A CN1779947A CN 200510030636 CN200510030636A CN1779947A CN 1779947 A CN1779947 A CN 1779947A CN 200510030636 CN200510030636 CN 200510030636 CN 200510030636 A CN200510030636 A CN 200510030636A CN 1779947 A CN1779947 A CN 1779947A
- Authority
- CN
- China
- Prior art keywords
- electrode
- preparation
- phase
- memory device
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种纳电子相变存储器器件单元的制备方法。本发明采用纳米加工技术在金属氧化物半导体场效应晶体管的源端或漏端处的相变材料层上制备出柱状小电极,且柱状小电极底面与相变材料层保持良好接触,然后在柱状小电极周围填充绝热材料层,去除柱状小电极上覆盖的绝热材料层后,再在柱状小电极上制备引出电极,且柱状小电极顶面与引出电极保持良好接触,最后通过光刻工艺把两个电极引出,即制备出相变存储器的器件单元。本发明制备的器件单元是与金属氧化物半导体场效应晶体管直接集成的,同时柱状小电极的尺寸可以做的很小,可以很容易制备出纳米尺度的器件单元,大大提高存储密度,实现存储器由微电子向纳电子器件的转变。
Description
技术领域
本发明涉及一种纳电子相变存储器器件单元的制备方法。更确切地说,涉及一种采用纳米加工技术和半导体制备工艺制备相变存储器器件单元,相变存储器器件单元中发生相变区域的尺寸大约在1到500nm范围内。本发明属于微纳电子技术领域。
背景技术
相变随机存储器(PC-RAM,Phase Change-Random Access Memory)技术是基于S.R.Ovshinsky在20世纪60年代末(Phys.Rev.Lett.,21,1450~1453,1968)70年代初(Appl.Phys.Lett.,18,254~257,1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的。PC-RAM存储器关键材料相变合金的特点是当给它一个电脉冲时可以使材料在非晶态与多晶态之间发生可逆相变。处于非晶态时呈现高阻,多晶态时呈现低阻,变化幅度可达几个数量级。
PC-RAM存储器由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、成本低、可多级存储、抗强震动和抗辐射等优点,被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品和最先成为商用产品的器件。
目前国际上仅有Ovonyx、Intel、Samsung、STMicroelectronics、Hitachi、IBM、Phlips和British Aerospace等几个大公司在开展PC-RAM存储器的研究,目前正在进行技术完善和可制造性方面的研发工作。2004年初,Samsung公司采用0.18μm的工艺已经制备出了64M的PC-RAM存储器测试样片。PC-RAM存储器实现商业化的关键在于存储器器件的设计及制备,特别是目前的主流半导体存储器都面临尺寸进一步缩小的瓶颈,而要制备出纳米尺度的存储器,必须从新的角度设计器件结构。目前的PC-RAM存储器器件单元结构基本由一个可变电阻和一个晶体管构成,这种结构的缺点是晶体管与相变电阻是分立的,就使得整个器件单元的尺寸较大,进一步减小器件单元尺寸的瓶颈是需要从两个方面同时进行,难度较大。如果能把晶体管和相变电阻合二为一,则将有望能够大幅度减小器件单元尺寸,提高存储密度,这正是本发明的构思出发点。
发明内容
本发明的目的是寻求一种纳电子相变存储器器件单元的制备方法,其特征在于实现了器件单元与金属氧化物半导体场效应晶体管直接集成,以达到纳米器件单元结构简单、制备方法简便易行的目的。
本发明所提供的相变存储器器件单元的制备过程,具体如下:
(1)在衬底上首先制备出常规的金属氧化物半导体场效应晶体管,采用常规半导体工艺制备的金属氧化物半导体场效应晶体管的结构示意图如图1所示,其结构包含衬底、源端、栅极和漏端,其中的衬底为硅片、玻璃、GaAs、SiO2、塑料或晶体材料中任一种。
(2)在源端或漏端上制备电极薄膜层(如图2所示),所用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法、金属有机物热分解法或激光辅助沉积法中任意一种,电极薄膜为W、Pt、Au、Ti、Al、Ag、Cu或Ni中一种,或其合金材料,薄膜厚度为20-1000nm。
(3)在电极薄膜上制备缓冲材料层时是采用薄膜制备工艺,所采用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法中任意一种制备缓冲材料层(如图3所示),缓冲材料为W、Pt、Au、Ti、Al、Ag、Cu或Ni中一种,或其合金材料,薄膜厚度为2-200nm。
(4)在缓冲材料层上制备过渡材料层时是采用薄膜制备工艺,所采用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法中任意一种制备过渡材料层(如图4所示),过渡材料层为TiN、AlN、GeN、TON、CrN、TiAlN、SiC、SiO2或Si3N4中任意一种,薄膜厚度为2-100nm。
(5)在过渡材料层上制备相变材料层时是采用薄膜制备工艺,所采用的工艺为溅射法、蒸发法、原子层沉积、化学气相沉积法或激光辅助沉积法中任意一种制备相变材料层(如图5所示),相变材料层为能发生相变的物质,如硫系化合物,可使相变前后的电学性能发生明显变化,相变材料厚度为1-400nm。
(6)在相变材料层上制备柱状小电极时是采用纳米制备工艺,所采用的工艺为聚焦离子束刻蚀加工法、自组装生长法或纳米线植入法中任意一种制备柱状小电极(如图6所示),且使柱状小电极底面与相变材料层间的接触良好,所述的柱状小电极的形状或是具有规则形状的棱柱形、圆柱形或锥体中一种,或是不具有规则形状的柱体,其横截面尺寸为1-500nm,高度尺寸为5-1000nm。
(7)在柱状小电极的周围填充绝热材料层时采用薄膜制备工艺,所采用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法、金属有机物热分解法或激光辅助沉积法中任意一种填充绝热材料层(如图7所示),绝热材料层为氧化物、氮化物、硫化物中至少任意一种或其中任意两种构成的混合物,厚度为10-500nm。
(8)去除覆盖在柱状小电极上的绝缘材料层所采用的工艺为化学机械抛光法、聚焦离子束刻蚀法、等离子体刻蚀法或化学腐蚀法中任意一种,去除后的效果如图8所示。
(9)在绝缘材料层和漏端上或绝缘材料层和源端上制备电极层时采用薄膜制备工艺,所采用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法、金属有机物热分解法或激光辅助沉积法中任意一种制备漏端上电极或源端上电极(如图9和10所示),漏端或源端上的电极材料为W、Pt、Au、Ti、Al、Ag、Cu或Ni中一种,或其合金材料,薄膜厚度为20-1000nm,且漏端或源端上的电极与柱状小电极间接触良好。
(10)采用常规的半导体工艺把漏端或源端上的电极引出,引出所用的材料为W、Pt、Au、Ti、Al、Ag、Cu或Ni中任一种,或其合金材料;所使用的是常规的半导体工艺。
本发明提出一种纳电子相变存储器器件单元制备方法,采用薄膜制备工艺和纳米加工技术制备微、纳电子相变存储器器件单元。这种器件单元制备方法的特点在于:器件结构简单、制备方便、器件单元尺寸容易控制,更为重要的是本发明的方法实现了器件单元与金属氧化物半导体场效应晶体管的直接集成,可大幅度减小器件单元的尺寸,使相变存储器实现纳电子化成为可能。本发明对于推动相变存储器走向实用化和提高器件集成度都有很高的实用价值。
附图说明
图1典型金属氧化物半导体场效应晶体管的结构示意图
图2在金属氧化物半导体场效应晶体管的源端制备一层电极材料层
图3在电极材料层上制备一层缓冲材料层
图4在缓冲材料层上制备一层过渡材料层
图5在过渡材料层上制备一层相变材料层
图6在相变材料层上制备柱状小电极
图7在柱状小电极周围填充绝热材料层
图8去除柱状小电极上覆盖的绝热材料层
图9在绝热材料层和金属氧化物半导体场效应晶体管漏端上制备电极材料后得到的器件单元结构剖面图(相变电阻在金属氧化物半导体场效应晶体管源端)
图10相变电阻在金属氧化物半导体场效应晶体管漏端上的器件单元结构剖面图
图11采用聚焦离子束法制备的Pt纳米电极
图中:100衬底;101金属氧化物半导体场效应晶体管源端;102金属氧化物半导体场效应晶体管栅极;103金属氧化物半导体场效应晶体管漏端;200电极薄膜;201缓冲材料层;202过渡材料层;203相变材料层;204柱状小电极;205填充绝缘材料层;206金属氧化物半导体场效应晶体管漏端上电极;207金属氧化物半导体场效应晶体管源端上电极
具体实施方式
下面通过具体实施例进一步说明本发明的实质性特点和显著的进步,但是本发明绝非仅限于实施例,也即所述的实施例绝非限制本发明。
实施例1
本发明所述的纳电子相变存储器器件单元的制备过程具体如下:
步骤1:衬底采用硅材料,采用曝光工艺、刻蚀工艺和离子注入工艺等常规半导体工艺在硅衬底上制备出金属氧化物半导体场效应晶体管结构。(图1)
步骤2:利用掩模版把金属氧化物半导体场效应晶体管的漏端挡住,在金属氧化物半导体场效应晶体管的源端采用磁控溅射法制备电极W薄膜,工艺参数为:本底气压为3×10-4Pa,溅射时Ar气气压为0.08Pa,溅射功率为400W,衬底温度为25℃,薄膜厚度为100nm。(图2)
步骤3:在W薄膜上采用磁控溅射法制备缓冲材料Ti薄膜,工艺参数为:本底气压为3×10-4Pa,溅射时Ar气气压为0.1Pa,溅射功率为300W,衬底温度为25℃,薄膜厚度为30nm。(图3)
步骤4:在Ti薄膜上采用磁控溅射法制备过渡材料TiN薄膜,工艺参数为:本底气压为3×10-4Pa,溅射时气压为0.2Pa,Ar/N2的气体流量比例为1∶1,溅射功率为400W,衬底温度为25℃,薄膜厚度为8nm。(图4)
步骤5:在Ti薄膜上采用磁控溅射法制备硫系化合物Ge2Sb2Te5相变薄膜,工艺参数为:本底气压为3×10-4Pa,溅射时Ar气气压为0.15Pa,溅射功率为300W,衬底温度为25℃,薄膜厚度为80nm。(图5)
步骤6:采用聚焦离子束方法,在Ge2Sb2Te5薄膜上制备圆柱状小电极Pt,如图11所示,Pt圆柱的直径约为160nm,高度约为400-800nm,Pt柱底面应与Ge2Sb2Te5相变薄膜接触良好。(图6)
步骤7:在Pt柱状周围采用磁控溅射法制备SiO2绝热薄膜,工艺参数为:本底气压为3×10-4Pa,溅射时Ar气气压为0.12Pa,溅射功率为400W,衬底温度为25℃,薄膜厚度为100nm。(图7)
步骤8:采用化学机械抛光法去除Pt柱状小电极顶上的SiO2绝热薄膜,并把Pt柱的高度减小到与SiO2薄膜的相水平。(图8)
步骤9:在SiO2薄膜和Pt柱上采用磁控溅射法制备电极W薄膜,工艺参数为:本底气压为3×10-4Pa,溅射时Ar气气压为0.08Pa,溅射功率为400W,衬底温度为25℃,薄膜厚度为80nm。(图9)
步骤10:利用掩模版把金属氧化物半导体场效应晶体管的源端挡住,在金属氧化物半导体场效应晶体管的漏端采用磁控溅射法制备电极W薄膜,工艺参数为:本底气压为3×10-4Pa,溅射时Ar气气压为0.08Pa,溅射功率为400W,衬底温度为25℃,薄膜厚度为400nm。(图9)
步骤11:采用微球焊技术把金丝焊接到金属氧化物半导体场效应晶体管源端和漏端的W电极薄膜上,引出相变存储器器件单元的两个电极。从而制备出了完整的器件单元。
实施例2
步骤1:与实施例1中步骤1相同;
步骤2:利用掩模版将步骤1制备的金属氧化物半导体场效应晶体管的源端挡住,在其漏端采用如实施例1方法制备出电极材料层;
步骤3-9与实施例1中步骤3-9完全相同;
步骤10:利用掩模版把金属氧化物半导体场效应晶体管的漏端挡住,其余与实施例1中步骤10相同,制备出如图10所示的纳电子相变存储器器件单元,其电极引出与实施例1中步骤11相同。
实施例3
把实施例1或2中的Ge2Sb2Te5相变材料改为Sb2Te3或Si2Sb2Te5或(SiGe)2Sb2Te5或SiTe相变材料,其余部分分别与实施例1或2相同。
实施例4
把实施例1、2或3中的SiO2绝热材料改为Si3N4,其余部分分别与实施例1、2或3相同。
实施例5
把实施例1、2、3或4中制备绝热材料的磁控溅射法改为PECVD法,其余部分分别与实施例1、2、3或4相同。
实施例6
把实施例1、2、3、4或5中的TiN薄膜改为TiW合金,其余部分分别与实施例1、2、3、4或5相同。
实施例7
把实施例1、2、3、4、5或6中的圆柱状Pt小电极改为碳纳米管,其余部分分别与实施例1、2、3、4、5或6相同。
实施例8
把实施例1、2、3、4、5、6或7中引出两个电极的金丝改为Al或Cu薄膜,其余部分分别与实施例1、2、3、4、5、6或7相同。
Claims (14)
1.一种纳电子相变存储器器件单元的制备方法,其特征在于采用纳米加工技术和半导体制备工艺制备出纳米尺寸的相变存储器器件单元,实现了器件单元与金属氧化物半导体场效应晶体管的直接集成,制备器件单元的工艺步骤是:
(1)在衬底上首先采用常规工艺制备出金属氧化物半导体场效应晶体管;
(2)在金属氧化物半导体场效应晶体管的源端制备电极薄膜层作为下电极,电极薄膜层厚度为20-1000nm;
(3)在电极薄膜层上制备缓冲材料层,其厚度为2-200nm;
(4)在缓冲材料层上制备过渡材料层,其厚度为2-100nm;
(5)在过渡材料层上制备相变材料层,其厚度为1-400nm;
(6)在相变材料层上制备柱状小电极,所述的柱状小电极的底面直径为1-500nm,高度为5-1000nm;
(7)在柱状小电极周围填充绝热材料层,其厚度为10-500nm;
(8)去除覆盖在柱状小电极顶上的绝热材料层;
(9)在绝热材料层上制备电极层,电极层厚度为20-1000nm,且电极层与柱状小电极接触良好;
(10)在金属氧化物半导体场效应晶体管的漏端制备电极材料层;
(11)将金属氧化物半导体场效应晶体管源端和漏端的电极引出。
2.一种纳电子相变存储器器件单元的制备方法,其特征在于采用纳米加工技术和半导体制备工艺制备出纳米尺寸的相变存储器器件单元,实现了器件单元与金属氧化物半导体场效应晶体管的直接集成,制备器件单元的工艺步骤是:
(1)在衬底上首先采用常规工艺制备出金属氧化物半导体场效应晶体管;
(2)在金属氧化物半导体场效应晶体管的漏端制备电极薄膜层作为下电极,电极薄膜层厚度为20-1000nm;
(3)在电极薄膜层上制备缓冲材料层,其厚度为2-200nm;
(4)在缓冲材料层上制备过渡材料层,其厚度为2-100nm;
(5)在过渡材料层上制备相变材料层,其厚度为1-400nm;
(6)在相变材料层上制备柱状小电极,所述的柱状小电极的底面直径为1-500nm,高度为5-1000nm;
(7)在柱状小电极周围填充绝热材料层,其厚度为10-500nm;
(8)去除覆盖在柱状小电极顶上的绝热材料层;
(9)在绝热材料层上制备电极层,电极层厚度为20-1000nm,且电极层与柱状小电极接触良好;
(10)在金属氧化物半导体场效应晶体管的源端制备电极材料层;
(11)将金属氧化物半导体场效应晶体管源端和漏端的电极引出。
3.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于所述的衬底为硅片、玻璃、GaAs、SiO2、塑料或晶体材料中任意一种;在衬底上制备金属氧化物半导体场效应晶体管,采用的工艺为常用底半导体制备工艺。
4.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于在金属氧化物半导体场效应晶体管的源端或漏端上制备电极薄膜层,采用的工艺是溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法、金属有机物热分解法或激光辅助沉积法中任意一种;作为下电极的材料为W、Pt、Au、Ti、Al、Ag、Cu或Ni中一种,或其合金材料。
5.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于在电极薄膜层上制备缓冲材料层时采用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法中任意一种;缓冲材料可以为W、Pt、Au、Ti、Al、Ag、Cu或Ni中任意一种,或其合金材料。
6.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于在缓冲材料层上制备过渡材料层时采用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法中任意一种;过渡材料为TiN、AlN、GeN、TiON、CrN、TiAlN、SiC、SiO2或Si3N4中任意一种。
7.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于在过渡材料层上制备相变材料层时采用的工艺为溅射法、蒸发法、原子层沉积、化学气相沉积法或激光辅助沉积法中任意一种;相变材料为硫系化合物中GeSbTe基或SbTe基中任意一种。
8.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于在相变材料层上制备柱状小电极时采用的工艺为聚焦离子束刻蚀加工法、自组装生长法或纳米线植入法中任意一种。
9.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于在柱状小电极周围填充绝热材料层时采用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法、金属有机物热分解法或激光辅助沉积法中任意一种;绝热材料至少为氧化物、氮化物、硫化物中任意一种或其中两种组成的混合物。
10.按权利要求1或8所述纳电子相变存储器器件单元的制备方法,其特征在于去除覆盖在柱状小电极上的绝热材料层所采用的工艺为化学机械抛光法、聚焦离子束刻蚀法、等离子体刻蚀法或化学腐蚀法中任意一种。
11.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于在绝热材料层上制备电极时采用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法、金属有机物热分解法或激光辅助沉积法中任意一种;且电极材料与柱状小电极间接触良好,作为电极材料为W、Pt、Au、Ti、Al、Ag、Cu或Ni中一种,或其合金材料。
12.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于在金属氧化物半导体场效应晶体管漏端或源端上制备电极材料时采用的工艺为溅射法、蒸发法、原子层沉积、等离子体辅助沉积法、化学气相沉积法、金属有机物热分解法或激光辅助沉积法中任意一种;作为电极材料为W、Pt、Au、Ti、Al、Ag、Cu或Ni中一种,或其合金材料。
13.按权利要求1或2所述纳电子相变存储器器件单元的制备方法,其特征在于把金属氧化物半导体场效应晶体管漏端或源端的电极材料引出是采用常规的半导体工艺;作为电极引出的材料为W、Pt、Au、Ti、Al、Ag、Cu或Ni中任一种,或其合金材料。
14.按权利要求1、2或8所述纳电子相变存储器器件单元的制备方法,其特征在于在相变材料层上制备的柱状小电极的形状或是具有规则形状的棱柱形、圆柱形或锥体中一种,或是不具有规则形状的柱体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510030636 CN1779947A (zh) | 2005-10-19 | 2005-10-19 | 纳电子相变存储器器件单元的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510030636 CN1779947A (zh) | 2005-10-19 | 2005-10-19 | 纳电子相变存储器器件单元的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1779947A true CN1779947A (zh) | 2006-05-31 |
Family
ID=36770177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510030636 Pending CN1779947A (zh) | 2005-10-19 | 2005-10-19 | 纳电子相变存储器器件单元的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1779947A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7777215B2 (en) | 2007-07-20 | 2010-08-17 | Macronix International Co., Ltd. | Resistive memory structure with buffer layer |
CN101783394B (zh) * | 2009-01-21 | 2011-05-04 | 中国科学院微电子研究所 | 一种对上电极进行费米能级修饰的方法 |
CN101430938B (zh) * | 2007-11-07 | 2011-07-20 | 中国科学院微电子研究所 | 一种微尖端阵列器件及其制作方法 |
CN102142519A (zh) * | 2011-01-06 | 2011-08-03 | 上海新储集成电路有限公司 | 一种嵌入式纳米晶阻变材料存储器及其制备方法 |
-
2005
- 2005-10-19 CN CN 200510030636 patent/CN1779947A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7777215B2 (en) | 2007-07-20 | 2010-08-17 | Macronix International Co., Ltd. | Resistive memory structure with buffer layer |
US7943920B2 (en) | 2007-07-20 | 2011-05-17 | Macronix International Co., Ltd. | Resistive memory structure with buffer layer |
CN101430938B (zh) * | 2007-11-07 | 2011-07-20 | 中国科学院微电子研究所 | 一种微尖端阵列器件及其制作方法 |
CN101783394B (zh) * | 2009-01-21 | 2011-05-04 | 中国科学院微电子研究所 | 一种对上电极进行费米能级修饰的方法 |
CN102142519A (zh) * | 2011-01-06 | 2011-08-03 | 上海新储集成电路有限公司 | 一种嵌入式纳米晶阻变材料存储器及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1933207A (zh) | 相变存储器存储单元及其制备方法 | |
CN1819204A (zh) | 使用介孔材料的非易失性纳米沟道存储器件 | |
CN100530739C (zh) | 相变材料呈环形的相变存储器器件单元及制备方法 | |
CN101034708A (zh) | 纳米线存储器件及其制造方法 | |
CN1893104A (zh) | 相变存储器件及其制造方法 | |
CN1574410A (zh) | 半导体存储器件及其制造方法 | |
CN1647292A (zh) | 用于电阻可变存储器的硒化银/硫族化物玻璃叠层 | |
CN1763987A (zh) | 锑前体、使用该锑前体的相变存储器件及其制造方法 | |
CN1897320A (zh) | 相变化存储元件及其形成方法 | |
CN100517743C (zh) | 一种抗辐照高可靠的相变存储器器件单元及其制作方法 | |
CN1812118A (zh) | 相变存储器及其制造方法 | |
WO2015007108A1 (zh) | 相变存储单元及其制备方法 | |
CN111463346A (zh) | 一种ots选通材料、ots选通单元及其制备方法和存储器 | |
CN100423231C (zh) | 一种制备相变存储器纳米加热电极的方法 | |
CN1779947A (zh) | 纳电子相变存储器器件单元的制备方法 | |
US7655939B2 (en) | Memory cell, memory device and method for the production thereof | |
CN104347800B (zh) | 一种相变存储器选通管及其存储单元 | |
CN1588613A (zh) | 一种纳米相变存储器器件单元的制备方法 | |
CN1917251A (zh) | 一种n-硅纳米线/p-导电有机物异质pn结二极管及其制备方法 | |
CN1801501A (zh) | 采用硫系化合物纳米材料制备相变存储器器件单元的方法 | |
US20130292629A1 (en) | Phase change memory cell and fabrication method thereof | |
CN101587905B (zh) | 一种相变纳米晶体管单元器件及其制作方法 | |
CN1870314A (zh) | 减小相变存储器加热电极面积的方法 | |
CN1156006C (zh) | 具有至少一只纳米电子元件的电路装置及其制法 | |
CN1547268A (zh) | 相变存储器中纳米量级单元器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |